JPH0660557A - 磁気カードリーダライタ - Google Patents
磁気カードリーダライタInfo
- Publication number
- JPH0660557A JPH0660557A JP21128192A JP21128192A JPH0660557A JP H0660557 A JPH0660557 A JP H0660557A JP 21128192 A JP21128192 A JP 21128192A JP 21128192 A JP21128192 A JP 21128192A JP H0660557 A JPH0660557 A JP H0660557A
- Authority
- JP
- Japan
- Prior art keywords
- data
- determination
- circuit
- judgment
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 ノイズに影響されずに正確な読取りを行うこ
とが可能な磁気カードリーダライタを提供する。 【構成】 Ｆ２Ｆ周波数変調記録方式で記録された磁気
カードの磁気記録データを読み取る磁気カードリーダラ
イタの復調回路において、記録データ１９の１ビット毎
に記録データ１９のデータ判定位置を指定する複数個の
判定位置指定回路５、７、９と、これらの判定位置指定
回路によって指定されたデータ判定位置において記録デ
ータ１９を判定する複数個のデータ判定回路１１、１
３、１５と、これらのデータ判定回路からのデータ判定
信号を多数決により確認判定する確認判定回路１７とを
備えている。
とが可能な磁気カードリーダライタを提供する。 【構成】 Ｆ２Ｆ周波数変調記録方式で記録された磁気
カードの磁気記録データを読み取る磁気カードリーダラ
イタの復調回路において、記録データ１９の１ビット毎
に記録データ１９のデータ判定位置を指定する複数個の
判定位置指定回路５、７、９と、これらの判定位置指定
回路によって指定されたデータ判定位置において記録デ
ータ１９を判定する複数個のデータ判定回路１１、１
３、１５と、これらのデータ判定回路からのデータ判定
信号を多数決により確認判定する確認判定回路１７とを
備えている。
Description
【０００１】
【産業上の利用分野】本発明は、交通関係カード、会員
カード、レジャーカード等のプリペイドカードとして用
いられている磁気カードに関し、特に記録データの書き
込み、読み取りを行う磁気カードリーダライタに関す
る。
カード、レジャーカード等のプリペイドカードとして用
いられている磁気カードに関し、特に記録データの書き
込み、読み取りを行う磁気カードリーダライタに関す
る。
【０００２】
【従来の技術】従来の磁気カードリーダライタについて
図３を参照して説明する。従来の磁気カードリーダライ
タは、基準クロック３２を発生させる基準クロック発生
回路３１と、この基準クロック３２をカウントするカウ
ンタ回路３３と、カウンタ回路３３からのカウンタ信号
３４によりデータ判定位置を指定する判定位置指定回路
３５と、判定位置指定回路３５からの判定位置信号３６
により記録データ３７の判定を行うデータ判定回路３８
とを有し、Ｆ２Ｆ周波数変調記録方式で記録された磁気
カードの磁気記録データ（記録データ３７）を読み取る
際、まず、カウンタ回路３３により記録データ３７の１
ビット間を基準クロック３２でカウントし、カウンタ信
号３４を発生させる。次に、このカウンタ信号３４を用
いて、記録データ３７の１ビット毎に１ビット長の約７
５％の位置でデータ判定位置を指定する判定位置信号３
６を判定位置指定回路３５により発生させる。そして、
この判定位置信号３６を用いて、記録データ３７の１ビ
ット毎にデータ判定回路３８によりデータの判定を行
い、記録データ３７の判定結果として判定データ３９を
得る。
図３を参照して説明する。従来の磁気カードリーダライ
タは、基準クロック３２を発生させる基準クロック発生
回路３１と、この基準クロック３２をカウントするカウ
ンタ回路３３と、カウンタ回路３３からのカウンタ信号
３４によりデータ判定位置を指定する判定位置指定回路
３５と、判定位置指定回路３５からの判定位置信号３６
により記録データ３７の判定を行うデータ判定回路３８
とを有し、Ｆ２Ｆ周波数変調記録方式で記録された磁気
カードの磁気記録データ（記録データ３７）を読み取る
際、まず、カウンタ回路３３により記録データ３７の１
ビット間を基準クロック３２でカウントし、カウンタ信
号３４を発生させる。次に、このカウンタ信号３４を用
いて、記録データ３７の１ビット毎に１ビット長の約７
５％の位置でデータ判定位置を指定する判定位置信号３
６を判定位置指定回路３５により発生させる。そして、
この判定位置信号３６を用いて、記録データ３７の１ビ
ット毎にデータ判定回路３８によりデータの判定を行
い、記録データ３７の判定結果として判定データ３９を
得る。
【０００３】Ｆ２Ｆ周波数変調記録方式で記録された磁
気カードの磁気記録データ（記録データ３７）は、図４
に示すように、データ“０”は、１ビット長の間におい
て反転せず（図４（１））、データ“１”は、１ビット
長の１／２の位置で反転している（図４（２））。この
ことにより、判定位置指定回路３５から記録データ３７
の１ビット毎に１ビット長の約７５％の位置に発生する
判定位置信号３６を用いて、データ判定回路３８により
記録データ３７が“１”か“０”かを判定している。
気カードの磁気記録データ（記録データ３７）は、図４
に示すように、データ“０”は、１ビット長の間におい
て反転せず（図４（１））、データ“１”は、１ビット
長の１／２の位置で反転している（図４（２））。この
ことにより、判定位置指定回路３５から記録データ３７
の１ビット毎に１ビット長の約７５％の位置に発生する
判定位置信号３６を用いて、データ判定回路３８により
記録データ３７が“１”か“０”かを判定している。
【０００４】
【発明が解決しようとする課題】このような従来の磁気
カードリーダライタにおいては、磁気カードに書き込ま
れている記録データが、規定のＦ２Ｆ周波数変調記録方
式に従って書き込まれている場合でも、磁気カードリー
ダライタの使用環境などの影響により、記録データがノ
イズの影響を受けてしまうことがある（図４（３）参
照）。この様な状態で記録データの読み取りを行うと、
記録データを正しく判定できず、誤った読み取りが行わ
れ使用上問題になっていた。また従来、記録データの１
ビット毎に記録データのデータ判定位置を指定する複数
個の判定位置指定回路を備え、これらの判定位置指定回
路の出力により指定された判定位置において前記磁気記
録データを判定するようにした磁気カードリーダライタ
も知られているが、ノイズの影響を防止する目的には使
用されていなかった。
カードリーダライタにおいては、磁気カードに書き込ま
れている記録データが、規定のＦ２Ｆ周波数変調記録方
式に従って書き込まれている場合でも、磁気カードリー
ダライタの使用環境などの影響により、記録データがノ
イズの影響を受けてしまうことがある（図４（３）参
照）。この様な状態で記録データの読み取りを行うと、
記録データを正しく判定できず、誤った読み取りが行わ
れ使用上問題になっていた。また従来、記録データの１
ビット毎に記録データのデータ判定位置を指定する複数
個の判定位置指定回路を備え、これらの判定位置指定回
路の出力により指定された判定位置において前記磁気記
録データを判定するようにした磁気カードリーダライタ
も知られているが、ノイズの影響を防止する目的には使
用されていなかった。
【０００５】従って本発明は、上記従来の磁気カードリ
ーダライタの欠点を除去し、記録データを正確に判定す
る機能を付与することにより、読み取り時においてノイ
ズに影響されない正確なデータ判定を行うことが可能な
磁気カードリーダライタの提供を目的とするものであ
る。
ーダライタの欠点を除去し、記録データを正確に判定す
る機能を付与することにより、読み取り時においてノイ
ズに影響されない正確なデータ判定を行うことが可能な
磁気カードリーダライタの提供を目的とするものであ
る。
【０００６】
【課題を解決するための手段】本発明によれば、Ｆ２Ｆ
周波数変調記録方式で記録された磁気カードの磁気記録
データを読み取る磁気カードリーダライタの復調回路に
おいて、前記記録データの１ビット毎にデータ判定位置
を指定する複数個の判定位置指定回路と、これらの判定
位置指定回路によって指定されたデータ判定位置におい
て前記記録データを判定する複数個のデータ判定回路
と、これらのデータ判定回路からのデータ判定信号を多
数決により確認判定する確認判定回路とを備えたことを
特徴とする磁気カードリーダライタが提供される。
周波数変調記録方式で記録された磁気カードの磁気記録
データを読み取る磁気カードリーダライタの復調回路に
おいて、前記記録データの１ビット毎にデータ判定位置
を指定する複数個の判定位置指定回路と、これらの判定
位置指定回路によって指定されたデータ判定位置におい
て前記記録データを判定する複数個のデータ判定回路
と、これらのデータ判定回路からのデータ判定信号を多
数決により確認判定する確認判定回路とを備えたことを
特徴とする磁気カードリーダライタが提供される。
【０００７】また、本発明によれば、前記複数個の判定
位置指定回路は、第１の判定位置指定回路と、この第１
の判定位置指定回路のデータ判定位置に対して、前方位
置でデータ判定位置を指定する第２の判定位置指定回路
と、前記第１の判定位置指定回路のデータ判定位置に対
して、後方位置でデータ判定位置を指定する第３の判定
位置指定回路とを有すると共に、前記複数個のデータ判
定回路は、前記第１乃至第３の判定位置指定回路によっ
て指定された第１乃至第３のデータ判定位置において、
それぞれデータ判定を行う第１乃至第３のデータ判定回
路を有することを特徴とする磁気カードリーダライタが
提供される。
位置指定回路は、第１の判定位置指定回路と、この第１
の判定位置指定回路のデータ判定位置に対して、前方位
置でデータ判定位置を指定する第２の判定位置指定回路
と、前記第１の判定位置指定回路のデータ判定位置に対
して、後方位置でデータ判定位置を指定する第３の判定
位置指定回路とを有すると共に、前記複数個のデータ判
定回路は、前記第１乃至第３の判定位置指定回路によっ
て指定された第１乃至第３のデータ判定位置において、
それぞれデータ判定を行う第１乃至第３のデータ判定回
路を有することを特徴とする磁気カードリーダライタが
提供される。
【０００８】さらに、本発明によれば前記第１の判定位
置指定回路は、記録データの１ビット毎に１ビット長の
約７５％の位置でデータ判定位置を指定し、前記第２の
判定位置指定回路は、前記第１の判定位置指定回路のデ
ータ判定位置に対して、約１０％のビット長分だけ前方
位置でデータ判定位置を指定し、前記第３の判定位置指
定回路は、前記第１の判定位置指定回路のデータ判定位
置に対して、約１０％のビット長分だけ後方位置でデー
タ判定位置を指定するように、それぞれ構成されている
ことを特徴とする前記磁気カードリーダライタが提供さ
れる。
置指定回路は、記録データの１ビット毎に１ビット長の
約７５％の位置でデータ判定位置を指定し、前記第２の
判定位置指定回路は、前記第１の判定位置指定回路のデ
ータ判定位置に対して、約１０％のビット長分だけ前方
位置でデータ判定位置を指定し、前記第３の判定位置指
定回路は、前記第１の判定位置指定回路のデータ判定位
置に対して、約１０％のビット長分だけ後方位置でデー
タ判定位置を指定するように、それぞれ構成されている
ことを特徴とする前記磁気カードリーダライタが提供さ
れる。
【０００９】
【作用】本発明の磁気カードリーダライタによれば、復
調回路において、前記記録データのデータ判定位置を指
定する第１乃至第３の判定位置信号を発生する複数個の
判定位置指定回路と、これら第１乃至第３の判定位置信
号によって指定されたデータ判定位置において記録デー
タの判定を行う複数個のデータ判定回路と、これら第１
乃至第３のデータ判定回路からの第１乃至第３のデータ
判定信号のうち同じ判定結果を示したデータ判定信号の
数の多い方のデータ判定信号を判定データとするように
多数決によって確認判定を行う確認判定回路とを備えて
いるため、ノイズの存在にも関わらず、記録データを正
確に判定することが可能になる。
調回路において、前記記録データのデータ判定位置を指
定する第１乃至第３の判定位置信号を発生する複数個の
判定位置指定回路と、これら第１乃至第３の判定位置信
号によって指定されたデータ判定位置において記録デー
タの判定を行う複数個のデータ判定回路と、これら第１
乃至第３のデータ判定回路からの第１乃至第３のデータ
判定信号のうち同じ判定結果を示したデータ判定信号の
数の多い方のデータ判定信号を判定データとするように
多数決によって確認判定を行う確認判定回路とを備えて
いるため、ノイズの存在にも関わらず、記録データを正
確に判定することが可能になる。
【００１０】すなわち、記録データの読み取り時におい
ては、複数のデータ判定位置において記録データの判定
を行って得られた複数のデータ判定信号のうち同じ判定
結果を示したデータ判定信号の数の多い方のデータ判定
信号を判定データとするため、ノイズに影響されない正
確な記録データ判定が可能になる。
ては、複数のデータ判定位置において記録データの判定
を行って得られた複数のデータ判定信号のうち同じ判定
結果を示したデータ判定信号の数の多い方のデータ判定
信号を判定データとするため、ノイズに影響されない正
確な記録データ判定が可能になる。
【００１１】
【実施例】本発明の磁気カードリーダライタの一実施例
を図１および図２を参照して説明する。
を図１および図２を参照して説明する。
【００１２】図１は、本発明の磁気カードリーダライタ
復調回路における判定位置指定部およびデータ判定部の
構成を示すブロック図である。基準クロック発生回路１
は、人力データより早い基準クロック２を発生する。カ
ウンタ回路３は、記録データ１９の１ビット間を基準ク
ロック２でカウントし、カウンタ信号４を発生する。そ
して、そのカウンタ信号４が第１乃至第３の判定位置指
定回路５、７、９に供給される。
復調回路における判定位置指定部およびデータ判定部の
構成を示すブロック図である。基準クロック発生回路１
は、人力データより早い基準クロック２を発生する。カ
ウンタ回路３は、記録データ１９の１ビット間を基準ク
ロック２でカウントし、カウンタ信号４を発生する。そ
して、そのカウンタ信号４が第１乃至第３の判定位置指
定回路５、７、９に供給される。
【００１３】第１の判定位置指定回路５は、記録データ
１９の１ビット毎に１ビット長の約７５％の位置を指定
する第１の判定位置信号６を発生する。第２の判定位置
指定回路７は、第１の判定位置指定回路５の第１の判定
位置信号６に対して、約１０％ビット長分だけ前方位置
を指定する第２の判定位置信号８を発生する。第３の判
定位置指定回路９は、第１の判定位置指定回路５の第１
の判定位置信号６に対して、約１０％のビット長分だけ
後方位置を指定する第３の判定位置信号１０を発生す
る。これら第１乃至第３の判定位置信号６、８、１０
は、それぞれ第１乃至第３のデータ判定回路１１、１
３、１５に供給される。
１９の１ビット毎に１ビット長の約７５％の位置を指定
する第１の判定位置信号６を発生する。第２の判定位置
指定回路７は、第１の判定位置指定回路５の第１の判定
位置信号６に対して、約１０％ビット長分だけ前方位置
を指定する第２の判定位置信号８を発生する。第３の判
定位置指定回路９は、第１の判定位置指定回路５の第１
の判定位置信号６に対して、約１０％のビット長分だけ
後方位置を指定する第３の判定位置信号１０を発生す
る。これら第１乃至第３の判定位置信号６、８、１０
は、それぞれ第１乃至第３のデータ判定回路１１、１
３、１５に供給される。
【００１４】第１のデータ判定回路１１は、第１の判定
位置信号６により記録データ１９の判定を行いその結果
である第１のデータ判定信号１２を発生する。第２のデ
ータ判定回路１３は、第２の判定位置信号８により記録
データ１９の判定を行い、その結果である第２のデータ
判定信号１４を発生する。第３のデータ判定回路１５
は、第３の判定位置信号１０により記録データ１９の判
定を行い、その結果である第３のデータ判定信号１６を
発生する。これら第１乃至第３のデータ判定信号１２、
１４、１６は確認判定回路１７に供給される。
位置信号６により記録データ１９の判定を行いその結果
である第１のデータ判定信号１２を発生する。第２のデ
ータ判定回路１３は、第２の判定位置信号８により記録
データ１９の判定を行い、その結果である第２のデータ
判定信号１４を発生する。第３のデータ判定回路１５
は、第３の判定位置信号１０により記録データ１９の判
定を行い、その結果である第３のデータ判定信号１６を
発生する。これら第１乃至第３のデータ判定信号１２、
１４、１６は確認判定回路１７に供給される。
【００１５】確認判定回路１７は、第１乃至第３のデー
タ判定信号１２、１４、１６を多数決により確認判定す
るため、その出力側には、第１乃至第３のデータ判定信
号１２、１４、１６のうち同じ判定結果を示したデータ
判定信号の数の多いほうのデータ判定信号が判定データ
１８として取り出される。
タ判定信号１２、１４、１６を多数決により確認判定す
るため、その出力側には、第１乃至第３のデータ判定信
号１２、１４、１６のうち同じ判定結果を示したデータ
判定信号の数の多いほうのデータ判定信号が判定データ
１８として取り出される。
【００１６】図２は、図１に示した判定位置指定回路、
データ判定回路、確認判定回路による記録データの判定
動作を説明するための波形図である。図２（Ａ）は、記
録データ１９の波形図で、（１）、（２）は、それぞれ
データ“０”、“１”を示し、（３）は、データ“０”
がノイズの影響を受けている状態を示している。図２
（Ｂ）、（Ｃ）、（Ｄ）は、それぞれ第１乃至第３の判
定位置指定回路５、７、９の出力信号である第１乃至第
３の判定位置信号６、８、１０を示し、図２（Ｅ）、
（Ｆ）、（Ｇ）は、それぞれ第１乃至第３のデータ判定
回路１１、１３、１５の出力信号である第１乃至第３の
データ判定信号１２、１４、１６を示している。
データ判定回路、確認判定回路による記録データの判定
動作を説明するための波形図である。図２（Ａ）は、記
録データ１９の波形図で、（１）、（２）は、それぞれ
データ“０”、“１”を示し、（３）は、データ“０”
がノイズの影響を受けている状態を示している。図２
（Ｂ）、（Ｃ）、（Ｄ）は、それぞれ第１乃至第３の判
定位置指定回路５、７、９の出力信号である第１乃至第
３の判定位置信号６、８、１０を示し、図２（Ｅ）、
（Ｆ）、（Ｇ）は、それぞれ第１乃至第３のデータ判定
回路１１、１３、１５の出力信号である第１乃至第３の
データ判定信号１２、１４、１６を示している。
【００１７】第１の判定位置信号６は、記録データ１９
の１ビット毎に１ビット長の約７５％の位置に発生す
る。第２の判定位置信号８は、第１の判定位置信号６に
対して、約１０％ビット長分だけ前方位置に発生する。
第３の判定位置信号１０は、第１の判定位置信号６に対
して、約１０％のビット長分だけ後方位置に発生する。
図２（Ｈ）は、確認判定回路１７の出力信号である判定
データ１８を示している。
の１ビット毎に１ビット長の約７５％の位置に発生す
る。第２の判定位置信号８は、第１の判定位置信号６に
対して、約１０％ビット長分だけ前方位置に発生する。
第３の判定位置信号１０は、第１の判定位置信号６に対
して、約１０％のビット長分だけ後方位置に発生する。
図２（Ｈ）は、確認判定回路１７の出力信号である判定
データ１８を示している。
【００１８】第１乃至第３の判定位置信号６、８、１０
による記録データ判定動作において、記録データ１９が
ノイズの影響を受けている場合は、例えば図２（３）に
示されるように、第１の判定位置において記録データ１
９がノイズの影響を受けている場合、第１の判定位置信
号６によるデータ判定信号１２と、第２、第３の判定位
置信号８、１０によるデータ判定信号１４、１６とは異
なる判定結果を示すが、第２の判定位置信号８による第
２のデータ判定信号１４と、第３の判定位置信号１０に
よる第３のデータ判定信号１６は同じ判定結果を示す。
による記録データ判定動作において、記録データ１９が
ノイズの影響を受けている場合は、例えば図２（３）に
示されるように、第１の判定位置において記録データ１
９がノイズの影響を受けている場合、第１の判定位置信
号６によるデータ判定信号１２と、第２、第３の判定位
置信号８、１０によるデータ判定信号１４、１６とは異
なる判定結果を示すが、第２の判定位置信号８による第
２のデータ判定信号１４と、第３の判定位置信号１０に
よる第３のデータ判定信号１６は同じ判定結果を示す。
【００１９】すなわち、図２（３）の場合、第１の判定
位置信号６によるデータ判定結果は、データの高レベル
部分を検出するため、データ“１”であるが、第２およ
び第３の判定位置信号８、１０によるデータ判定結果
は、低レベル部分を検出するため、データ“０”である
ことが分かる。
位置信号６によるデータ判定結果は、データの高レベル
部分を検出するため、データ“１”であるが、第２およ
び第３の判定位置信号８、１０によるデータ判定結果
は、低レベル部分を検出するため、データ“０”である
ことが分かる。
【００２０】この場合、確認判定回路１７は、これら第
１乃至第３のデータ判定信号１２、１４、１６を多数決
により確認判定し、同じ判定結果を示した第２または第
３のデータ判定信号１４または１６を判定データ１８と
して出力するため、図２（３）のデータ判定結果は、デ
ータ“０”となる。
１乃至第３のデータ判定信号１２、１４、１６を多数決
により確認判定し、同じ判定結果を示した第２または第
３のデータ判定信号１４または１６を判定データ１８と
して出力するため、図２（３）のデータ判定結果は、デ
ータ“０”となる。
【００２１】つまり、第１乃至第３の判定位置信号６、
８、１０による第１乃至第３の３つのデータ判定信号１
２、１４、１６のうちの１つが他の２つのデータ判定信
号と異なった判定結果を示した場合でも、他の２つのデ
ータ判定信号が同じ判定結果を示せば、その同じ判定結
果を示したデータ判定信号をその時の判定データとする
ため、ノイズの影響を受けない正確なデータ判定が可能
となる。
８、１０による第１乃至第３の３つのデータ判定信号１
２、１４、１６のうちの１つが他の２つのデータ判定信
号と異なった判定結果を示した場合でも、他の２つのデ
ータ判定信号が同じ判定結果を示せば、その同じ判定結
果を示したデータ判定信号をその時の判定データとする
ため、ノイズの影響を受けない正確なデータ判定が可能
となる。
【００２２】なお、上記の実施例においては、データ判
定位置は３カ所としているが、必ずしも３カ所に限られ
ず、使用環境等を考慮した適当な値を選定することによ
り、記録データ読み出だしの信頼性を向上することがで
きる。
定位置は３カ所としているが、必ずしも３カ所に限られ
ず、使用環境等を考慮した適当な値を選定することによ
り、記録データ読み出だしの信頼性を向上することがで
きる。
【００２３】また、上記の実施例においては、第２、第
３の判定位置信号８、１０の位置を第１の判定位置信号
６の位置に対して約１０％ずれた位置に配置したが、必
ずしも１０％に限られず、磁気カードの定速走行時の記
録データの読み取りマージンや、手動による磁気カード
の走行時の速度変動に対する記録データの読み取りマー
ジンを考慮した適当な値を選定することにより、記録デ
ータ読み出しの信頼性を向上することができる。
３の判定位置信号８、１０の位置を第１の判定位置信号
６の位置に対して約１０％ずれた位置に配置したが、必
ずしも１０％に限られず、磁気カードの定速走行時の記
録データの読み取りマージンや、手動による磁気カード
の走行時の速度変動に対する記録データの読み取りマー
ジンを考慮した適当な値を選定することにより、記録デ
ータ読み出しの信頼性を向上することができる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
磁気カードに記録されている記録データの１ビット毎に
複数のデータ判定位置を指定する複数個の判定位置指定
回路と、複数のデータ判定位置において記録データの判
定を行う複数個のデータ判定回路と複数のデータ判定位
置において記録データの判定を行って得られた複数のデ
ータ判定信号を多数決により比較判定を行う比較判定回
路とを備えることにより、使用環境に影響されない高精
度な磁気カードリーダライタが得られる。
磁気カードに記録されている記録データの１ビット毎に
複数のデータ判定位置を指定する複数個の判定位置指定
回路と、複数のデータ判定位置において記録データの判
定を行う複数個のデータ判定回路と複数のデータ判定位
置において記録データの判定を行って得られた複数のデ
ータ判定信号を多数決により比較判定を行う比較判定回
路とを備えることにより、使用環境に影響されない高精
度な磁気カードリーダライタが得られる。
【００２５】すなわち、本発明の磁気カードリーダライ
タにおいては、複数のデータ判定位置において記録デー
タの判定を行って得られた複数のデータ判定結果から記
録データの確認読み取りが可能になるため、従来の磁気
カードリーダライタによっては、ノイズによって読み取
りが不可能であった磁気カードの読み取りも可能になっ
た。
タにおいては、複数のデータ判定位置において記録デー
タの判定を行って得られた複数のデータ判定結果から記
録データの確認読み取りが可能になるため、従来の磁気
カードリーダライタによっては、ノイズによって読み取
りが不可能であった磁気カードの読み取りも可能になっ
た。
【図１】本発明の磁気カードリーダライタ復調回路にお
ける判定位置指定部およびデータ判定部の構成を示すブ
ロック図である。
ける判定位置指定部およびデータ判定部の構成を示すブ
ロック図である。
【図２】本発明の図１に示した判定位置指定回路および
データ判定回路を用いて記録信号を判定する動作を説明
するための波形図である。
データ判定回路を用いて記録信号を判定する動作を説明
するための波形図である。
【図３】従来の磁気カードリーダライタ復調回路におけ
る判定位置指定部の構成を示すブロック図である。
る判定位置指定部の構成を示すブロック図である。
【図４】従来の磁気カードリーダライタ復調回路を用い
て記録信号を判定する動作を説明するための波形図であ
る。
て記録信号を判定する動作を説明するための波形図であ
る。
１ 基準クロック発生回路 ２ 基準クロック ３ カウンタ回路 ４ カウンタ信号 ５ 第１の判定位置指定回路 ６ 第１の判定位置信号 ７ 第２の判定位置指定回路 ８ 第２の判定位置信号 ９ 第３の判定位置指定回路 １０ 第３の判定位置信号 １１ 第１のデータ判定回路 １２ 第１のデータ判定信号 １３ 第２のデータ判定回路 １４ 第２のデータ判定信号 １５ 第３のデータ判定回路 １６ 第３のデータ判定信号 １７ 確認判定回路 １８ 判定データ １９ 記録データ ３１ 基準クロック発生回路 ３２ 基準クロック ３３ カウンタ回路 ３４ カウンタ信号 ３５ 判定位置指定回路 ３６ 判定位置信号 ３７ 記録データ ３８ データ判定回路 ３９ 判定データ
Claims (3)
- 【請求項１】 Ｆ２Ｆ周波数変調記録方式で記録された
磁気カードの磁気記録データを読み取る磁気カードリー
ダライタの復調回路において、前記記録データの１ビッ
ト毎に記録データのデータ判定位置を指定する複数個の
判定位置指定回路と、これらの判定位置指定回路によっ
て指定されたデータ判定位置において前記記録データを
判定する複数個のデータ判定回路と、これらのデータ判
定回路からのデータ判定信号を多数決により確認判定す
る確認判定回路とを備えたことを特徴とする磁気カード
リーダライタ。 - 【請求項２】 前記複数個の判定位置指定回路は、第１
の判定位置指定回路と、この第１の判定位置指定回路の
データ判定位置に対して、前方位置でデータ判定位置を
指定する第２の判定位置指定回路と、前記第１の判定位
置指定回路のデータ判定位置に対して、後方位置でデー
タ判定位置を指定する第３の判定位置指定回路とを有す
ると共に、前記複数個のデータ判定回路は、前記第１乃
至第３の判定位置指定回路によって指定された第１乃至
第３のデータ判定位置において、それぞれデータ判定を
行う第１乃至第３のデータ判定回路を有することを特徴
とする前記磁気カードリーダライタ。 - 【請求項３】 前記第１の判定位置指定回路は、データ
判定位置を記録データの１ビット毎に１ビット長の約７
５％の位置で指定し、前記第２の判定位置指定回路は、
前記第１の判定位置回路のデータ判定位置に対して、約
１０％のビット長分だけ前方位置でデータ判定位置を指
定し、前記第３の判定位置指定回路は、前記第１の判定
位置指定回路のデータ判定位置に対して、約１０％のビ
ット長分だけ後方位置でデータ判定位置を指定するよう
に、それぞれ構成されていることを特徴とする前記磁気
カードリーダライタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21128192A JPH0660557A (ja) | 1992-08-07 | 1992-08-07 | 磁気カードリーダライタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21128192A JPH0660557A (ja) | 1992-08-07 | 1992-08-07 | 磁気カードリーダライタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0660557A true JPH0660557A (ja) | 1994-03-04 |
Family
ID=16603335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21128192A Pending JPH0660557A (ja) | 1992-08-07 | 1992-08-07 | 磁気カードリーダライタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0660557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270201A (ja) * | 2005-03-22 | 2006-10-05 | Denso Wave Inc | データ読取装置 |
-
1992
- 1992-08-07 JP JP21128192A patent/JPH0660557A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270201A (ja) * | 2005-03-22 | 2006-10-05 | Denso Wave Inc | データ読取装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5204513A (en) | Decoder for magnetic stripe recording | |
| EP0234957A2 (en) | Sync signal detection apparatus | |
| EP0700044A2 (en) | Peak shift correction circuit and magnetic storage medium playback apparatus | |
| JP3395210B2 (ja) | 同期信号検出器及び同期信号検出方法 | |
| US4173026A (en) | Self clocking speed tolerant magnetic recording method and apparatus | |
| US5446604A (en) | Apparatus for detecting addresses recorded on each sector of a disk by detecting a first address mark and then in the absence of a second address mark, generating a pseudo address mark a predetermined time after detecting the first address mark | |
| US20030089774A1 (en) | Apparatus and method for reading magnetic stripes | |
| JPH0660557A (ja) | 磁気カードリーダライタ | |
| US4578720A (en) | Self-clocking code demodulator with error detecting capability | |
| GB1595334A (en) | Information processing apparatus | |
| JP3401645B2 (ja) | 磁気カードリーダライタ | |
| US3423744A (en) | Binary magnetic recording system | |
| JP3140483B2 (ja) | 同期データ取り込み方法および回路 | |
| JP3748496B2 (ja) | データの復調方法 | |
| JP3660406B2 (ja) | 磁気データ処理装置および磁気データ処理方法 | |
| EP0700043A2 (en) | Peak detection circuit and magnetic storage medium playback apparatus | |
| JP2846653B2 (ja) | カード読取装置 | |
| JP3668905B2 (ja) | Ｆ２ｆ信号復調方式 | |
| US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
| JP2728098B2 (ja) | 磁気ディスクのサーボ信号復調回路 | |
| JPH0445911B2 (ja) | ||
| CN114299676A (zh) | 一种提高pos终端磁卡正确识别刷卡的方法 | |
| JP2693085B2 (ja) | 信号のデューティ比識別回路 | |
| JP3232834B2 (ja) | 復調装置 | |
| CN102956241A (zh) | 磁性数据解调方法以及磁性数据解调装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030305 |