JPH0661823A - Switch circuit - Google Patents

Switch circuit

Info

Publication number
JPH0661823A
JPH0661823A JP4214036A JP21403692A JPH0661823A JP H0661823 A JPH0661823 A JP H0661823A JP 4214036 A JP4214036 A JP 4214036A JP 21403692 A JP21403692 A JP 21403692A JP H0661823 A JPH0661823 A JP H0661823A
Authority
JP
Japan
Prior art keywords
transistor
resistor
base
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4214036A
Other languages
Japanese (ja)
Inventor
Kozo Hamaguchi
耕造 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4214036A priority Critical patent/JPH0661823A/en
Publication of JPH0661823A publication Critical patent/JPH0661823A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To reduce the switching time by implementing switching without saturation of transistors(TRs). CONSTITUTION:When a switch changeover signal is inputted to a switch changeover signal input terminal 8, a current of a current mirror circuit comprising TRs 9, 11 and resistors 10, 12 is switched on/off and its on/off levels are given to a resistor 13. When a current flows to the resistor 13, an upper limit is produced by a TR 24 and when no current flows through the resistor 13, a lower limit is produced by a TR 23 based on a potential at a common connecting point of resistors 19, 20. A high or a low level of switch signals at switch signal output terminals 21, 22 are selected depending on the upper limit and the lower limit potential.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、スイッチ回路に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch circuit.

【0002】[0002]

【従来の技術】従来のスイッチ回路の一例を図2を参照
しながら説明する。このスイッチ回路は、図2に示すよ
うに、抵抗2の一端を電源端子1に接続し、抵抗2の他
端に抵抗3の一端を接続し、抵抗3の他端を接地し、抵
抗2,3の共通接続点にトランジスタ4のベースを接続
し、トランジスタ4のエミッタに電流源6の一端を接続
し、電流源6の他端を接地している。
2. Description of the Related Art An example of a conventional switch circuit will be described with reference to FIG. In this switch circuit, as shown in FIG. 2, one end of the resistor 2 is connected to the power supply terminal 1, one end of the resistor 3 is connected to the other end of the resistor 2, the other end of the resistor 3 is grounded, and the resistor 2, The base of the transistor 4 is connected to the common connection point of the transistors 3, one end of the current source 6 is connected to the emitter of the transistor 4, and the other end of the current source 6 is grounded.

【0003】また、トランジスタ5のコレクタを電源端
子1に接続し、トランジスタ4のエミッタにトランジス
タ5のエミッタを接続し、トランジスタ5のベースに抵
抗7の一端を接続し、抵抗7の他端をスイッチ切換信号
入力端子8に接続している。また、抵抗10の一端を電
源端子1に接続し、トランジスタ4のコレクタにトラン
ジスタ9のコレクタおよびベースを接続し、抵抗10の
他端にトランジスタ9のエミッタを接続し、抵抗12の
一端を電源端子1に接続し、トランジスタ9のコレクタ
およびベースの接続点にトランジスタ11のベースを接
続し、抵抗12の他端にトランジスタ11のエミッタを
接続し、トランジスタ9とトランジスタ11とでカレン
トミラー回路を構成している。
The collector of the transistor 5 is connected to the power supply terminal 1, the emitter of the transistor 4 is connected to the emitter of the transistor 5, one end of the resistor 7 is connected to the base of the transistor 5, and the other end of the resistor 7 is switched. It is connected to the switching signal input terminal 8. Also, one end of the resistor 10 is connected to the power supply terminal 1, the collector of the transistor 4 is connected to the collector and base of the transistor 9, the other end of the resistor 10 is connected to the emitter of the transistor 9, and one end of the resistor 12 is connected to the power supply terminal. 1, the collector and the base of the transistor 9 are connected to the base of the transistor 11, the other end of the resistor 12 is connected to the emitter of the transistor 11, and the transistor 9 and the transistor 11 form a current mirror circuit. ing.

【0004】また、トランジスタ11のコレクタに抵抗
13の一端を接続し、抵抗13の他端を接地し、トラン
ジスタ11のコレクタと抵抗13の接続点にトランジス
タ25のベースを接続し、トランジスタ25のコレクタ
に抵抗26の一端を接続し、トランジスタ25のエミッ
タを接地している。また、抵抗27の一端を電源端子1
に接続し、抵抗27の他端に抵抗28の一端を接続し、
抵抗28の他端を接地し、抵抗27,28の接続点に抵
抗26の他端を接続している。
Further, one end of the resistor 13 is connected to the collector of the transistor 11, the other end of the resistor 13 is grounded, the base of the transistor 25 is connected to the connection point between the collector of the transistor 11 and the resistor 13, and the collector of the transistor 25 is connected. Is connected to one end of the resistor 26, and the emitter of the transistor 25 is grounded. Further, one end of the resistor 27 is connected to the power supply terminal 1
And one end of the resistor 28 is connected to the other end of the resistor 27,
The other end of the resistor 28 is grounded, and the other end of the resistor 26 is connected to the connection point of the resistors 27 and 28.

【0005】また、抵抗27,28の接続点にトランジ
スタ15のベースを接続し、電流源14の一端を電源端
子1に接続し、トランジスタ15のエミッタに電流源1
4の他端を接続し、トランジスタ15のエミッタにトラ
ンジスタ16のエミッタを接続している。また、抵抗1
9の一端を電源端子1に接続し、トランジスタ16のベ
ースに抵抗19の他端を接続し、トランジスタ16のベ
ースに抵抗20の一端を接続し、抵抗20の他端を接地
している。
The base of the transistor 15 is connected to the connection point of the resistors 27 and 28, one end of the current source 14 is connected to the power supply terminal 1, and the emitter of the transistor 15 is connected to the current source 1.
The other end of the transistor 4 is connected, and the emitter of the transistor 16 is connected to the emitter of the transistor 15. Also, the resistance 1
One end of the resistor 9 is connected to the power supply terminal 1, the other end of the resistor 19 is connected to the base of the transistor 16, one end of the resistor 20 is connected to the base of the transistor 16, and the other end of the resistor 20 is grounded.

【0006】また、負荷17の一端をトランジスタ15
のコレクタに接続するとともにスイッチ信号出力端子2
1に接続し、負荷17の他端を接地し、負荷18の一端
をトランジスタ16のコレクタに接続するとともにスイ
ッチ信号出力端子22に接続し、負荷18の他端を接地
している。ここで、この図2のスイッチ回路の動作を説
明する。
Further, one end of the load 17 is connected to the transistor 15
Switch signal output terminal 2 as well as connecting to the collector of
1, the other end of the load 17 is grounded, one end of the load 18 is connected to the collector of the transistor 16 and the switch signal output terminal 22, and the other end of the load 18 is grounded. Here, the operation of the switch circuit of FIG. 2 will be described.

【0007】まず、スイッチ切換信号入力端子8にハイ
レベルの信号を入力すると、トランジスタ5のベース電
位が抵抗2,3の分割電圧であるトランジスタ4のベー
ス電位より高くなり、トランジスタ4がオフでトランジ
スタ5がオンとなり、電流源6の電流がトランジスタ5
に流れる。この結果、トランジスタ9,11がオフとな
り、カレントミラー回路に電流は流れず、トランジスタ
25がオフである。
First, when a high level signal is input to the switch switching signal input terminal 8, the base potential of the transistor 5 becomes higher than the base potential of the transistor 4, which is the divided voltage of the resistors 2 and 3, and the transistor 4 is turned off. 5 is turned on, and the current of the current source 6 is the transistor 5
Flow to. As a result, the transistors 9 and 11 are turned off, no current flows through the current mirror circuit, and the transistor 25 is turned off.

【0008】したがって、トランジスタ16のベース電
位は抵抗19と抵抗20とで分割した電圧であるのに対
し、トランジスタ15のベース電位は抵抗27と抵抗2
8とで分割した電圧となり、トランジスタ15のベース
電位がトランジスタ16のベース電位より高いので、ト
ランジスタ15がオフとなりトランジスタ16がオンと
なる。このため、電流源14の電流がトランジスタ16
を通して負荷18に流れ込み、負荷17には流れ込まな
いので、スイッチ信号出力端子22のスイッチ信号がハ
イレベルとなり、スイッチ信号出力端子21のスイッチ
信号がローレベルとなる。
Therefore, the base potential of the transistor 16 is a voltage divided by the resistors 19 and 20, whereas the base potential of the transistor 15 is the resistors 27 and 2.
Since the base potential of the transistor 15 is higher than the base potential of the transistor 16, the transistor 15 is turned off and the transistor 16 is turned on. Therefore, the current of the current source 14 is
Since it flows into the load 18 through the load 18 and does not flow into the load 17, the switch signal at the switch signal output terminal 22 becomes high level, and the switch signal at the switch signal output terminal 21 becomes low level.

【0009】なお、スイッチ信号出力端子21のスイッ
チ信号とスイッチ信号出力端子22のスイッチ信号とは
丁度位相が180°ずれている。つまり、互いに反転信
号となっている。つぎに、スイッチ切換信号入力端子8
にローレベルの信号を入力すると、トランジスタ5のベ
ース電位が抵抗2,3の分割電圧であるトランジスタ4
のベース電位より低くなり、トランジスタ4がオンでト
ランジスタ5がオフとなり、電流源6の電流がトランジ
スタ4に流れ、トランジスタ9に電流源6の電流が流
れ、カレントミラー回路によりトランジスタ11にも同
じ電流が流れる。この結果、トランジスタ11に流れる
電流の一部がトランジスタ25のベースに流れ込み、ト
ランジスタ25がオンとなる(飽和状態となる)。
The switch signal of the switch signal output terminal 21 and the switch signal of the switch signal output terminal 22 are exactly 180 ° out of phase with each other. That is, they are mutually inverted signals. Next, the switch switching signal input terminal 8
When a low level signal is input to the transistor 4, the base potential of the transistor 5 is the divided voltage of the resistors 2 and 3
Becomes lower than the base potential of the transistor 4, the transistor 4 is turned on and the transistor 5 is turned off, the current of the current source 6 flows to the transistor 4, the current of the current source 6 flows to the transistor 9, and the same current flows to the transistor 11 by the current mirror circuit. Flows. As a result, a part of the current flowing through the transistor 11 flows into the base of the transistor 25, and the transistor 25 is turned on (saturated).

【0010】したがって、トランジスタ16のベース電
位は抵抗19と抵抗20とで分割した電圧であるのに対
し、トランジスタ15のベース電位は抵抗27と抵抗2
6,28の並列回路とで分割した電圧となり、トランジ
スタ15のベース電位がトランジスタ16のベース電位
より低くなるので、トランジスタ15がオンとなりトラ
ンジスタ16がオフとなる。このため、電流源14の電
流がトランジスタ15を通して負荷17に流れ込み、負
荷18には流れ込まないので、スイッチ信号出力端子2
1のスイッチ信号がハイレベルとなり、スイッチ信号出
力端子22のスイッチ信号がローレベルとなる。
Therefore, the base potential of the transistor 16 is a voltage divided by the resistors 19 and 20, whereas the base potential of the transistor 15 is the resistors 27 and 2.
The voltage is divided by the parallel circuit of 6 and 28, and the base potential of the transistor 15 becomes lower than the base potential of the transistor 16. Therefore, the transistor 15 is turned on and the transistor 16 is turned off. Therefore, the current of the current source 14 flows into the load 17 through the transistor 15 and does not flow into the load 18, so that the switch signal output terminal 2
The switch signal of 1 becomes high level, and the switch signal of the switch signal output terminal 22 becomes low level.

【0011】[0011]

【発明が解決しようとする課題】以上述べたように、図
2のスイッチ回路においては、スイッチ信号出力端子2
1,22から出力されるスイッチ信号のハイ,ローの切
り換えは、トランジスタ25のオン/オフによるトラン
ジスタ15のベース電位の切り換えで行われるが、その
切り換えのためにトランジスタ25を飽和させている。
As described above, in the switch circuit of FIG. 2, the switch signal output terminal 2
Switching between high and low of the switch signals output from 1 and 22 is performed by switching the base potential of the transistor 15 by turning on / off the transistor 25, and the transistor 25 is saturated due to the switching.

【0012】このように従来の構成では、トランジスタ
25を飽和させることによってスイッチ信号のハイ,ロ
ーを切り換えるため、切換時間を長く要するという問題
があった。したがって、この発明の目的は、スイッチ切
換時間を短縮することができるスイッチ回路を提供する
ことである。
As described above, in the conventional configuration, the switching signal is switched between high and low by saturating the transistor 25, so that there is a problem that a long switching time is required. Therefore, an object of the present invention is to provide a switch circuit that can shorten the switch switching time.

【0013】[0013]

【課題を解決するための手段】この発明のスイッチ回路
は、第1の抵抗の一端を電源電位点に接続し、第1の抵
抗の他端に第2の抵抗の一端を接続し、第2の抵抗の他
端を接地し、第1および第2の抵抗の共通接続点に第1
のトランジスタのベースを接続し、第1のトランジスタ
のエミッタに第1の電流源の一端を接続し、第1の電流
源の他端を接地し、第2のトランジスタのコレクタを電
源電位点に接続し、第1のトランジスタのエミッタに第
2のトランジスタのエミッタを接続し、第2のトランジ
スタのベースに第3の抵抗の一端を接続し、第3の抵抗
の他端をスイッチ切換信号入力端子に接続している。
According to the switch circuit of the present invention, one end of a first resistor is connected to a power supply potential point, one end of a second resistor is connected to the other end of the first resistor, and a second resistor is connected to the second resistor. Ground the other end of the resistor and connect the first and second resistors to the common connection point.
The base of the second transistor is connected, the emitter of the first transistor is connected to one end of the first current source, the other end of the first current source is grounded, and the collector of the second transistor is connected to the power supply potential point. Then, the emitter of the first transistor is connected to the emitter of the second transistor, the base of the second transistor is connected to one end of the third resistor, and the other end of the third resistor is connected to the switch switching signal input terminal. Connected.

【0014】また、第4の抵抗の一端を電源電位点に接
続し、第1のトランジスタのコレクタに第3のトランジ
スタのコレクタおよびベースを接続し、第4の抵抗の他
端に第3のトランジスタのエミッタを接続し、第5の抵
抗の一端を電源電位点に接続し、第3のトランジスタの
コレクタおよびベースの接続点に第4のトランジスタの
ベースを接続し、第5の抵抗の他端に第4のトランジス
タのエミッタを接続し、第3のトランジスタと第4のト
ランジスタとでカレントミラー回路を構成している。
Further, one end of the fourth resistor is connected to the power supply potential point, the collector and base of the third transistor are connected to the collector of the first transistor, and the third transistor is connected to the other end of the fourth resistor. Connected to the emitter of, the one end of the fifth resistor is connected to the power supply potential point, the base of the fourth transistor is connected to the connection point of the collector and base of the third transistor, and the other end of the fifth resistor is connected. The emitter of the fourth transistor is connected, and the third transistor and the fourth transistor form a current mirror circuit.

【0015】また、第5のトランジスタのコレクタを電
源電位点に接続し、第4のトランジスタのコレクタに第
5のトランジスタのエミッタを接続し、第4のトランジ
スタのコレクタと第5のトランジスタのエミッタの接続
点に第6のトランジスタのエミッタを接続し、第5のト
ランジスタのベースに第6のトランジスタのベースを接
続し、第6のトランジスタのコレクタを接地している。
Further, the collector of the fifth transistor is connected to the power supply potential point, the collector of the fourth transistor is connected to the emitter of the fifth transistor, and the collector of the fourth transistor and the emitter of the fifth transistor are connected. The emitter of the sixth transistor is connected to the connection point, the base of the sixth transistor is connected to the base of the fifth transistor, and the collector of the sixth transistor is grounded.

【0016】また、第4のトランジスタのコレクタに第
6の抵抗の一端を接続し、第6の抵抗の他端を接地し、
第4のトランジスタのコレクタに第7のトランジスタの
ベースを接続し、第2の電流源の一端を電源電位点に接
続し、第7のトランジスタのエミッタに第2の電流源の
他端を接続し、第7のトランジスタのエミッタに第8の
トランジスタのエミッタを接続し、第5および第6のト
ランジスタの共通接続したベースに第8のトランジスタ
のベースを接続している。
Further, one end of the sixth resistor is connected to the collector of the fourth transistor and the other end of the sixth resistor is grounded,
The base of the seventh transistor is connected to the collector of the fourth transistor, one end of the second current source is connected to the power supply potential point, and the other end of the second current source is connected to the emitter of the seventh transistor. , The emitter of the eighth transistor is connected to the emitter of the seventh transistor, and the base of the eighth transistor is connected to the commonly connected bases of the fifth and sixth transistors.

【0017】また、第7の抵抗の一端を電源電位点に接
続し、第8のトランジスタのベースに第7の抵抗の他端
を接続し、第8のトランジスタのベースに第8の抵抗の
一端を接続し、第8の抵抗の他端を接地している。ま
た、第1の負荷の一端を第7のトランジスタのコレクタ
に接続するとともに第1のスイッチ信号出力端子に接続
し、第1の負荷の他端を接地し、第2の負荷の一端を第
8のトランジスタのコレクタに接続するとともに第2の
スイッチ信号出力端子に接続し、第2の負荷の他端を接
地している。
Also, one end of the seventh resistor is connected to the power supply potential point, the other end of the seventh resistor is connected to the base of the eighth transistor, and one end of the eighth resistor is connected to the base of the eighth transistor. And the other end of the eighth resistor is grounded. Also, one end of the first load is connected to the collector of the seventh transistor and is also connected to the first switch signal output terminal, the other end of the first load is grounded, and one end of the second load is connected to the eighth switch. Is connected to the collector of the transistor and the second switch signal output terminal, and the other end of the second load is grounded.

【0018】[0018]

【作用】この発明の構成によれば、スイッチ切換信号入
力端子に加える信号を切り換えることにより、カレント
ミラー回路を介して第6の抵抗に流れる電流を断続す
る。第7および第8の抵抗の接続点の電位を基準とし
て、カレントミラー回路から第6の抵抗に電流が流れ込
まないときは、第5のトランジスタが動作して第6の抵
抗に電流を流し込み、第7のトランジスタのベース電位
を所定の下限電位にする。
According to the structure of the present invention, by switching the signal applied to the switch switching signal input terminal, the current flowing through the sixth resistor via the current mirror circuit is interrupted. When no current flows from the current mirror circuit to the sixth resistor with reference to the potential at the connection point of the seventh and eighth resistors, the fifth transistor operates to flow current into the sixth resistor, The base potential of the transistor 7 is set to a predetermined lower limit potential.

【0019】この下限電位は、第7および第8の抵抗の
接続点の電位である第8のトランジスタのベース電位よ
り低いので、第7のトランジスタがオンとなるととも
に、第8のトランジスタがオフとなり、第1のスイッチ
信号出力端子のスイッチ信号がローとなり、第2のスイ
ッチ信号出力端子のスイッチ信号がハイとなる。また、
カレントミラー回路から第6の抵抗に電流が流れ込んだ
ときは、第6のトランジスタが動作して第6の抵抗に流
れ込む電流の一部を引抜き、第7のトランジスタのベー
ス電位を所定の上限電位にする。
Since this lower limit potential is lower than the base potential of the eighth transistor, which is the potential at the connection point of the seventh and eighth resistors, the seventh transistor turns on and the eighth transistor turns off. , The switch signal of the first switch signal output terminal becomes low, and the switch signal of the second switch signal output terminal becomes high. Also,
When a current flows from the current mirror circuit to the sixth resistor, the sixth transistor operates and a part of the current flowing into the sixth resistor is extracted to set the base potential of the seventh transistor to a predetermined upper limit potential. To do.

【0020】この上限電位は、第7および第8の抵抗の
接続点の電位である第8のトランジスタのベース電位よ
り高いので、第7のトランジスタがオフとなるととも
に、第8のトランジスタがオンとなり、第1のスイッチ
信号出力端子のスイッチ信号がハイとなり、第2のスイ
ッチ信号出力端子のスイッチ信号がローとなる。
Since this upper limit potential is higher than the base potential of the eighth transistor, which is the potential at the connection point of the seventh and eighth resistors, the seventh transistor is turned off and the eighth transistor is turned on. , The switch signal of the first switch signal output terminal becomes high, and the switch signal of the second switch signal output terminal becomes low.

【0021】[0021]

【実施例】以下、この発明の一実施例を図1を参照しな
がら説明する。このスイッチ回路は、図1に示すよう
に、第1の抵抗2の一端を電源端子1に接続し、第1の
抵抗2の他端に第2の抵抗3の一端を接続し、第2の抵
抗3の他端を接地し、第1および第2の抵抗2,3の共
通接続点に第1のトランジスタ4のベースを接続し、第
1のトランジスタ4のエミッタに第1の電流源6の一端
を接続し、第1の電流源6の他端を接地している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In this switch circuit, as shown in FIG. 1, one end of a first resistor 2 is connected to a power supply terminal 1, the other end of the first resistor 2 is connected to one end of a second resistor 3, and a second resistor 3 is connected. The other end of the resistor 3 is grounded, the base of the first transistor 4 is connected to the common connection point of the first and second resistors 2 and 3, and the emitter of the first transistor 4 is connected to the emitter of the first current source 6. One end is connected and the other end of the first current source 6 is grounded.

【0022】また、電源端子1に第2のトランジスタ5
のコレクタを接続し、第1のトランジスタ4のエミッタ
に第2のトランジスタ5のエミッタを接続し、第2のト
ランジスタ5のベースに第3の抵抗7の一端を接続し、
第3の抵抗7の他端をスイッチ切換信号入力端子8に接
続している。また、第4の抵抗10の一端を電源端子1
に接続し、第1のトランジスタ4のコレクタに第3のト
ランジスタ9のコレクタおよびベースを接続し、第4の
抵抗10の他端に第3のトランジスタ9のエミッタを接
続し、第5の抵抗12の一端を電源端子1に接続し、第
3のトランジスタ9のコレクタおよびベースの接続点に
第4のトランジスタ11のベースを接続し、第5の抵抗
12の他端に第4のトランジスタ11のエミッタを接続
し、第3のトランジスタ9と第4のトランジスタ11と
でカレントミラー回路を構成している。
The second transistor 5 is connected to the power supply terminal 1.
The collector of the second transistor 5 is connected to the emitter of the first transistor 4 and the emitter of the second transistor 5 is connected to the base of the second transistor 5.
The other end of the third resistor 7 is connected to the switch switching signal input terminal 8. In addition, one end of the fourth resistor 10 is connected to the power supply terminal 1
To the collector of the first transistor 4, the collector and the base of the third transistor 9 are connected, the other end of the fourth resistor 10 is connected to the emitter of the third transistor 9, and the fifth resistor 12 is connected. Is connected to the power supply terminal 1, the collector and base of the third transistor 9 are connected to the base of the fourth transistor 11, and the other end of the fifth resistor 12 is connected to the emitter of the fourth transistor 11. And the third transistor 9 and the fourth transistor 11 form a current mirror circuit.

【0023】また、第5のトランジスタ23のコレクタ
を電源端子1に接続し、第4のトランジスタ11のコレ
クタに第5のトランジスタ23のエミッタを接続し、第
4のトランジスタ11のコレクタと第5のトランジスタ
23のエミッタの接続点に第6のトランジスタ24のエ
ミッタを接続し、第5のトランジスタ23のベースに第
6のトランジスタ24のベースを接続し、第6のトラン
ジスタ24のコレクタを接地している。
The collector of the fifth transistor 23 is connected to the power supply terminal 1, the collector of the fourth transistor 11 is connected to the emitter of the fifth transistor 23, and the collector of the fourth transistor 11 and the fifth transistor 23 are connected to each other. The emitter of the sixth transistor 24 is connected to the connection point of the emitter of the transistor 23, the base of the sixth transistor 24 is connected to the base of the fifth transistor 23, and the collector of the sixth transistor 24 is grounded. .

【0024】また、第4のトランジスタ11のコレクタ
に第6の抵抗13の一端を接続し、第6の抵抗13の他
端を接地し、第4のトランジスタ11のコレクタに第7
のトランジスタ15のベースを接続し、第2の電流源1
4の一端を電源端子1に接続し、第7のトランジスタ1
5のエミッタに第2の電流源14の他端を接続し、第7
のトランジスタ15のエミッタに第8のトランジスタ1
6のエミッタを接続し、第5および第6のトランジスタ
23,24の共通接続したベースに第8のトランジスタ
16のベースを接続している。
Further, one end of the sixth resistor 13 is connected to the collector of the fourth transistor 11, the other end of the sixth resistor 13 is grounded, and the collector of the fourth transistor 11 is connected to the seventh resistor 13.
Of the second current source 1 by connecting the base of the transistor 15 of
4 has one end connected to the power supply terminal 1 and the seventh transistor 1
The other end of the second current source 14 is connected to the emitter of
The eighth transistor 1 at the emitter of the transistor 15 of
6 is connected, and the base of the eighth transistor 16 is connected to the commonly connected bases of the fifth and sixth transistors 23 and 24.

【0025】また、第7の抵抗19の一端を電源端子1
に接続し、第8のトランジスタ16のベースに第7の抵
抗19の他端を接続し、第8のトランジスタ16のベー
スに第8の抵抗20の一端を接続し、第8の抵抗20の
他端を接地している。また、第1の負荷17の一端を第
7のトランジスタ15のコレクタに接続するとともに第
1のスイッチ信号出力端子21に接続し、第1の負荷1
7の他端を接地し、第2の負荷18の一端を第8のトラ
ンジスタ16のコレクタに接続するとともに第2のスイ
ッチ信号出力端子22に接続し、第2の負荷18の他端
を接地している。
Further, one end of the seventh resistor 19 is connected to the power supply terminal 1
, The other end of the seventh resistor 19 is connected to the base of the eighth transistor 16, one end of the eighth resistor 20 is connected to the base of the eighth transistor 16, and the other end of the eighth resistor 20 is connected. The end is grounded. In addition, one end of the first load 17 is connected to the collector of the seventh transistor 15 and is also connected to the first switch signal output terminal 21.
7 is grounded, one end of the second load 18 is connected to the collector of the eighth transistor 16 and the second switch signal output terminal 22, and the other end of the second load 18 is grounded. ing.

【0026】つまり、この実施例のスイッチ回路におけ
る図2の従来例との相違点は、抵抗26,27,28お
よびトランジスタ25を削除し、第4のトランジスタ1
1のコレクタと第6の抵抗13との接続点を第7のトラ
ンジスタ15のベースに接続し、上限・下限の電位リミ
ッタとして第5および第6のトランジスタ23,24を
設けたことである。
That is, the switch circuit of this embodiment is different from the conventional example of FIG. 2 in that the resistors 26, 27 and 28 and the transistor 25 are removed and the fourth transistor 1 is used.
The connection point between the collector of 1 and the sixth resistor 13 is connected to the base of the seventh transistor 15, and the fifth and sixth transistors 23 and 24 are provided as upper and lower limit potential limiters.

【0027】このことにより、第1および第2のスイッ
チ信号出力端子21,22のスイッチ信号の切換を、第
3のトランジスタ9と第4のトランジスタ11で構成さ
れているカレントミラー回路から第6の抵抗13に電流
が流し込まれるかどうかで行うようにしており、第5お
よび第6のトランジスタ23,24を飽和させないで、
第1および第2のスイッチ信号出力端子21,22のス
イッチ信号の切換を行うことが可能となり、スイッチ切
換時間を短縮することができるものである。
As a result, the switching of the switch signals of the first and second switch signal output terminals 21 and 22 is switched to the sixth from the current mirror circuit composed of the third transistor 9 and the fourth transistor 11. It is performed depending on whether or not a current flows into the resistor 13, and without saturating the fifth and sixth transistors 23 and 24,
The switch signals of the first and second switch signal output terminals 21 and 22 can be switched, and the switch switching time can be shortened.

【0028】ここで、図1の実施例のスイッチ回路の動
作について説明する。まず、スイッチ切換信号入力端子
8にハイレベルの信号を入力すると、第2のトランジス
タ5のベース電位が第1および第2の抵抗2,3の分割
電圧である第1のトランジスタ4のベース電位より高く
なり、第1のトランジスタ4がオフで第2のトランジス
タ5がオンとなり、第1の電流源6の電流が第2のトラ
ンジスタ5に流れる。この結果、第3および第4のトラ
ンジスタ9,11がオフとなり、カレントミラー回路に
電流は流れず、第6の抵抗13に電流は流れ込まない。
The operation of the switch circuit of the embodiment shown in FIG. 1 will be described. First, when a high-level signal is input to the switch switching signal input terminal 8, the base potential of the second transistor 5 becomes lower than the base potential of the first transistor 4 which is the divided voltage of the first and second resistors 2 and 3. The voltage rises, the first transistor 4 is turned off, the second transistor 5 is turned on, and the current of the first current source 6 flows through the second transistor 5. As a result, the third and fourth transistors 9 and 11 are turned off, no current flows in the current mirror circuit, and no current flows in the sixth resistor 13.

【0029】第7および第8の抵抗19,20の接続点
の電位を基準にして、第6の抵抗13に電流が流れ込ま
ないときには、第5のトランジスタ23によって下限リ
ミットがかかる(第5のトランジスタ23は非飽和状
態)。つまり、第5のトランジスタ23を通して第6の
抵抗13に電流が流れ込み、第7のトランジスタ15の
ベース電位は所定の下限電位となる。
When no current flows into the sixth resistor 13 on the basis of the potential of the connection point of the seventh and eighth resistors 19 and 20, the lower limit is applied by the fifth transistor 23 (fifth transistor). 23 is an unsaturated state). That is, a current flows into the sixth resistor 13 through the fifth transistor 23, and the base potential of the seventh transistor 15 becomes a predetermined lower limit potential.

【0030】したがって、第8のトランジスタ16のベ
ース電位は第7の抵抗19と第8の抵抗20とで分割し
た電圧であるのに対し、第7のトランジスタ15のベー
ス電位は所定の下限電位となり、第7のトランジスタ1
5のベース電位が第8のトランジスタ16のベース電位
より低くなるので、第7のトランジスタ15がオンとな
り第8のトランジスタ16がオフとなる。このため、第
2の電流源14の電流が第7のトランジスタ15を通し
て第1の負荷17に流れ込み、第2の負荷18には流れ
込まないので、第1のスイッチ信号出力端子21のスイ
ッチ信号がハイレベルとなり、第2のスイッチ信号出力
端子22のスイッチ信号がローレベルとなる。
Therefore, while the base potential of the eighth transistor 16 is a voltage divided by the seventh resistor 19 and the eighth resistor 20, the base potential of the seventh transistor 15 is a predetermined lower limit potential. , 7th transistor 1
Since the base potential of 5 becomes lower than the base potential of the eighth transistor 16, the seventh transistor 15 is turned on and the eighth transistor 16 is turned off. Therefore, the current of the second current source 14 flows into the first load 17 through the seventh transistor 15 and does not flow into the second load 18, so that the switch signal at the first switch signal output terminal 21 becomes high. Then, the switch signal at the second switch signal output terminal 22 becomes low level.

【0031】つぎに、スイッチ切換信号入力端子8にロ
ーレベルの信号を入力すると、第2のトランジスタ5の
ベース電位が第1および第2の抵抗2,3の分割電圧で
ある第1のトランジスタ4のベース電位より低くなり、
第1のトランジスタ4がオンで第2のトランジスタ5が
オフとなり、第1の電流源6の電流が第1のトランジス
タ4に流れる。この結果、第1のトランジスタ4に流れ
る電流が第3のトランジスタ9に流れ、カレントミラー
回路により第4のトランジスタ11にも第3のトランジ
スタ9と同じ電流が流れ、第6の抵抗13に電流が流れ
込む。
Next, when a low-level signal is input to the switch switching signal input terminal 8, the base potential of the second transistor 5 is the divided voltage of the first and second resistors 2 and 3, and the first transistor 4 is divided. Lower than the base potential of
The first transistor 4 is turned on and the second transistor 5 is turned off, so that the current of the first current source 6 flows through the first transistor 4. As a result, the current flowing through the first transistor 4 flows through the third transistor 9, the current mirror circuit causes the same current as the third transistor 9 to flow through the fourth transistor 11, and the current flows through the sixth resistor 13. Pour in.

【0032】第7および第8の抵抗19,20の接続点
の電位を基準にして、第6の抵抗13に電流が流れ込ん
だときには、第6のトランジスタ24によって上限リミ
ットがかかる(第6のトランジスタ24は非飽和状
態)。つまり、第6の抵抗13に電流が流れ込むべき電
流が第6のトランジスタ24を通して引き抜かれ、第7
のトランジスタ15のベース電位は所定の上限電位とな
る。
When a current flows into the sixth resistor 13 with reference to the potential at the connection point of the seventh and eighth resistors 19 and 20, an upper limit is applied by the sixth transistor 24 (sixth transistor). 24 is an unsaturated state). That is, the current that should flow into the sixth resistor 13 is extracted through the sixth transistor 24,
The base potential of the transistor 15 has a predetermined upper limit potential.

【0033】したがって、第8のトランジスタ16のベ
ース電位は第7の抵抗19と第8の抵抗20とで分割し
た電圧であるのに対し、第7のトランジスタ15のベー
ス電位は所定の上限電位となり、第7のトランジスタ1
5のベース電位が第8のトランジスタ16のベース電位
より高くなるので、第7のトランジスタ15がオフとな
り第8のトランジスタ16がオンとなる。このため、第
2の電流源14の電流が第8のトランジスタ16を通し
て第2の負荷18に流れ込み、第1の負荷17には流れ
込まないので、第1のスイッチ信号出力端子21のスイ
ッチ信号がローレベルとなり、第2のスイッチ信号出力
端子22のスイッチ信号がハイレベルとなる。
Therefore, while the base potential of the eighth transistor 16 is a voltage divided by the seventh resistor 19 and the eighth resistor 20, the base potential of the seventh transistor 15 becomes a predetermined upper limit potential. , 7th transistor 1
Since the base potential of 5 becomes higher than the base potential of the eighth transistor 16, the seventh transistor 15 is turned off and the eighth transistor 16 is turned on. Therefore, the current of the second current source 14 flows into the second load 18 through the eighth transistor 16 and does not flow into the first load 17, so that the switch signal of the first switch signal output terminal 21 becomes low. And the switch signal of the second switch signal output terminal 22 becomes high level.

【0034】[0034]

【発明の効果】この発明のスイッチ回路によれば、第4
のトランジスタと第6の抵抗の接続点を第5のトランジ
スタのベースに接続し、電源電位点と接地電位点との間
に第5および第6のトランジスタの直列回路を接続し、
第5および第6のトランジスタ共通エミッタを第7のト
ランジスタのベースに接続し、第5および第6のトラン
ジスタ共通ベースを第8のトランジスタのベース、つま
り第7および第8の抵抗の接続点に接続したので、第5
および第6のトランジスタを飽和させることなくスイッ
チ切換を行うことができ、スイッチ切換時間を短縮でき
る。
According to the switch circuit of the present invention, the fourth
The connection point between the transistor and the sixth resistor is connected to the base of the fifth transistor, and the series circuit of the fifth and sixth transistors is connected between the power supply potential point and the ground potential point,
The common emitters of the fifth and sixth transistors are connected to the base of the seventh transistor, and the common bases of the fifth and sixth transistors are connected to the base of the eighth transistor, that is, the connection point of the seventh and eighth resistors. Because I did, the fifth
Also, the switch can be switched without saturating the sixth transistor, and the switch switching time can be shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例のスイッチ回路の構成を示
す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a switch circuit according to an embodiment of the present invention.

【図2】従来のスイッチ回路の一例の構成を示す回路図
である。
FIG. 2 is a circuit diagram showing a configuration of an example of a conventional switch circuit.

【符号の説明】[Explanation of symbols]

1 電源端子 2 第1の抵抗 3 第2の抵抗 4 第1のトランジスタ 5 第2のトランジスタ 6 第1の電流源 7 第3の抵抗 8 スイッチ切換信号入力端子 9 第3のトランジスタ 10 第4の抵抗 11 第4のトランジスタ 12 第5の抵抗 13 第6の抵抗 14 第2の電流源 15 第7のトランジスタ 16 第8のトランジスタ 17 第1の負荷 18 第2の負荷 19 第7の抵抗 20 第8の抵抗 21 第1のスイッチ信号出力端子 22 第2のスイッチ信号出力端子 23 第5のトランジスタ 24 第6のトランジスタ 1 Power Supply Terminal 2 First Resistor 3 Second Resistor 4 First Transistor 5 Second Transistor 6 First Current Source 7 Third Resistor 8 Switch Switching Signal Input Terminal 9 Third Transistor 10 Fourth Resistor 11 4th transistor 12 5th resistance 13 6th resistance 14 2nd current source 15 7th transistor 16 8th transistor 17 1st load 18 2nd load 19 7th resistance 20 8th Resistance 21 1st switch signal output terminal 22 2nd switch signal output terminal 23 5th transistor 24 6th transistor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 一端を電源電位点(1)に接続した第1
の抵抗(2)と、 一端を前記第1の抵抗(2)の他端に接続し他端を接地
した第2の抵抗(3)と、 前記第1および第2の抵抗(2,3)の共通接続点にベ
ースを接続した第1のトランジスタ(4)と、 一端を前記第1のトランジスタ(4)のエミッタに接続
し他端を接地した第1の電流源(6)と、 コレクタを前記電源電位点(1)に接続しエミッタを前
記第1のトランジスタ(4)のエミッタに接続した第2
のトランジスタ(5)と、 一端を第2のトランジスタ(5)のベースに接続し他端
をスイッチ切換信号入力端子(8)に接続した第3の抵
抗(7)と、 一端を電源電位点(1)に接続した第4の抵抗(10)
と、 コレクタおよびベースを前記第1のトランジスタ(4)
のコレクタに接続しエミッタを前記第4の抵抗(10)
の他端に接続した第3のトランジスタ(9)と、 一端を電源電位点(1)に接続した第5の抵抗(12)
と、 ベースを前記第3のトランジスタ(9)のコレクタおよ
びベースの接続点に接続しエミッタを前記第5の抵抗
(12)の他端に接続し前記第3のトランジスタ(9)
とでカレントミラー回路を構成する第4のトランジスタ
(11)と、 コレクタを前記電源電位点(1)に接続しエミッタを前
記第4のトランジスタ(11)のコレクタに接続した第
5のトランジスタ(23)と、 エミッタを前記第4のトランジスタ(11)のコレクタ
と前記第5のトランジスタ(23)のエミッタの接続点
に接続しベースを前記第5のトランジスタ(23)のベ
ースに接続しコレクタを接地した第6のトランジスタ
(24)と、 一端を前記第4のトランジスタ(11)のコレクタに接
続し他端を接地した第5の抵抗(13)と、 ベースを前記第4のトランジスタ(11)のコレクタに
接続した第7のトランジスタ(15)と、 一端を電源電位点(1)に接続し他端を前記第7のトラ
ンジスタ(15)のエミッタに接続した第2の電流源
(14)と、 エミッタを前記第7のトランジスタ(15)のエミッタ
に接続しベースを前記第5および第6のトランジスタ
(23,24)の共通接続したベースに接続した第8の
トランジスタ(16)と、 一端を電源電位点(1)に接続し他端を前記第8のトラ
ンジスタ(16)のベースに接続した第7の抵抗(1
9)と、 一端を前記第8のトランジスタ(16)のベースに接続
し他端を接地した第8の抵抗(20)と、 一端を前記第7のトランジスタ(15)のコレクタに接
続するとともに第1のスイッチ信号出力端子21に接続
し他端を接地した第1の負荷(17)と、 一端を前記第8のトランジスタ(16)のコレクタに接
続するとともに第2のスイッチ信号出力端子(22)に
接続し他端を接地した第2の負荷(18)とを備えたス
イッチ回路。
1. A first terminal having one end connected to a power supply potential point (1)
A second resistor (3) having one end connected to the other end of the first resistor (2) and the other end grounded, and the first and second resistors (2, 3) A first transistor (4) having a base connected to a common connection point of, a first current source (6) having one end connected to the emitter of the first transistor (4) and the other end grounded, and a collector A second transistor connected to the power supply potential point (1) and having an emitter connected to the emitter of the first transistor (4)
Transistor (5), a third resistor (7) having one end connected to the base of the second transistor (5) and the other end connected to the switch switching signal input terminal (8), and one end connected to the power supply potential point ( Fourth resistor (10) connected to 1)
And a collector and a base connected to the first transistor (4)
And the emitter is connected to the collector of the fourth resistor (10)
A third transistor (9) connected to the other end of the and a fifth resistor (12) having one end connected to the power supply potential point (1)
And a base connected to a connection point between the collector and the base of the third transistor (9) and an emitter connected to the other end of the fifth resistor (12).
And a fourth transistor (11) forming a current mirror circuit, and a fifth transistor (23) having a collector connected to the power supply potential point (1) and an emitter connected to the collector of the fourth transistor (11). ), And an emitter connected to a connection point between the collector of the fourth transistor (11) and an emitter of the fifth transistor (23), a base connected to the base of the fifth transistor (23), and a collector grounded. A sixth transistor (24), a fifth resistor (13) having one end connected to the collector of the fourth transistor (11) and the other end grounded, and a base connected to the fourth transistor (11). A seventh transistor (15) connected to the collector, one end of which is connected to the power supply potential point (1) and the other end of which is connected to the emitter of the seventh transistor (15) A second current source (14), and an eighth whose emitter is connected to the emitter of the seventh transistor (15) and whose base is connected to the commonly connected bases of the fifth and sixth transistors (23, 24) Transistor (16) and a seventh resistor (1) having one end connected to the power supply potential point (1) and the other end connected to the base of the eighth transistor (16).
9), an eighth resistor (20) having one end connected to the base of the eighth transistor (16) and the other end grounded, and one end connected to the collector of the seventh transistor (15) and A first load (17) connected to the first switch signal output terminal 21 and the other end grounded; and a second switch signal output terminal (22) connected to the collector of the eighth transistor (16) at one end A switch circuit having a second load (18) connected to and having the other end grounded.
JP4214036A 1992-08-11 1992-08-11 Switch circuit Pending JPH0661823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4214036A JPH0661823A (en) 1992-08-11 1992-08-11 Switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4214036A JPH0661823A (en) 1992-08-11 1992-08-11 Switch circuit

Publications (1)

Publication Number Publication Date
JPH0661823A true JPH0661823A (en) 1994-03-04

Family

ID=16649218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4214036A Pending JPH0661823A (en) 1992-08-11 1992-08-11 Switch circuit

Country Status (1)

Country Link
JP (1) JPH0661823A (en)

Similar Documents

Publication Publication Date Title
JPH0661823A (en) Switch circuit
JPS58103230A (en) switching circuit
JPS6022862A (en) Power supply circuit
JPH026685Y2 (en)
JPH0296411A (en) Current mirror circuit
JPS6122345Y2 (en)
JP3312640B2 (en) Switch circuit
JPH06209237A (en) Storage cell
JPH0250519A (en) Low voltage controlled reserve electronics with delayed switch-off
CN1185869A (en) Circuit arrangement with four-terminal filter circuit
JPH01279611A (en) Emitter follower circuit
JPH04285999A (en) Driving circuit for piezoelectric buzzer
KR910006183Y1 (en) Video mode switching circuit
KR950008531Y1 (en) Selective switching circuit
JP2828761B2 (en) Current mirror circuit
JPS6211528B2 (en)
JPH04157919A (en) Current switch type control circuit
JPH0556047B2 (en)
JPH0434849B2 (en)
JPS60137127A (en) switch circuit
JPS62264706A (en) Output stage circuit
JPS6316714A (en) Differential current switching circuit
JPH0347775B2 (en)
JPH02306717A (en) Emitter coupled logic circuit device
JPS6032941B2 (en) Comparator circuit