JPH066204A - 信号入力回路 - Google Patents
信号入力回路Info
- Publication number
- JPH066204A JPH066204A JP4156732A JP15673292A JPH066204A JP H066204 A JPH066204 A JP H066204A JP 4156732 A JP4156732 A JP 4156732A JP 15673292 A JP15673292 A JP 15673292A JP H066204 A JPH066204 A JP H066204A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- circuit
- level
- switch means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 信号入力部にレジスティブ信号を供給する回
路において消費電流を低減する。 【構成】 入力信号が加えられる入力端と、制御信号が
加えられる入力制御端と、出力端と、を有する論理回路
と、前記入力端と電源との間に接続され、オフ状態とオ
ン状態を切り換え可能であり、オン状態において所定の
抵抗値を有する、レジスティブ信号供給用スイッチ手段
と、前記論理回路の前記入力制御端と、前記スイッチ手
段の制御端とに接続され、第１モード時には前記論理回
路における前記入力端への入力信号を前記出力端に出力
させ且つ前記スイッチ手段をオン状態とさせる第１レベ
ルの制御信号を出力し、第２モード時には前記論理回路
における出力端への出力を前記入力端への入力信号のレ
ベル如何に拘らず強制的にあるレベルに設定すると共に
前記スイッチ手段をオフ状態とさせる第２レベルの制御
信号を出力する、制御手段と、を備えるものとして構成
される。
路において消費電流を低減する。 【構成】 入力信号が加えられる入力端と、制御信号が
加えられる入力制御端と、出力端と、を有する論理回路
と、前記入力端と電源との間に接続され、オフ状態とオ
ン状態を切り換え可能であり、オン状態において所定の
抵抗値を有する、レジスティブ信号供給用スイッチ手段
と、前記論理回路の前記入力制御端と、前記スイッチ手
段の制御端とに接続され、第１モード時には前記論理回
路における前記入力端への入力信号を前記出力端に出力
させ且つ前記スイッチ手段をオン状態とさせる第１レベ
ルの制御信号を出力し、第２モード時には前記論理回路
における出力端への出力を前記入力端への入力信号のレ
ベル如何に拘らず強制的にあるレベルに設定すると共に
前記スイッチ手段をオフ状態とさせる第２レベルの制御
信号を出力する、制御手段と、を備えるものとして構成
される。
Description
【０００１】
【産業上の利用分野】本発明は、信号入力回路に係り、
特に、半導体により構成した、入力動作の安定化と消費
電流の低減を行なうに好適な信号入力回路に関する。
特に、半導体により構成した、入力動作の安定化と消費
電流の低減を行なうに好適な信号入力回路に関する。
【０００２】
【従来の技術】図３は、従来の信号入力回路の回路図で
ある。図３に示すように、論理素子２は、信号入力部１
と信号出力部３を有する。信号入力部１と接地電位部８
との間には、信号入力部１のレベルを安定化するための
レジスティブ信号供給回路４が接続される。
ある。図３に示すように、論理素子２は、信号入力部１
と信号出力部３を有する。信号入力部１と接地電位部８
との間には、信号入力部１のレベルを安定化するための
レジスティブ信号供給回路４が接続される。
【０００３】以上のような構成において、次にその動作
を説明する。今、信号入力部１にレベル“１”の信号が
供給されると、この信号は論理素子２を通じてレベル
“１”が信号出力部３に出力される。一方、信号入力部
１にレベル“０”が供給されると、この信号は論理素子
２を通じてレベル“０”が信号出力部３に出力される。
さて、信号入力部１に与えられる信号がレベル“１”の
場合は、レジスティブ信号供給回路４を通じて信号入力
部１から接地電位部８に電流が流れる。ちなみに、レジ
スティブ信号供給回路４は信号入力部１に接続される回
路がハイインピーダンスの場合に、信号入力部１のレベ
ルを接地電位部８の電位に安定化するためのものであ
る。
を説明する。今、信号入力部１にレベル“１”の信号が
供給されると、この信号は論理素子２を通じてレベル
“１”が信号出力部３に出力される。一方、信号入力部
１にレベル“０”が供給されると、この信号は論理素子
２を通じてレベル“０”が信号出力部３に出力される。
さて、信号入力部１に与えられる信号がレベル“１”の
場合は、レジスティブ信号供給回路４を通じて信号入力
部１から接地電位部８に電流が流れる。ちなみに、レジ
スティブ信号供給回路４は信号入力部１に接続される回
路がハイインピーダンスの場合に、信号入力部１のレベ
ルを接地電位部８の電位に安定化するためのものであ
る。
【０００４】
【発明が解決しようとする課題】以上述べたように、従
来の信号入力回路装置は、論理素子２の信号入力部１と
接地電位部８との間にレジスティブ信号供給回路４を設
けて入力信号の安定化を計るように構成されていた。こ
のため、接地電位部８と電位差を持つレベル“１”の信
号が信号入力部１に加えられた場合に、信号入力部１か
ら接地電位部８へと電流消費を発生する。これは回路の
本来の動作とは無関係の電流であり、非常に無駄であ
る。
来の信号入力回路装置は、論理素子２の信号入力部１と
接地電位部８との間にレジスティブ信号供給回路４を設
けて入力信号の安定化を計るように構成されていた。こ
のため、接地電位部８と電位差を持つレベル“１”の信
号が信号入力部１に加えられた場合に、信号入力部１か
ら接地電位部８へと電流消費を発生する。これは回路の
本来の動作とは無関係の電流であり、非常に無駄であ
る。
【０００５】一方、レジスティブ信号供給回路４を、信
号入力部と高圧側の電源電位部との間に設けた構成も知
られている。この場合も、電源電位部と電位差を持つレ
ベル“０”の信号が信号入力部１に加えられた場合に、
電源電位部から信号入力部１へと電流消費を発生する。
つまり、この場合も、問題は全く同様に存在する。この
ため、信号入力部１を多数有する大規模な半導体集積回
路等では、この消費電流は無視できないほどの大きさに
なってしまう。これに対して、レジスティブ信号供給回
路４を除去して、消費電流を低減した構成も考えられ
る。しかし、信号入力部１の接続対象を常に特定のレベ
ルに保つ必要がある。このため、外される可能性のある
コネクタ部等への適用ができない。もし、信号入力部１
への接続対象がハイインピーダンスとなった場合は、信
号入力部１のレベルが非常に不安定となり、論理素子２
の信号出力部３に接続される回路で誤動作を誘発してし
まう。
号入力部と高圧側の電源電位部との間に設けた構成も知
られている。この場合も、電源電位部と電位差を持つレ
ベル“０”の信号が信号入力部１に加えられた場合に、
電源電位部から信号入力部１へと電流消費を発生する。
つまり、この場合も、問題は全く同様に存在する。この
ため、信号入力部１を多数有する大規模な半導体集積回
路等では、この消費電流は無視できないほどの大きさに
なってしまう。これに対して、レジスティブ信号供給回
路４を除去して、消費電流を低減した構成も考えられ
る。しかし、信号入力部１の接続対象を常に特定のレベ
ルに保つ必要がある。このため、外される可能性のある
コネクタ部等への適用ができない。もし、信号入力部１
への接続対象がハイインピーダンスとなった場合は、信
号入力部１のレベルが非常に不安定となり、論理素子２
の信号出力部３に接続される回路で誤動作を誘発してし
まう。
【０００６】本発明は、上記に鑑みてなされるもので、
この目的は、信号入力部にレジスティブ信号を供給する
回路を用いた場合においても消費電流を低減することに
ある。
この目的は、信号入力部にレジスティブ信号を供給する
回路を用いた場合においても消費電流を低減することに
ある。
【０００７】
【課題を解決するための手段】本発明の信号入力回路
は、入力信号が加えられる入力端と、制御信号が加えら
れる入力制御端と、出力端と、を有する論理回路と、前
記入力端と電源との間に接続され、オフ状態とオン状態
を切り換え可能であり、オン状態において所定の抵抗値
を有する、レジスティブ信号供給用スイッチ手段と、前
記論理回路の前記入力制御端と、前記スイッチ手段の制
御端とに接続され、第１モード時には前記論理回路にお
ける前記入力端への入力信号を前記入力端に出力させ且
つ前記スイッチ手段をオン状態とさせる第１レベルの制
御信号を出力し、第２モード時には前記論理回路におけ
る出力端への出力を前記入力端への入力信号のレベル如
何に拘らず強制的にあるレベルに設定すると共に前記ス
イッチ手段をオフ状態とさせる第２レベルの制御信号を
出力する、制御手段と、を備えるものとして構成され
る。
は、入力信号が加えられる入力端と、制御信号が加えら
れる入力制御端と、出力端と、を有する論理回路と、前
記入力端と電源との間に接続され、オフ状態とオン状態
を切り換え可能であり、オン状態において所定の抵抗値
を有する、レジスティブ信号供給用スイッチ手段と、前
記論理回路の前記入力制御端と、前記スイッチ手段の制
御端とに接続され、第１モード時には前記論理回路にお
ける前記入力端への入力信号を前記入力端に出力させ且
つ前記スイッチ手段をオン状態とさせる第１レベルの制
御信号を出力し、第２モード時には前記論理回路におけ
る出力端への出力を前記入力端への入力信号のレベル如
何に拘らず強制的にあるレベルに設定すると共に前記ス
イッチ手段をオフ状態とさせる第２レベルの制御信号を
出力する、制御手段と、を備えるものとして構成され
る。
【０００８】
【作用】第１モード時には、制御手段が第１レベルの制
御信号を出力する。これは、論理回路の入力制御端とス
イッチ手段の制御端に加えられる。これにより、スイッ
チ手段はオンし、レジスティブ信号が論理回路の入力端
に加えられると共に、入力端への入力信号が出力端へ伝
えられる。第２モード時には、制御手段が第２レベルの
制御信号を出力する。これは、論理回路の入力制御端と
スイッチ手段の制御端に加えられる。これにより、スイ
ッチ手段がオフし、ここに電流が流れることはない。ま
た、このとき、論理回路の出力は、入力端への入力信号
のレベルに拘わりなく、強制的にあるレベルに設定され
る。
御信号を出力する。これは、論理回路の入力制御端とス
イッチ手段の制御端に加えられる。これにより、スイッ
チ手段はオンし、レジスティブ信号が論理回路の入力端
に加えられると共に、入力端への入力信号が出力端へ伝
えられる。第２モード時には、制御手段が第２レベルの
制御信号を出力する。これは、論理回路の入力制御端と
スイッチ手段の制御端に加えられる。これにより、スイ
ッチ手段がオフし、ここに電流が流れることはない。ま
た、このとき、論理回路の出力は、入力端への入力信号
のレベルに拘わりなく、強制的にあるレベルに設定され
る。
【０００９】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。
説明する。
【００１０】図１は、本発明の一実施例の回路図であ
る。図１において示すように、２入力論理積回路（アン
ド回路）１４は、入力部９、１１を有している。入力部
（入力制御端）９はコントロール信号端子部１７に、入
力部（入力端）１１は信号入力部１にそれぞれ接続され
る。また、２入力論理積回路１４の出力は、信号出力部
３に接続される。入力部１１と接地電位部８との間に
は、レジスティブ信号供給回路としてのＦＥＴトランジ
スタ素子１５が設けられている。このトランジスタ素子
１５としては、オン抵抗の比較的大きなものを用いてい
る。そのゲート１０は、コントロール信号端子部１７に
接続される。コントロール信号端子部１７には、制御部
１８よりコントロール信号が供給される。
る。図１において示すように、２入力論理積回路（アン
ド回路）１４は、入力部９、１１を有している。入力部
（入力制御端）９はコントロール信号端子部１７に、入
力部（入力端）１１は信号入力部１にそれぞれ接続され
る。また、２入力論理積回路１４の出力は、信号出力部
３に接続される。入力部１１と接地電位部８との間に
は、レジスティブ信号供給回路としてのＦＥＴトランジ
スタ素子１５が設けられている。このトランジスタ素子
１５としては、オン抵抗の比較的大きなものを用いてい
る。そのゲート１０は、コントロール信号端子部１７に
接続される。コントロール信号端子部１７には、制御部
１８よりコントロール信号が供給される。
【００１１】以上述べたような構成において、次にその
動作を説明する。 （ａ）信号入力部１に入力された信号を出力部３に伝え
る場合 コントロール信号端子部１７に、制御部１８よりレベル
“１”のコントロール信号を与える。その結果、２入力
論理積回路１４の入力部９は、レベル“１”となる。よ
って、入力部１１に接続される信号入力部１がレベル
“１”／“０”の場合は、信号出力部３にレベル“１”
／“０”を出力する。入力部１に入力された信号がハイ
インピーダンスであれば、トランジスタ素子１５がオン
状態にあることから、入力部１１は接地電位部８と導通
して“０”レベルとなる。これにより、出力部３は
“０”レベルとなる。 （ｂ）信号入力部１に入力された信号を出力部３に伝え
ない場合 コントロール信号端子部１７に、制御部１８より、レベ
ル“０”のコントロール信号を与える。これにより、２
入力論理積回路１４の入力部９は、レベル“０”とな
る。その結果、２入力論理積回路１４の信号出力部３は
レベル“０”となり、レベルが確定させられる。さら
に、ＦＥＴトランジスタ素子１５のゲート１０が“０”
レベルとなり、素子１５はオフする。これにより、入力
部１への入力信号と接地電位部８との間に電位差があっ
ても、素子１５には電位が流れない。つまり、素子１５
で消費する電流が抑えられる。
動作を説明する。 （ａ）信号入力部１に入力された信号を出力部３に伝え
る場合 コントロール信号端子部１７に、制御部１８よりレベル
“１”のコントロール信号を与える。その結果、２入力
論理積回路１４の入力部９は、レベル“１”となる。よ
って、入力部１１に接続される信号入力部１がレベル
“１”／“０”の場合は、信号出力部３にレベル“１”
／“０”を出力する。入力部１に入力された信号がハイ
インピーダンスであれば、トランジスタ素子１５がオン
状態にあることから、入力部１１は接地電位部８と導通
して“０”レベルとなる。これにより、出力部３は
“０”レベルとなる。 （ｂ）信号入力部１に入力された信号を出力部３に伝え
ない場合 コントロール信号端子部１７に、制御部１８より、レベ
ル“０”のコントロール信号を与える。これにより、２
入力論理積回路１４の入力部９は、レベル“０”とな
る。その結果、２入力論理積回路１４の信号出力部３は
レベル“０”となり、レベルが確定させられる。さら
に、ＦＥＴトランジスタ素子１５のゲート１０が“０”
レベルとなり、素子１５はオフする。これにより、入力
部１への入力信号と接地電位部８との間に電位差があっ
ても、素子１５には電位が流れない。つまり、素子１５
で消費する電流が抑えられる。
【００１２】図２は本発明の他の実施例の回路図であ
る。図２において示すように、２入力論理和回路（オア
回路）１６は、入力部１２、１３を有している。入力部
１３をコントロール信号端子部１７に、入力部１２を信
号入力部１にそれぞれ接続している。また、２入力論理
和回路１６の出力は、信号出力部３に接続される。入力
部１２と電源電位部５との間にはレジスティブ信号供給
回路としての、オン抵抗の比較的大きなＦＥＴトランジ
スタ素子６が設けられている。そのゲート７は、コント
ロール信号端子部１７に接続される。コントロール信号
端子部１７には、制御部１８よりコントロール信号が供
給される。
る。図２において示すように、２入力論理和回路（オア
回路）１６は、入力部１２、１３を有している。入力部
１３をコントロール信号端子部１７に、入力部１２を信
号入力部１にそれぞれ接続している。また、２入力論理
和回路１６の出力は、信号出力部３に接続される。入力
部１２と電源電位部５との間にはレジスティブ信号供給
回路としての、オン抵抗の比較的大きなＦＥＴトランジ
スタ素子６が設けられている。そのゲート７は、コント
ロール信号端子部１７に接続される。コントロール信号
端子部１７には、制御部１８よりコントロール信号が供
給される。
【００１３】以上述べたような構成において、次にその
動作を説明する。 （ａ）信号入力部１に入力された信号を出力部３に伝え
る場合 コントロール信号端子部１７に、制御部１８より、レベ
ル“０”のコントロール信号を与える。その結果、２入
力論理和回路１６の入力部１３はレベル“０”となる。
入力部１２に接続される信号入力部１がレベル“１”の
場合は、信号出力部３にレベル“１”を出力する。信号
入力部１がレベル“０”の場合は、信号出力部３にレベ
ル“０”を出力する。入力部１に入力された信号がハイ
インピーダンスであれば、トランジスタ素子６がオン状
態にあることから、入力部１２は電源電位部５と導通し
て“１”レベルとなる。これにより、出力部３は“１”
レベルとなる。 （ｂ）入力部１に入力された信号を出力部３に伝えない
場合 コントロール信号端子部１７に、制御部１８より、レベ
ル“１”のコントロール信号を与える。これにより、２
入力論理和回路１６の入力部１３は、レベル“１”とな
る。その結果、２入力論理和回路１６の信号出力部３は
レベル“１”となり、レベルが確定させられる。さら
に、ＦＥＴトランジスタ素子６のゲート７が“１”レベ
ルとなり、オフする。これにより、入力部１への入力信
号と電源電位部５との間に電位差があっても、素子６に
電流が流れない。
動作を説明する。 （ａ）信号入力部１に入力された信号を出力部３に伝え
る場合 コントロール信号端子部１７に、制御部１８より、レベ
ル“０”のコントロール信号を与える。その結果、２入
力論理和回路１６の入力部１３はレベル“０”となる。
入力部１２に接続される信号入力部１がレベル“１”の
場合は、信号出力部３にレベル“１”を出力する。信号
入力部１がレベル“０”の場合は、信号出力部３にレベ
ル“０”を出力する。入力部１に入力された信号がハイ
インピーダンスであれば、トランジスタ素子６がオン状
態にあることから、入力部１２は電源電位部５と導通し
て“１”レベルとなる。これにより、出力部３は“１”
レベルとなる。 （ｂ）入力部１に入力された信号を出力部３に伝えない
場合 コントロール信号端子部１７に、制御部１８より、レベ
ル“１”のコントロール信号を与える。これにより、２
入力論理和回路１６の入力部１３は、レベル“１”とな
る。その結果、２入力論理和回路１６の信号出力部３は
レベル“１”となり、レベルが確定させられる。さら
に、ＦＥＴトランジスタ素子６のゲート７が“１”レベ
ルとなり、オフする。これにより、入力部１への入力信
号と電源電位部５との間に電位差があっても、素子６に
電流が流れない。
【００１４】
【発明の効果】以上のように、本発明によれば、入力信
号を出力する必要のある場合は、従来と同様に安定した
動作を行わせることができ、伝える必要のない場合に
は、入力信号のレベル如何に拘らず、無駄に電流が消費
させるのを防止することができる。
号を出力する必要のある場合は、従来と同様に安定した
動作を行わせることができ、伝える必要のない場合に
は、入力信号のレベル如何に拘らず、無駄に電流が消費
させるのを防止することができる。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他の実施例の回路図である。
【図３】従来の信号入力回路の回路図である。
１ 信号入力部 ２ 論理素子 ３ 信号出力部 ４ レジスティブ信号供給回路 ５ 電源電位部 ６ ＦＥＴトランジスタ素子 ７ ゲート ８ 接地電位部 ９ 入力部 １０ ゲート １１ 入力部 １２ 入力部 １３ 入力部 １４ ２入力論理積回路 １５ ＦＥＴトランジスタ素子 １６ ２入力論理和回路 １７ コントロール信号端子部 １８ 制御部
Claims (3)
- 【請求項１】入力信号が加えられる入力端と、制御信号
が加えられる入力制御端と、出力端と、を有する論理回
路と、 前記入力端と電源との間に接続され、オフ状態とオン状
態を切り換え可能であり、オン状態において所定の抵抗
値を有する、レジスティブ信号供給用スイッチ手段と、 前記論理回路の前記入力制御端と、前記スイッチ手段の
制御端とに接続され、第１モード時には前記論理回路に
おける前記入力端への入力信号を前記出力端に出力させ
且つ前記スイッチ手段をオン状態とさせる第１レベルの
制御信号を出力し、第２モード時には前記論理回路にお
ける出力端への出力を前記入力端への入力信号のレベル
如何に拘らず強制的にあるレベルに設定すると共に前記
スイッチ手段をオフ状態とさせる第２レベルの制御信号
を出力する、制御手段と、 を備えることを特徴とする信号入力回路。 - 【請求項２】前記論理回路はアンド回路であり、前記ス
イッチ手段はＮチャネル形トランジスタであり、前記電
源は接地電位を出力するものである、請求項１記載の信
号入力回路。 - 【請求項３】前記論理回路はオア回路であり、前記スイ
ッチ手段はＰチャネル形トランジスタであり、前記電源
は正電圧を出力するものである、請求項１記載の信号入
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156732A JPH066204A (ja) | 1992-06-16 | 1992-06-16 | 信号入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156732A JPH066204A (ja) | 1992-06-16 | 1992-06-16 | 信号入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066204A true JPH066204A (ja) | 1994-01-14 |
Family
ID=15634123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4156732A Pending JPH066204A (ja) | 1992-06-16 | 1992-06-16 | 信号入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066204A (ja) |
-
1992
- 1992-06-16 JP JP4156732A patent/JPH066204A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US20030231034A1 (en) | Driver circuit connected to pulse shaping circuitry and method of operating same | |
| US5696465A (en) | Semiconductor circuit having constant power supply circuit designed to decrease power consumption | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
| US4488067A (en) | Tristate driver circuit with low standby power consumption | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| WO2002027935A1 (en) | Level-shifting circuitry having 'high' output impendance during disable mode | |
| JP4290554B2 (ja) | 改良された制御回路を備える出力ドライバ | |
| JPH066204A (ja) | 信号入力回路 | |
| US6501298B1 (en) | Level-shifting circuitry having “low” output during disable mode | |
| KR970031312A (ko) | 3-상태회로의 출력 안정화회로 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JP2740474B2 (ja) | 電源制御回路 | |
| JP2672235B2 (ja) | 半導体装置 | |
| JP2690788B2 (ja) | 半導体装置 | |
| EP0608515A1 (en) | Programmable drive output buffer | |
| JP2544796B2 (ja) | 半導体集積回路装置の入力回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JP2663732B2 (ja) | 論理判定回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| KR100396831B1 (ko) | 절전형인버터회로 | |
| JPH05283945A (ja) | カレントミラー回路 | |
| JP3088202B2 (ja) | 半導体集積回路装置 | |
| JPH0653810A (ja) | 半導体集積回路 |