JPH0664851B2 - デ−タ識別装置 - Google Patents
デ−タ識別装置Info
- Publication number
- JPH0664851B2 JPH0664851B2 JP22804085A JP22804085A JPH0664851B2 JP H0664851 B2 JPH0664851 B2 JP H0664851B2 JP 22804085 A JP22804085 A JP 22804085A JP 22804085 A JP22804085 A JP 22804085A JP H0664851 B2 JPH0664851 B2 JP H0664851B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog
- phase
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はPCM信号を記録再生する光磁気ディスク装置の
データ識別装置に関するものである。
データ識別装置に関するものである。
従来の技術 近年、光磁気ディスク装置は高密度記録再生が可能な大
容量データファイル装置として開発が盛んであり、再生
信号のデータ識別装置においても再生信号中のクロック
の再生を行う高速引き込み及び高安定トラッキング可能
な位相同期装置が開発されている。光磁気ディスク装置
の記録再生特性は、例えば日本応用磁気学会誌Vol.8.N
o.5,1984.p.p.355−360「光磁気ディスクの記録再生」
にあるように２次歪が大きく、かつ変動し易いものであ
るために、例えば第５図に示される２／７変調（特公昭
55−26494号公報等）に修正を加えた変調で変調された
信号が記録再生され、２／７変調信号（ａ）に対して各
々の“1"の間のデューティサイクルが50％となるような
DCフリー化２／７変調信号（ｂ）が記録される。この場
合の再生信号のデータ識別は各零交差する立上り点で行
なえば良く、前記２次歪による識別余裕劣化の小さいデ
ータ識別が行なえる。
容量データファイル装置として開発が盛んであり、再生
信号のデータ識別装置においても再生信号中のクロック
の再生を行う高速引き込み及び高安定トラッキング可能
な位相同期装置が開発されている。光磁気ディスク装置
の記録再生特性は、例えば日本応用磁気学会誌Vol.8.N
o.5,1984.p.p.355−360「光磁気ディスクの記録再生」
にあるように２次歪が大きく、かつ変動し易いものであ
るために、例えば第５図に示される２／７変調（特公昭
55−26494号公報等）に修正を加えた変調で変調された
信号が記録再生され、２／７変調信号（ａ）に対して各
々の“1"の間のデューティサイクルが50％となるような
DCフリー化２／７変調信号（ｂ）が記録される。この場
合の再生信号のデータ識別は各零交差する立上り点で行
なえば良く、前記２次歪による識別余裕劣化の小さいデ
ータ識別が行なえる。
以下、図面を参照しながら上述したような従来のデータ
識別装置について説明を行なう。第６図は従来のデータ
識別装置の構成を示し、第７図は各部の信号波計を示す
ものである。
識別装置について説明を行なう。第６図は従来のデータ
識別装置の構成を示し、第７図は各部の信号波計を示す
ものである。
第６図において、１はレベル比較器、２はワンショット
マルチバイブレータ、３は位相比較器、４はＲ−Ｓフリ
ップフロップ、５は低減波器、６は電圧制御発振器で
ある。
マルチバイブレータ、３は位相比較器、４はＲ−Ｓフリ
ップフロップ、５は低減波器、６は電圧制御発振器で
ある。
まず、レベル比較器１は入力信号の零交差点を表わす２
値信号を出力する。ワンショットマルチバイブレータ２
はレベル比較器１の出力信号の立上りによって起動され
２／７変調のビット間隔である0.5T〔秒〕の２分の１の
パルス幅のパルスを出力する。（この場合、変調前の信
号のビット間隔がＴ〔秒〕である。）Ｒ−Ｓフリップフ
ロップ４はレベル比較器１の出力信号の立上りによって
“1"をセットし、電圧制御発振器６の出力の立上りによ
って“0"をセットし出力するフリップフロップである。
位相比較器３はワンショットマルチバイブレータ２の出
力とＲ−Ｓフリップフロップ４の出力の位相差を出力
し、低域波器５は位相比較器３の出力である位相差信
号を低減波して出力する。電圧制御発振器６は低域
波器５の出力を入力とする自走周波数が２／Ｔ〔Hz〕の
電圧制御発振器であり、発振出力をＲ−Ｓフリップフロ
ップ４へ出力する。以上の一連の動作においては前記レ
ベル比較器１の入力の立上りによる零交差点が発生した
場合にのみ、位相比較器３が動作することになり、前記
入力信号の立上りによる零交差点位相に同期した再生ク
ロック信号が電圧制御発振器６の出力として得られる。
さらに識別データとしてはレベル比較器１の出力をとれ
ば良いこととなる。
値信号を出力する。ワンショットマルチバイブレータ２
はレベル比較器１の出力信号の立上りによって起動され
２／７変調のビット間隔である0.5T〔秒〕の２分の１の
パルス幅のパルスを出力する。（この場合、変調前の信
号のビット間隔がＴ〔秒〕である。）Ｒ−Ｓフリップフ
ロップ４はレベル比較器１の出力信号の立上りによって
“1"をセットし、電圧制御発振器６の出力の立上りによ
って“0"をセットし出力するフリップフロップである。
位相比較器３はワンショットマルチバイブレータ２の出
力とＲ−Ｓフリップフロップ４の出力の位相差を出力
し、低域波器５は位相比較器３の出力である位相差信
号を低減波して出力する。電圧制御発振器６は低域
波器５の出力を入力とする自走周波数が２／Ｔ〔Hz〕の
電圧制御発振器であり、発振出力をＲ−Ｓフリップフロ
ップ４へ出力する。以上の一連の動作においては前記レ
ベル比較器１の入力の立上りによる零交差点が発生した
場合にのみ、位相比較器３が動作することになり、前記
入力信号の立上りによる零交差点位相に同期した再生ク
ロック信号が電圧制御発振器６の出力として得られる。
さらに識別データとしてはレベル比較器１の出力をとれ
ば良いこととなる。
発明が解決しようとする問題点 しかしながら上記のような構成では、ワンショットマル
チバイブレータ２で出力されるパルスのパルス幅変動、
即ちジッターが入力信号の零交差点の位相変動に加算さ
れるため、特に高い転送レート下ではこのパルス幅ジッ
ターは無視出来ず、データ識別余裕の劣化をきたすとい
う問題点を有していた。
チバイブレータ２で出力されるパルスのパルス幅変動、
即ちジッターが入力信号の零交差点の位相変動に加算さ
れるため、特に高い転送レート下ではこのパルス幅ジッ
ターは無視出来ず、データ識別余裕の劣化をきたすとい
う問題点を有していた。
本発明は上記問題点に鑑み前記データ識別余裕の劣化の
ない高安定なクロック再生を行なうことの出来るデータ
識別装置を提供するものである。
ない高安定なクロック再生を行なうことの出来るデータ
識別装置を提供するものである。
問題点を解決するための手段 この目的を達成するために本発明のデータ識別装置は、
アナログ−ディジタル変換器と、遅延器と、位相計算器
と、ディジタル−アナログ変換器と、低域波器と、電
圧制御発振器とから構成されている。
アナログ−ディジタル変換器と、遅延器と、位相計算器
と、ディジタル−アナログ変換器と、低域波器と、電
圧制御発振器とから構成されている。
作 用 本発明は上記構成によって入力信号を電圧制御発振器に
同期してサンプリング、量子化し、この量子化された連
続する２つの値を参照して零交差点と電圧制御発振器と
の位相差を計算出力することにより装置のジッターによ
る誤差の極めて小さい位相比較を行なうこととなる。
同期してサンプリング、量子化し、この量子化された連
続する２つの値を参照して零交差点と電圧制御発振器と
の位相差を計算出力することにより装置のジッターによ
る誤差の極めて小さい位相比較を行なうこととなる。
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例におけるデータ識別装置の基
本構成を示すものであり、第２図は各部の信号波形ある
いは値を示し、第３図は位相計算器の動作説明のための
波形図、第４図はその要部詳細図である。以下、各図に
おいて、従来例を示す第６図と同一の構成要素について
は同一の番号で示し省略する。
本構成を示すものであり、第２図は各部の信号波形ある
いは値を示し、第３図は位相計算器の動作説明のための
波形図、第４図はその要部詳細図である。以下、各図に
おいて、従来例を示す第６図と同一の構成要素について
は同一の番号で示し省略する。
第１図において、７はアナログ−ディジタル変換器、８
は変換器、９は位相計算器、10はディジタル−アナログ
変換器である。第４図は遅延器８、位相計算器11、ディ
ジタル−アナログ変換器10の詳細を示すブロック図であ
り、11は位相計算ROM、12はインバータ、13,14及び15は
ANDゲート、16は減算器である。
は変換器、９は位相計算器、10はディジタル−アナログ
変換器である。第４図は遅延器８、位相計算器11、ディ
ジタル−アナログ変換器10の詳細を示すブロック図であ
り、11は位相計算ROM、12はインバータ、13,14及び15は
ANDゲート、16は減算器である。
以上のように構成されたデータ識別装置について、以下
その動作について説明する。
その動作について説明する。
まず、アナログ−ディジタル変換器７は入力信号を電圧
制御発振器６に同期してサンプリングしてサンプリング
量子化し、２の補数表現による２進信号を出力する。遅
延器８は、アナログ−ディジタル変換器７の出力を電圧
制御発振器６の出力を用いて１周期遅延し出力する。位
相計算器９は、アナログ−ディジタル変換器７の出力及
び遅延器８の出力により得られる連続した２サンプリン
グ値間に前記入力信号の立上りによる零交差点が発生し
た場合に選択的に、前記入力信号と電圧制御発振器６の
出力との位相差を計算し出力し、零交差点が発生しなか
った場合には“0"を出力する。ディジタル−アナログ変
換器10は位相計算器９の出力をアナログ信号に変換して
出力する。位相計算器９の動作は第３図に示されるよう
に、アナログ−ディジタル変換器７の出力Ｓ２及び遅延
器８の出力Ｓ１の２点間に零交差点が発生した場合に位
相計算力φｅを出力信号Ｓ１及びＳ２から零交差点を直
線補間することにより次式のように出力する。
制御発振器６に同期してサンプリングしてサンプリング
量子化し、２の補数表現による２進信号を出力する。遅
延器８は、アナログ−ディジタル変換器７の出力を電圧
制御発振器６の出力を用いて１周期遅延し出力する。位
相計算器９は、アナログ−ディジタル変換器７の出力及
び遅延器８の出力により得られる連続した２サンプリン
グ値間に前記入力信号の立上りによる零交差点が発生し
た場合に選択的に、前記入力信号と電圧制御発振器６の
出力との位相差を計算し出力し、零交差点が発生しなか
った場合には“0"を出力する。ディジタル−アナログ変
換器10は位相計算器９の出力をアナログ信号に変換して
出力する。位相計算器９の動作は第３図に示されるよう
に、アナログ−ディジタル変換器７の出力Ｓ２及び遅延
器８の出力Ｓ１の２点間に零交差点が発生した場合に位
相計算力φｅを出力信号Ｓ１及びＳ２から零交差点を直
線補間することにより次式のように出力する。
ただし、Ｓ１＜0,S２≧０ さらに、位相計算に関する構成を簡便にするために、上
式の計算結果を“−1",“0"及び“1"の３値に制限した
場合には第４図に示すように、遅延器８及び位相計算器
９及びディジタル−アナログ変換器10の構成を簡便に実
現出来る。第４図において、インバータ12及びANDゲー
ト13は出力信号Ｓ１,S２の２点間に立上り零交差点が生
じたことを検出出力し、位相計算ROM11により計算され
た上述の位相計算出力φｅはANDゲート13の出力を用い
てANDゲート14及び15によりスイッチ動作を行う。この
場合位相計算ROM11はφｅ＞０となる場合にＰ＝“1",N
＝“0"を出力し、φｅ＝０となる場合にＰ＝“0",N＝
“0"を、φｅ＜０となる場合にＰ＝“0",N＝“1"を出力
する。さらに位相計算ROM11の出力Ｐ及びＮはANDゲート
14及び15でスイッチされて減算器16で減算されるため、
以上の一連の動作においては位相計算結果φｅが正のと
き“1",零のとき“0",負のとき“−1"となり、ディジタ
ル−アナログ変換器10の出力として減算器16から得られ
る。また、容易にわかるように（１）式の計算結果の分
解能を増せば位相比較の精度は増すことになる。以上の
アナログ−ディジタル変換器７、遅延器８、位相計算器
９及びディジタル−アナログ変換器10によって入力信号
と電圧抑制発振器６の出力との位相比較を行なうことが
出来、本データ識別装置の出力としては、再生クロック
信号である電圧制御発振器６の出力を、識別データ信号
であるアナログ−ディジタル変換器７の出力の最上位ビ
ットをとれば良いこととなる。
式の計算結果を“−1",“0"及び“1"の３値に制限した
場合には第４図に示すように、遅延器８及び位相計算器
９及びディジタル−アナログ変換器10の構成を簡便に実
現出来る。第４図において、インバータ12及びANDゲー
ト13は出力信号Ｓ１,S２の２点間に立上り零交差点が生
じたことを検出出力し、位相計算ROM11により計算され
た上述の位相計算出力φｅはANDゲート13の出力を用い
てANDゲート14及び15によりスイッチ動作を行う。この
場合位相計算ROM11はφｅ＞０となる場合にＰ＝“1",N
＝“0"を出力し、φｅ＝０となる場合にＰ＝“0",N＝
“0"を、φｅ＜０となる場合にＰ＝“0",N＝“1"を出力
する。さらに位相計算ROM11の出力Ｐ及びＮはANDゲート
14及び15でスイッチされて減算器16で減算されるため、
以上の一連の動作においては位相計算結果φｅが正のと
き“1",零のとき“0",負のとき“−1"となり、ディジタ
ル−アナログ変換器10の出力として減算器16から得られ
る。また、容易にわかるように（１）式の計算結果の分
解能を増せば位相比較の精度は増すことになる。以上の
アナログ−ディジタル変換器７、遅延器８、位相計算器
９及びディジタル−アナログ変換器10によって入力信号
と電圧抑制発振器６の出力との位相比較を行なうことが
出来、本データ識別装置の出力としては、再生クロック
信号である電圧制御発振器６の出力を、識別データ信号
であるアナログ−ディジタル変換器７の出力の最上位ビ
ットをとれば良いこととなる。
以上のように本実施例によれば、位相比較をディジタル
信号処理で行なうことにより、高安定で、装置のジッタ
ーによる誤差の極めて小さい位相比較を行うことが出来
る。さらに位相計算をROMで行なうことにより入力信号
レベルが特定の値以下の場合には位相計算結果に“0"を
出力して装置の追従動作を停止するといった付加機能を
簡便に付加することが出来る。
信号処理で行なうことにより、高安定で、装置のジッタ
ーによる誤差の極めて小さい位相比較を行うことが出来
る。さらに位相計算をROMで行なうことにより入力信号
レベルが特定の値以下の場合には位相計算結果に“0"を
出力して装置の追従動作を停止するといった付加機能を
簡便に付加することが出来る。
発明の効果 本発明は、アナログ−ディジタル変換器と遅延器と位相
計算器とディジタル−アナログ変換器とを設けることに
より、ディジタル信号処理による高安定で装置のジッタ
ーの極めて小さい位相比較を行なうことが出来、さらに
位相比較の基準周期が電圧制御発振器の周期であるため
に入力信号の周波数変動に適応した基準周期で位相比較
が行なえる優れたデータ識別装置を実現出来るものであ
る。
計算器とディジタル−アナログ変換器とを設けることに
より、ディジタル信号処理による高安定で装置のジッタ
ーの極めて小さい位相比較を行なうことが出来、さらに
位相比較の基準周期が電圧制御発振器の周期であるため
に入力信号の周波数変動に適応した基準周期で位相比較
が行なえる優れたデータ識別装置を実現出来るものであ
る。
第１図は本発明の一実施例におけるデータ識別装置の構
成を示すブロック図、第２図は第１図の各部信号値を示
す波形図、第３図は第１図の位相比較の動作説明のため
の波形図、第４図は同要部の詳細を示すブロック図、第
５図は記録再生信号の波形図、第６図は従来のデータ識
別装置の構成を示すブロック図、第７図は第６図の各部
信号を示す波形図である。 ５……低減波器、６……電圧制御発振器、７……アナ
ログ−ディジタル変換器、８……遅延器、９……位相計
算器、10……ディジタル−アナログ変換器、11……位相
計算ROM、12……インバータ、13,14,15……ANDゲート、
16……減算器。
成を示すブロック図、第２図は第１図の各部信号値を示
す波形図、第３図は第１図の位相比較の動作説明のため
の波形図、第４図は同要部の詳細を示すブロック図、第
５図は記録再生信号の波形図、第６図は従来のデータ識
別装置の構成を示すブロック図、第７図は第６図の各部
信号を示す波形図である。 ５……低減波器、６……電圧制御発振器、７……アナ
ログ−ディジタル変換器、８……遅延器、９……位相計
算器、10……ディジタル−アナログ変換器、11……位相
計算ROM、12……インバータ、13,14,15……ANDゲート、
16……減算器。
Claims (1)
- 【請求項１】入力信号を特定のクロックでサンプリング
し量子化して２進信号を出力するアナログ−ディジタル
変換器と、前記アナログ−ディジタル変換器の出力を前
記クロックに同期して１周期遅延し出力する遅延器と、
前記アナログ−ディジタル変換器の出力及び前記遅延器
の出力を入力としこれにより得られる連続する２サンプ
リング値間に零交差点が発生した場合に選択的に前記入
力信号の位相と前記クロック位相との位相差を計算出力
する位相計算器と、前記位相計算器の出力をアナログ信
号に変換して出力するディジタル−アナログ変換器と、
前記ディジタル−アナログ変換器の出力を低域波して
出力する低域波器と、前記低域波器の出力を入力と
して前記クロックを発振出力する電圧制御発振器とを備
え、前記クロックを再生クロック信号として出力し、前
記アナログ−ディジタル変換器の符号ビットを識別デー
タとして出力することを特徴とするデータ識別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22804085A JPH0664851B2 (ja) | 1985-10-14 | 1985-10-14 | デ−タ識別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22804085A JPH0664851B2 (ja) | 1985-10-14 | 1985-10-14 | デ−タ識別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6288174A JPS6288174A (ja) | 1987-04-22 |
| JPH0664851B2 true JPH0664851B2 (ja) | 1994-08-22 |
Family
ID=16870254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22804085A Expired - Lifetime JPH0664851B2 (ja) | 1985-10-14 | 1985-10-14 | デ−タ識別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664851B2 (ja) |
-
1985
- 1985-10-14 JP JP22804085A patent/JPH0664851B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6288174A (ja) | 1987-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293369A (en) | Asynchronous sampling digital detector system for magnetic and optical recording channels | |
| US6687841B1 (en) | Wide frequency range PLL clock generating circuit with delta sigma modulating circuitry for reducing the time changing ratio of the input voltage of a voltage controlled oscillator | |
| US5315284A (en) | Asynchronous digital threshold detector for a digital data storage channel | |
| JP3596827B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH07193564A (ja) | クロック再生装置および再生方法 | |
| US5056116A (en) | Data demodulation apparatus | |
| JPH10241301A (ja) | クロック位相引込み・追従装置及び位相引込み方法 | |
| US5673211A (en) | Digital data reproducing apparatus | |
| JP2830776B2 (ja) | 高密度記録向けクロック抽出方式 | |
| JPH0664850B2 (ja) | デ−タ識別装置 | |
| JP3428505B2 (ja) | ディジタル信号再生装置 | |
| JPS6288174A (ja) | デ−タ識別装置 | |
| JPS62289966A (ja) | デ−タ識別装置 | |
| JPH1011899A (ja) | デジタル信号処理装置 | |
| JP3591295B2 (ja) | 再生クロック抽出装置 | |
| JPS6058618B2 (ja) | バイポ−ラ符号再生回路 | |
| JP2529325B2 (ja) | スライス回路 | |
| SU1081653A1 (ru) | Устройство дл записи и воспроизведени цифровой информации на магнитном носителе | |
| JP2805643B2 (ja) | 信号再生装置 | |
| JPS61940A (ja) | 光学式デイスク再生装置のトラツキング方法 | |
| JPS60179967A (ja) | デ−タ識別装置 | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
| JPS63148469A (ja) | クロツク再生装置 | |
| JPS60179966A (ja) | デ−タ識別装置 | |
| JPS62120668A (ja) | デ−タ識別装置 |