JPH066723A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH066723A JPH066723A JP4162622A JP16262292A JPH066723A JP H066723 A JPH066723 A JP H066723A JP 4162622 A JP4162622 A JP 4162622A JP 16262292 A JP16262292 A JP 16262292A JP H066723 A JPH066723 A JP H066723A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- line memory
- signal
- writing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 ハイビジョン信号の受像時に、走査線の走査
スピードを画面の中央を遅くし両端を速くして、画面の
中央部の輝度を上げて見やすくする。 【構成】 制御部６からのクロック信号により、ライン
メモリ２では、書き込みと読み出しのクロック信号の周
波数比を読み出しの方を数倍高くして、入力された映像
信号の水平走査線の左端及び右端の映像信号を圧縮して
出力し、ラインメモリ４では、書き込みと読み出しのク
ロック信号の周波数比を書き込みの方を数倍高くして、
入力された映像信号の水平走査線の中央部の映像信号を
伸長して出力し、乗算器５でラインメモリ４から読み出
した画素データに所定の係数を乗算し重み付けをして出
力し、セレクタ３で乗算器５からの入力とラインメモリ
２からの入力とを切り換えて出力し、同出力に基づき画
面の走査スピードを画面の水平方向の周辺部より中央部
を遅くして走査するものである。
スピードを画面の中央を遅くし両端を速くして、画面の
中央部の輝度を上げて見やすくする。 【構成】 制御部６からのクロック信号により、ライン
メモリ２では、書き込みと読み出しのクロック信号の周
波数比を読み出しの方を数倍高くして、入力された映像
信号の水平走査線の左端及び右端の映像信号を圧縮して
出力し、ラインメモリ４では、書き込みと読み出しのク
ロック信号の周波数比を書き込みの方を数倍高くして、
入力された映像信号の水平走査線の中央部の映像信号を
伸長して出力し、乗算器５でラインメモリ４から読み出
した画素データに所定の係数を乗算し重み付けをして出
力し、セレクタ３で乗算器５からの入力とラインメモリ
２からの入力とを切り換えて出力し、同出力に基づき画
面の走査スピードを画面の水平方向の周辺部より中央部
を遅くして走査するものである。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＲＴを用いた画像表
示装置に関する。
示装置に関する。
【０００２】
【従来の技術】ハイビジョンの映像は、一般に現在使用
されている通常のテレビより輝度が低下したものとなっ
ているが、その要因の一つは、ハイビジョンの走査線の
走査スピードが、通常のテレビより速くなっていること
に起因している。
されている通常のテレビより輝度が低下したものとなっ
ているが、その要因の一つは、ハイビジョンの走査線の
走査スピードが、通常のテレビより速くなっていること
に起因している。
【０００３】
【発明が解決しようとする課題】本発明は、走査線の走
査スピードを画面の中央を遅くし両端を速くして、ハイ
ビジョン信号を受像することにより、受像画面の中央部
の輝度を上げて見やすくすることを目的とする。
査スピードを画面の中央を遅くし両端を速くして、ハイ
ビジョン信号を受像することにより、受像画面の中央部
の輝度を上げて見やすくすることを目的とする。
【０００４】
【課題を解決するための手段】図１は、本発明の一実施
例を示す、画像表示装置の要部電気回路ブロック図であ
り、同図に示すように、映像信号の水平走査線を書き込
み、読み出して出力するラインメモリ２及びラインメモ
リ４と、同メモリ２及び４への書き込みと読み出しを制
御する制御部６と、前記ラインメモリ４から読み出した
画素データに所定の係数を乗算して出力する乗算器５
と、同乗算器５からの入力と前記ラインメモリ２からの
入力とを切り換えて出力するセレクタ３とからなり、ラ
インメモリ２では、書き込みと読み出しのクロック信号
の周波数比を読み出しの方を数倍高くして、水平走査線
の左端及び右端の映像信号を圧縮して出力し、ラインメ
モリ４では、書き込みと読み出しのクロック信号の周波
数比を書き込みの方を数倍高くして、水平走査線の中央
部の映像信号を伸長して出力し、両出力に基づき画面の
走査スピードを画面の水平方向の周辺部より中央部を遅
くして走査するものである。
例を示す、画像表示装置の要部電気回路ブロック図であ
り、同図に示すように、映像信号の水平走査線を書き込
み、読み出して出力するラインメモリ２及びラインメモ
リ４と、同メモリ２及び４への書き込みと読み出しを制
御する制御部６と、前記ラインメモリ４から読み出した
画素データに所定の係数を乗算して出力する乗算器５
と、同乗算器５からの入力と前記ラインメモリ２からの
入力とを切り換えて出力するセレクタ３とからなり、ラ
インメモリ２では、書き込みと読み出しのクロック信号
の周波数比を読み出しの方を数倍高くして、水平走査線
の左端及び右端の映像信号を圧縮して出力し、ラインメ
モリ４では、書き込みと読み出しのクロック信号の周波
数比を書き込みの方を数倍高くして、水平走査線の中央
部の映像信号を伸長して出力し、両出力に基づき画面の
走査スピードを画面の水平方向の周辺部より中央部を遅
くして走査するものである。
【０００５】
【作用】本発明は上記した構成により、水平走査線の左
端及び右端では、映像信号を圧縮し、水平走査線の中央
では、映像信号を伸長するようにし、図２は、本発明に
よる画面の偏向状態を示す説明図であり、同図に示すよ
うに、水平走査線の１Ｈの期間は変わらないようにし、
走査期間の両端では急峻な立ち上がりとし、中央部では
なだらかな傾斜とした波形の電流を水平偏向ヨークに流
すことにより、画面の走査スピードを画面の水平方向の
周辺部より中央部を遅くして走査することが可能とな
り、ハイビジョン信号の受像時に受像画面の中央部の輝
度を上げて見やすくすることが可能となる。
端及び右端では、映像信号を圧縮し、水平走査線の中央
では、映像信号を伸長するようにし、図２は、本発明に
よる画面の偏向状態を示す説明図であり、同図に示すよ
うに、水平走査線の１Ｈの期間は変わらないようにし、
走査期間の両端では急峻な立ち上がりとし、中央部では
なだらかな傾斜とした波形の電流を水平偏向ヨークに流
すことにより、画面の走査スピードを画面の水平方向の
周辺部より中央部を遅くして走査することが可能とな
り、ハイビジョン信号の受像時に受像画面の中央部の輝
度を上げて見やすくすることが可能となる。
【０００６】
【実施例】図１は、本発明の一実施例を示す、画像表示
装置の要部電気回路ブロック図である。１は入力端子で
あり、ディジタル信号に変換され抽出された映像信号
（Ｄｉｎ）が入力されており、同入力は入力端子１を介
して分岐させて、ラインメモリ２とラインメモリ４に入
力される。ラインメモリ２及び４には、ＦＩＦＯ(first
-in first-out)型のものを使用し、制御部６から入力さ
れる書き込み用クロック信号（Ｗｃｋ）と読み出し用ク
ロック信号（Ｒｃｋ）を用いて、入力端子１を介して入
力された映像信号の水平走査線を書き込み、順に読み出
して出力するようにしている。ラインメモリ２では水平
走査線の左端及び右端において、書き込み用クロック信
号（Ｗｃｋ）と、読み出し用クロック信号（Ｒｃｋ）の
周波数比を読み出しの方を数倍高くして映像信号を圧縮
して出力できるようにしている。ラインメモリ４では水
平走査線の中央部において、書き込み用クロック信号
（Ｗｃｋ）と、読み出し用クロック信号（Ｒｃｋ）の周
波数比を書き込みの方を数倍高くして映像信号を伸長し
て出力できるようにしている。乗算器５では、ラインメ
モリ４から読み出した画素データに所定の係数を乗算し
て重み付けをして出力し、セレクタ３では同乗算器５か
らの入力と前記ラインメモリ２からの入力とを切り換え
て出力するようにしており、制御部６から入力される制
御信号により、水平走査線の左端及び右端においては、
ラインメモリ２からの入力が出力されるように切換え、
水平走査線の中央部においては、乗算器５からの入力が
出力されるようにしており、セレクタ３からの出力を映
像信号出力とし、同出力に基づき画面の走査スピードを
画面の水平方向の周辺部より中央部を遅くして走査でき
るようにしている。
装置の要部電気回路ブロック図である。１は入力端子で
あり、ディジタル信号に変換され抽出された映像信号
（Ｄｉｎ）が入力されており、同入力は入力端子１を介
して分岐させて、ラインメモリ２とラインメモリ４に入
力される。ラインメモリ２及び４には、ＦＩＦＯ(first
-in first-out)型のものを使用し、制御部６から入力さ
れる書き込み用クロック信号（Ｗｃｋ）と読み出し用ク
ロック信号（Ｒｃｋ）を用いて、入力端子１を介して入
力された映像信号の水平走査線を書き込み、順に読み出
して出力するようにしている。ラインメモリ２では水平
走査線の左端及び右端において、書き込み用クロック信
号（Ｗｃｋ）と、読み出し用クロック信号（Ｒｃｋ）の
周波数比を読み出しの方を数倍高くして映像信号を圧縮
して出力できるようにしている。ラインメモリ４では水
平走査線の中央部において、書き込み用クロック信号
（Ｗｃｋ）と、読み出し用クロック信号（Ｒｃｋ）の周
波数比を書き込みの方を数倍高くして映像信号を伸長し
て出力できるようにしている。乗算器５では、ラインメ
モリ４から読み出した画素データに所定の係数を乗算し
て重み付けをして出力し、セレクタ３では同乗算器５か
らの入力と前記ラインメモリ２からの入力とを切り換え
て出力するようにしており、制御部６から入力される制
御信号により、水平走査線の左端及び右端においては、
ラインメモリ２からの入力が出力されるように切換え、
水平走査線の中央部においては、乗算器５からの入力が
出力されるようにしており、セレクタ３からの出力を映
像信号出力とし、同出力に基づき画面の走査スピードを
画面の水平方向の周辺部より中央部を遅くして走査でき
るようにしている。
【０００７】図２は、本発明による画面の偏向状態を示
す説明図であり、同図に示すように、水平走査線の１Ｈ
の期間は変わらないようにし、走査期間の両端（Ａ及び
Ｃの部分）では急峻な立ち上がりとし、中央部（Ｂの部
分）ではなだらかな傾斜とした波形の電流を水平偏向ヨ
ークに流すことにより、画面の走査スピードを画面の水
平方向の周辺部より中央部を遅くして走査することが可
能となり、図１で処理した映像信号を走査して表示する
ことにより、画面の中央部の輝度を上げるようにしてい
る。
す説明図であり、同図に示すように、水平走査線の１Ｈ
の期間は変わらないようにし、走査期間の両端（Ａ及び
Ｃの部分）では急峻な立ち上がりとし、中央部（Ｂの部
分）ではなだらかな傾斜とした波形の電流を水平偏向ヨ
ークに流すことにより、画面の走査スピードを画面の水
平方向の周辺部より中央部を遅くして走査することが可
能となり、図１で処理した映像信号を走査して表示する
ことにより、画面の中央部の輝度を上げるようにしてい
る。
【０００８】図３は、図１のラインメモリ２の映像信号
処理を示すタイミングチャートである。Ｄｉｎは、入力
された映像信号の画素データであり、Ｗｃｋはラインメ
モリ２に対する書き込み用クロック信号を示し、Ｒｃｋ
はラインメモリ２に対する読み出し用クロック信号を示
し、Ｄ１ｏｕｔは、映像信号としてラインメモリ２から
出力される画素データを示している。水平走査線の左端
及び右端（図２のＡ及びＣに示す部分）では、書き込み
用クロック信号（Ｗｃｋ）の周波数を１とした場合、例
えば、読み出し用クロック信号（Ｒｃｋ）の周波数を８
倍高くして映像信号を１／８に圧縮するようにし、例え
ば、Ｄｉｎの画素データ１〜２５以下に対して、Ｄ１ｏ
ｕｔとして、１，９，１７以下を出力するようにしてい
る。
処理を示すタイミングチャートである。Ｄｉｎは、入力
された映像信号の画素データであり、Ｗｃｋはラインメ
モリ２に対する書き込み用クロック信号を示し、Ｒｃｋ
はラインメモリ２に対する読み出し用クロック信号を示
し、Ｄ１ｏｕｔは、映像信号としてラインメモリ２から
出力される画素データを示している。水平走査線の左端
及び右端（図２のＡ及びＣに示す部分）では、書き込み
用クロック信号（Ｗｃｋ）の周波数を１とした場合、例
えば、読み出し用クロック信号（Ｒｃｋ）の周波数を８
倍高くして映像信号を１／８に圧縮するようにし、例え
ば、Ｄｉｎの画素データ１〜２５以下に対して、Ｄ１ｏ
ｕｔとして、１，９，１７以下を出力するようにしてい
る。
【０００９】図４は、図１のラインメモリ４の映像信号
処理を示すタイミングチャートである。Ｄｉｎは、入力
された映像信号の画素データであり、Ｗｃｋはラインメ
モリ４に対する書き込み用クロック信号を示し、Ｒｃｋ
はラインメモリ４に対する読み出し用クロック信号を示
し、Ｄ２ｏｕｔは、映像信号としてラインメモリ４から
出力される画素データを示している。水平走査線の中央
部（図２のＢに示す部分）では、読み出し用クロック信
号（Ｒｃｋ）１とした場合、書き込み用クロック信号
（Ｗｃｋ）を８倍高くして映像信号を８倍に伸長し、例
えば、Ｄｉｎの画素データ＃１、＃２以下に対して、Ｄ
２ｏｕｔとして各画素を８画素ずつとして読み出すよう
にしている。映像信号を上記のような信号処理とした場
合、図２において、走査期間の両端（Ａ及びＣの部分）
では、通常の８倍の走査スピードで画面を走査し、中央
部（Ｂの部分）では、通常の１／８の走査スピードで画
面を走査するようにして、全体の１Ｈの走査期間は変わ
らないように走査する。図３及び図４に示した実施例
は、水平走査線の左端及び右端（図２のＡ及びＣに示す
部分）の映像信号を１／８に圧縮し、水平走査線の中央
（図２のＢに示す部分）では、８倍に伸長するようにし
ているが、圧縮及び伸長する数値は１／２と２倍を使用
しても良いし、他の数値としても良い。
処理を示すタイミングチャートである。Ｄｉｎは、入力
された映像信号の画素データであり、Ｗｃｋはラインメ
モリ４に対する書き込み用クロック信号を示し、Ｒｃｋ
はラインメモリ４に対する読み出し用クロック信号を示
し、Ｄ２ｏｕｔは、映像信号としてラインメモリ４から
出力される画素データを示している。水平走査線の中央
部（図２のＢに示す部分）では、読み出し用クロック信
号（Ｒｃｋ）１とした場合、書き込み用クロック信号
（Ｗｃｋ）を８倍高くして映像信号を８倍に伸長し、例
えば、Ｄｉｎの画素データ＃１、＃２以下に対して、Ｄ
２ｏｕｔとして各画素を８画素ずつとして読み出すよう
にしている。映像信号を上記のような信号処理とした場
合、図２において、走査期間の両端（Ａ及びＣの部分）
では、通常の８倍の走査スピードで画面を走査し、中央
部（Ｂの部分）では、通常の１／８の走査スピードで画
面を走査するようにして、全体の１Ｈの走査期間は変わ
らないように走査する。図３及び図４に示した実施例
は、水平走査線の左端及び右端（図２のＡ及びＣに示す
部分）の映像信号を１／８に圧縮し、水平走査線の中央
（図２のＢに示す部分）では、８倍に伸長するようにし
ているが、圧縮及び伸長する数値は１／２と２倍を使用
しても良いし、他の数値としても良い。
【００１０】図５は、図１の乗算器５の乗算に関する説
明図である。Ｘｎは、ラインメモリ４から入力されるＤ
２ｏｕｔの画素であり、図４に示すように、各画素＃１
以下が８画素ずつとして入力され、Ｘｎ及びＸ（ｎ＋
８）の入力に対して、各々Ｙｎ及びＹ（ｎ＋８）が出力
される。Ｙｎ及びＹ（ｎ＋８）の中間の画素Ｙ（ｎ＋
ａ）は、入力される画素の一方に係数、（８−ａ）／８
を乗算し、他方にａ／８を乗算して重み付けをして加算
して出力するようにしている。演算式は、次式による。 Ｙ（ｎ＋ａ）＝Ｘｎ・（８−ａ）／８＋Ｘ（ｎ＋８）・ａ／８ ここで、ａは整数とし、１≦ａ≦７ 従って、ラインメモリ４により伸長された画素は、＃１
から＃２に徐々に変化するようにしており、境界線をぼ
かして目立たないようにすることができる。
明図である。Ｘｎは、ラインメモリ４から入力されるＤ
２ｏｕｔの画素であり、図４に示すように、各画素＃１
以下が８画素ずつとして入力され、Ｘｎ及びＸ（ｎ＋
８）の入力に対して、各々Ｙｎ及びＹ（ｎ＋８）が出力
される。Ｙｎ及びＹ（ｎ＋８）の中間の画素Ｙ（ｎ＋
ａ）は、入力される画素の一方に係数、（８−ａ）／８
を乗算し、他方にａ／８を乗算して重み付けをして加算
して出力するようにしている。演算式は、次式による。 Ｙ（ｎ＋ａ）＝Ｘｎ・（８−ａ）／８＋Ｘ（ｎ＋８）・ａ／８ ここで、ａは整数とし、１≦ａ≦７ 従って、ラインメモリ４により伸長された画素は、＃１
から＃２に徐々に変化するようにしており、境界線をぼ
かして目立たないようにすることができる。
【００１１】
【発明の効果】以上説明したように、本発明によれば水
平走査線の左端及び右端では、映像信号を圧縮し、水平
走査線の中央では、映像信号を伸長するように信号処理
し、同映像信号に基づき、画面の走査スピードを画面の
水平方向の周辺部より中央部を遅くして走査することに
より、見かけ上、画面の中央部の輝度を上げて見やすく
することができ、ハイビジョン信号の画像表示装置に本
発明を採用すれば、画像表示装置の性能向上に寄与する
ところが大きい。
平走査線の左端及び右端では、映像信号を圧縮し、水平
走査線の中央では、映像信号を伸長するように信号処理
し、同映像信号に基づき、画面の走査スピードを画面の
水平方向の周辺部より中央部を遅くして走査することに
より、見かけ上、画面の中央部の輝度を上げて見やすく
することができ、ハイビジョン信号の画像表示装置に本
発明を採用すれば、画像表示装置の性能向上に寄与する
ところが大きい。
【図１】本発明の一実施例を示す、画像表示装置の要部
電気回路ブロック図である。
電気回路ブロック図である。
【図２】本発明による画面の偏向状態を示す説明図であ
る。
る。
【図３】図１のラインメモリ２の映像信号処理を示すタ
イミングチャートである。
イミングチャートである。
【図４】図１のラインメモリ４の映像信号処理を示すタ
イミングチャートである。
イミングチャートである。
【図５】図１の乗算器５の乗算に関する説明図である。
１ 入力端子 ２ ラインメモリ ３ セレクタ ４ ラインメモリ ５ 乗算器 ６ 制御部
Claims (1)
- 【請求項１】 映像信号の水平走査線を書き込み、読み
出して出力する第１ラインメモリ及び第２ラインメモリ
と、同メモリへの書き込みと読み出しを制御する制御部
と、前記第２ラインメモリから読み出した画素データに
所定の係数を乗算して出力する乗算器と、同乗算器から
の入力と前記第１ラインメモリからの入力とを切り換え
て出力するセレクタとからなり、前記第１ラインメモリ
では、書き込みと読み出しのクロック信号の周波数比を
読み出しの方を数倍高くして、水平走査線の左端及び右
端の映像信号を圧縮して出力し、前記第２ラインメモリ
では、書き込みと読み出しのクロック信号の周波数比を
書き込みの方を数倍高くして、水平走査線の中央部の映
像信号を伸長して出力し、両出力に基づき画面の走査ス
ピードを画面の水平方向の周辺部より中央部を遅くして
走査することを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162622A JPH066723A (ja) | 1992-06-22 | 1992-06-22 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162622A JPH066723A (ja) | 1992-06-22 | 1992-06-22 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066723A true JPH066723A (ja) | 1994-01-14 |
Family
ID=15758112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4162622A Pending JPH066723A (ja) | 1992-06-22 | 1992-06-22 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066723A (ja) |
-
1992
- 1992-06-22 JP JP4162622A patent/JPH066723A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633687A (en) | Method and system for providing an interlaced image on an display | |
| JP5008826B2 (ja) | 高精細度デインタレース／フレーム倍増回路およびその方法 | |
| JP2656737B2 (ja) | ビデオ情報を処理するためのデータ処理装置 | |
| US6094230A (en) | Apparatus and method for displaying images on a multiple screen DTV | |
| US6028589A (en) | Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor | |
| JPH11220701A (ja) | 走査線変換装置及びフリッカ除去装置 | |
| Jaspers et al. | Chip-set for video display of multimedia information | |
| JP3322613B2 (ja) | 映像信号変換器 | |
| US6160590A (en) | Video signal processing circuit inhibiting display of distorted images | |
| KR0160158B1 (ko) | 병렬 화상을 위한 독립 수평 패닝이 가능한 영상 표시 장치 | |
| JPH066723A (ja) | 画像表示装置 | |
| JP2508420B2 (ja) | 映像信号の表示装置 | |
| JP2779007B2 (ja) | ノイズ低減回路 | |
| JP3128034B2 (ja) | 画像合成装置 | |
| JPH066722A (ja) | 画像表示装置 | |
| JP2687346B2 (ja) | 映像処理方法 | |
| KR0123769B1 (ko) | 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로 | |
| JP2978641B2 (ja) | 映像信号表示回路 | |
| JP2874971B2 (ja) | テレビジョン信号のライン補間回路 | |
| JP3469596B2 (ja) | マトリクス型表示装置 | |
| KR0135832B1 (ko) | 픽쳐 인 픽쳐 표시회로 | |
| JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
| JPH0759004A (ja) | 多画面表示装置 | |
| JPH1023330A (ja) | 画像処理装置 | |
| JPH0630349A (ja) | ２画面表示テレビ受信機 |