JPH0667789A - 座標入力装置 - Google Patents
座標入力装置Info
- Publication number
- JPH0667789A JPH0667789A JP21810392A JP21810392A JPH0667789A JP H0667789 A JPH0667789 A JP H0667789A JP 21810392 A JP21810392 A JP 21810392A JP 21810392 A JP21810392 A JP 21810392A JP H0667789 A JPH0667789 A JP H0667789A
- Authority
- JP
- Japan
- Prior art keywords
- strip
- substrate
- substrates
- input device
- coordinate input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ディスプレイ装置に装着し表示面にタッチす
ることで情報処理装置に命令やデータを入力する装置に
関し、押下点のみに対応した複数の信号を同時に出力可
能な座標入力装置の提供を目的とする。 【構成】 それぞれ複数の帯状電極が形成されてなる２
枚の基板と基板の間に介在させたスペーサを有し、２枚
の基板の少なくとも一方の基板が可撓性を有する絶縁体
によって構成され、対向させた帯状電極が互いに交差す
るよう配置されてなる感圧型抵抗膜方式の座標入力装置
において、第１の基板71または第２の基板72のいずれか
一方に形成された複数の帯状電極74が整流性材料からな
り、かつ、他方に形成された複数の帯状電極75が導電性
材料からなるように構成する。
ることで情報処理装置に命令やデータを入力する装置に
関し、押下点のみに対応した複数の信号を同時に出力可
能な座標入力装置の提供を目的とする。 【構成】 それぞれ複数の帯状電極が形成されてなる２
枚の基板と基板の間に介在させたスペーサを有し、２枚
の基板の少なくとも一方の基板が可撓性を有する絶縁体
によって構成され、対向させた帯状電極が互いに交差す
るよう配置されてなる感圧型抵抗膜方式の座標入力装置
において、第１の基板71または第２の基板72のいずれか
一方に形成された複数の帯状電極74が整流性材料からな
り、かつ、他方に形成された複数の帯状電極75が導電性
材料からなるように構成する。
Description
【０００１】
【産業上の利用分野】本発明はディスプレイ装置に装着
し表示面にタッチすることで情報処理装置に命令やデー
タを入力する装置に係り、特に複数の点を同時に押下し
てもそれぞれの点の位置信号を出力可能な感圧型抵抗膜
方式の座標入力装置に関する。
し表示面にタッチすることで情報処理装置に命令やデー
タを入力する装置に係り、特に複数の点を同時に押下し
てもそれぞれの点の位置信号を出力可能な感圧型抵抗膜
方式の座標入力装置に関する。
【０００２】ディスプレイ装置の表示面に装着された座
標入力装置を介して情報処理装置等に命令やデータを入
力するに際し、「コントロール」キーや「Shift 」キー
に相当する領域とその他のキーに相当する領域の情報を
同時に入力する場合がある。
標入力装置を介して情報処理装置等に命令やデータを入
力するに際し、「コントロール」キーや「Shift 」キー
に相当する領域とその他のキーに相当する領域の情報を
同時に入力する場合がある。
【０００３】しかし、通常の座標入力装置は複数箇所を
同時に押下すると複数の信号が入力されず異なった一つ
の信号が入力される。そこで複数箇所を同時に押下する
ことによって複数の信号を同時に入力可能な座標入力装
置の開発が要望されている。
同時に押下すると複数の信号が入力されず異なった一つ
の信号が入力される。そこで複数箇所を同時に押下する
ことによって複数の信号を同時に入力可能な座標入力装
置の開発が要望されている。
【０００４】
【従来の技術】図６は従来のアナログ型座標入力装置を
示す模式図、図７は従来のマトリクス型座標入力装置を
示す模式図である。
示す模式図、図７は従来のマトリクス型座標入力装置を
示す模式図である。
【０００５】従来の感圧型抵抗膜方式の座標入力装置に
はスペーサを介して２枚の導電性膜を対向させたアナロ
グ型座標入力装置と、等間隔に形成された複数の帯状電
極をスペーサを介して交差するように配置したマトリク
ス型座標入力装置がある。
はスペーサを介して２枚の導電性膜を対向させたアナロ
グ型座標入力装置と、等間隔に形成された複数の帯状電
極をスペーサを介して交差するように配置したマトリク
ス型座標入力装置がある。
【０００６】図６(a) において従来のアナログ型座標入
力装置１はスペーサ11を介して２枚の基板12上の導電性
膜13を対向せしめ、導電性膜11はそれぞれ例えば連動す
る切替回路2a、2b、2cを介して電源３およびＡ／Ｄコン
バータ４に接続されている。
力装置１はスペーサ11を介して２枚の基板12上の導電性
膜13を対向せしめ、導電性膜11はそれぞれ例えば連動す
る切替回路2a、2b、2cを介して電源３およびＡ／Ｄコン
バータ４に接続されている。
【０００７】図示の如く切替回路2a、2b、2cをｘ側にす
ると切替回路2a、2bを介して一方の導電性膜11のＸ軸方
向に電圧が印加され、押下された点に対応するアナログ
信号が他方の導電性膜11と切替回路2cを介してＡ／Ｄコ
ンバータ４に入力される。
ると切替回路2a、2bを介して一方の導電性膜11のＸ軸方
向に電圧が印加され、押下された点に対応するアナログ
信号が他方の導電性膜11と切替回路2cを介してＡ／Ｄコ
ンバータ４に入力される。
【０００８】次いで切替回路2a、2b、2cでｙ側を選択す
ると切替回路2a、2cを介して一方の導電性膜11のＹ軸方
向に電圧が印加され、押下された点に対応するアナログ
信号が他方の導電性膜11と切替回路2bを介してＡ／Ｄコ
ンバータ４に入力される。
ると切替回路2a、2cを介して一方の導電性膜11のＹ軸方
向に電圧が印加され、押下された点に対応するアナログ
信号が他方の導電性膜11と切替回路2bを介してＡ／Ｄコ
ンバータ４に入力される。
【０００９】このようにアナログ型の座標入力装置は基
板12上の任意の一点を押下した状態で切替回路2a、2b、
2cを切り換えると、押下した点のＸ軸方向の座標に対応
するアナログ信号とＹ軸方向の座標に対応するアナログ
信号が順次出力される。
板12上の任意の一点を押下した状態で切替回路2a、2b、
2cを切り換えると、押下した点のＸ軸方向の座標に対応
するアナログ信号とＹ軸方向の座標に対応するアナログ
信号が順次出力される。
【００１０】しかし、従来のアナログ型座標入力装置１
は図６(b) に示す如く２点を同時に押下すると導電性膜
の抵抗値が合成され、押下した点ａ、ｂの座標に対応す
るアナログ信号ではなく合成された抵抗値に相当するア
ナログ信号が出力される。
は図６(b) に示す如く２点を同時に押下すると導電性膜
の抵抗値が合成され、押下した点ａ、ｂの座標に対応す
るアナログ信号ではなく合成された抵抗値に相当するア
ナログ信号が出力される。
【００１１】一方、図７(a) において従来のマトリクス
型座標入力装置５はスペーサ51を介して対向せしめた２
枚の基板52を有し、基板52上にそれぞれ等間隔に形成さ
れた複数の帯状電極53は所定の間隔を隔てて互いに交差
するように配置されている。
型座標入力装置５はスペーサ51を介して対向せしめた２
枚の基板52を有し、基板52上にそれぞれ等間隔に形成さ
れた複数の帯状電極53は所定の間隔を隔てて互いに交差
するように配置されている。
【００１２】帯状電極53はそれぞれ例えば連動する切替
回路6a、6b、6cを介して電源３とＡ／Ｄコンバータ４に
接続されており、切替回路6a、6b、6cを順次切り換え一
方の帯状電極53に電圧を印加し他方の帯状電極53をＡ／
Ｄコンバータ４に接続する。
回路6a、6b、6cを介して電源３とＡ／Ｄコンバータ４に
接続されており、切替回路6a、6b、6cを順次切り換え一
方の帯状電極53に電圧を印加し他方の帯状電極53をＡ／
Ｄコンバータ４に接続する。
【００１３】このようにマトリクス型の座標入力装置は
基板52上の任意の点を押下した状態で切替回路6a、6b、
6cを切り換えると、押下した点のＸ軸方向の座標に対応
するアナログ信号とＹ軸方向の座標に対応するアナログ
信号が順次出力される。
基板52上の任意の点を押下した状態で切替回路6a、6b、
6cを切り換えると、押下した点のＸ軸方向の座標に対応
するアナログ信号とＹ軸方向の座標に対応するアナログ
信号が順次出力される。
【００１４】例えば、図７(b) に示す如く２点ａ、ｂを
押下したあと帯状電極X1、X2、Y1、Y2を順次選択して電
圧を印加すると、帯状電極Y1、X1からａ点の座標を示す
信号が順次出力され帯状電極Y2、X2からｂ点の座標を示
す信号が順次出力される。
押下したあと帯状電極X1、X2、Y1、Y2を順次選択して電
圧を印加すると、帯状電極Y1、X1からａ点の座標を示す
信号が順次出力され帯状電極Y2、X2からｂ点の座標を示
す信号が順次出力される。
【００１５】
【発明が解決しようとする課題】複数の帯状電極を有す
るマトリクス型座標入力装置は導電性膜が一体化された
アナログ型座標入力装置とは異なり、複数の帯状電極を
それぞれ切替回路の独立した回路に接続することが可能
で複数の押下点を同時に検出することができる。
るマトリクス型座標入力装置は導電性膜が一体化された
アナログ型座標入力装置とは異なり、複数の帯状電極を
それぞれ切替回路の独立した回路に接続することが可能
で複数の押下点を同時に検出することができる。
【００１６】しかし、押下点が３点以上になり２枚の基
板上の同一帯状電極の２点を同時に押下すると電流の回
り込みが生じる。図７(b) に示す如く２点ａ、ｂの他に
点ｃが押下されと２枚の基板の帯状電極X1、Y2はそれぞ
れ２点が同時に押下される。
板上の同一帯状電極の２点を同時に押下すると電流の回
り込みが生じる。図７(b) に示す如く２点ａ、ｂの他に
点ｃが押下されと２枚の基板の帯状電極X1、Y2はそれぞ
れ２点が同時に押下される。
【００１７】その結果、仮想点ｄが存在する如く帯状電
極X2に電圧を印加すると点ｂのＸ座標を示す信号が帯状
電極Y1から出力され、同様に帯状電極Y1に電圧を印加す
ると点ａのＹ座標を示す信号が帯状電極X2から出力され
るという問題があった。
極X2に電圧を印加すると点ｂのＸ座標を示す信号が帯状
電極Y1から出力され、同様に帯状電極Y1に電圧を印加す
ると点ａのＹ座標を示す信号が帯状電極X2から出力され
るという問題があった。
【００１８】本発明の目的は押下点のみに対応した複数
の信号を同時に出力可能な座標入力装置を提供すること
にある。
の信号を同時に出力可能な座標入力装置を提供すること
にある。
【００１９】
【課題を解決するための手段】図１は本発明になる座標
入力装置を示す模式図である。なお全図を通し同じ対象
物は同一記号で表している。
入力装置を示す模式図である。なお全図を通し同じ対象
物は同一記号で表している。
【００２０】上記課題はそれぞれ複数の帯状電極が形成
されてなる２枚の基板と基板の間に介在せしめたスペー
サを有し、２枚の基板の少なくとも一方の基板が可撓性
を有する絶縁体によって構成され、かつ、対向せしめた
帯状電極が互いに交差するよう配置されてなる感圧型抵
抗膜方式の座標入力装置において、第１の基板71または
第２の基板72のいずれか一方に形成されてなる複数の帯
状電極74が整流性材料からなり、かつ、他方に形成され
てなる複数の帯状電極75が導電性材料からなる本発明の
座標入力装置によって達成される。
されてなる２枚の基板と基板の間に介在せしめたスペー
サを有し、２枚の基板の少なくとも一方の基板が可撓性
を有する絶縁体によって構成され、かつ、対向せしめた
帯状電極が互いに交差するよう配置されてなる感圧型抵
抗膜方式の座標入力装置において、第１の基板71または
第２の基板72のいずれか一方に形成されてなる複数の帯
状電極74が整流性材料からなり、かつ、他方に形成され
てなる複数の帯状電極75が導電性材料からなる本発明の
座標入力装置によって達成される。
【００２１】
【作用】図１において第１の基板または第２の基板のい
ずれか一方に整流性材料からなる複数の帯状電極を形成
すると共に、他方に導電性材料からなる複数の帯状電極
を形成することによって仮想点信号の要因となる電流の
回り込みを低減できる。
ずれか一方に整流性材料からなる複数の帯状電極を形成
すると共に、他方に導電性材料からなる複数の帯状電極
を形成することによって仮想点信号の要因となる電流の
回り込みを低減できる。
【００２２】即ち、押下点のみに対応した複数の信号を
同時に出力可能な座標入力装置を実現することができ
る。
同時に出力可能な座標入力装置を実現することができ
る。
【００２３】
【実施例】以下添付図により本発明の実施例について説
明する。図２は本発明になる座標入力装置の第２の実施
例を示す斜視図、図３は本発明になる座標入力装置の第
３の実施例を示す斜視図、図４は本発明になる座標入力
装置の第４の実施例を示す斜視図、図５は本発明になる
座標入力装置の第５の実施例を示す斜視図である。
明する。図２は本発明になる座標入力装置の第２の実施
例を示す斜視図、図３は本発明になる座標入力装置の第
３の実施例を示す斜視図、図４は本発明になる座標入力
装置の第４の実施例を示す斜視図、図５は本発明になる
座標入力装置の第５の実施例を示す斜視図である。
【００２４】本発明になる座標入力装置の第１の実施例
は図１(a) に示す如くスペーサ73を介して対向せしめた
基板71、72を有し、基板71、72上に等間隔に形成された
複数の帯状電極74、75は所定の間隔を隔てて互いに交差
するように配置されている。
は図１(a) に示す如くスペーサ73を介して対向せしめた
基板71、72を有し、基板71、72上に等間隔に形成された
複数の帯状電極74、75は所定の間隔を隔てて互いに交差
するように配置されている。
【００２５】可撓性を要求される第１の基板71はポリエ
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、第１の基板71上には In2O3、SnO2、Zn
O2等の透明な導電性材料からなる複数の帯状電極75が等
間隔に形成されている。
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、第１の基板71上には In2O3、SnO2、Zn
O2等の透明な導電性材料からなる複数の帯状電極75が等
間隔に形成されている。
【００２６】かかる In2O3、SnO2、ZnO2等からなる透明
な導電性膜の基板上への生成には直流スパッタリング装
置が用いられ、酸素フロー中において公知の製膜条件で
スパッタリングすることで比抵抗が５×10-4Ω・cm以下
の膜を得ることができる。
な導電性膜の基板上への生成には直流スパッタリング装
置が用いられ、酸素フロー中において公知の製膜条件で
スパッタリングすることで比抵抗が５×10-4Ω・cm以下
の膜を得ることができる。
【００２７】また、第１の基板71のように可撓性を要求
されない第２の基板72はガラス基板や透明なプラスチッ
クシート基板からなり、第２の基板72上には整流性材料
である例えばCuO の膜からなる複数の帯状電極74が等間
隔に形成されている。
されない第２の基板72はガラス基板や透明なプラスチッ
クシート基板からなり、第２の基板72上には整流性材料
である例えばCuO の膜からなる複数の帯状電極74が等間
隔に形成されている。
【００２８】第１の基板71への帯状電極75の形成および
第２の基板72への帯状電極74の形成は公知のフォトリソ
グラフィ技術で行う。即ち、導電性材料からなる膜また
は整流性材料からなる膜にポジ型のレジストを塗布し露
光したあとエッチングする。
第２の基板72への帯状電極74の形成は公知のフォトリソ
グラフィ技術で行う。即ち、導電性材料からなる膜また
は整流性材料からなる膜にポジ型のレジストを塗布し露
光したあとエッチングする。
【００２９】かかる座標入力装置において図１(b) に示
す如く３点ａ、ｂ、ｃを押下したあと帯状電極X1を選択
し電圧を印加すると、まずａ点のＸ座標を示す信号が帯
状電極Y1から出力され次いでｃ点のＸ座標を示す信号が
帯状電極Y2から出力される。
す如く３点ａ、ｂ、ｃを押下したあと帯状電極X1を選択
し電圧を印加すると、まずａ点のＸ座標を示す信号が帯
状電極Y1から出力され次いでｃ点のＸ座標を示す信号が
帯状電極Y2から出力される。
【００３０】従来の装置とは異なり帯状電極X2を選択し
電圧を印加するとｂ点のＸ座標を示す信号が帯状電極Y2
から出力されるが、整流性材料からなる帯状電極Y2によ
り信号電流の逆流が阻止され他の導体を経て帯状電極Y1
から出力されることはない。
電圧を印加するとｂ点のＸ座標を示す信号が帯状電極Y2
から出力されるが、整流性材料からなる帯状電極Y2によ
り信号電流の逆流が阻止され他の導体を経て帯状電極Y1
から出力されることはない。
【００３１】このように第１の基板または第２の基板の
いずれか一方に整流性材料からなる複数の帯状電極を形
成し、他方に導電性材料からなる複数の帯状電極を形成
することによって仮想点信号の要因となる電流の回り込
みが低減され、押下点のみに対応した複数の信号を同時
に出力可能な座標入力装置を実現することができる。
いずれか一方に整流性材料からなる複数の帯状電極を形
成し、他方に導電性材料からなる複数の帯状電極を形成
することによって仮想点信号の要因となる電流の回り込
みが低減され、押下点のみに対応した複数の信号を同時
に出力可能な座標入力装置を実現することができる。
【００３２】本発明になる座標入力装置の第２の実施例
は図２に示す如くスペーサ73を介して対向せしめた基板
71、72を具えており、基板71、72上に等間隔に形成され
た複数の帯状電極76は所定の間隔を隔てて互いに交差す
るように配置されている。
は図２に示す如くスペーサ73を介して対向せしめた基板
71、72を具えており、基板71、72上に等間隔に形成され
た複数の帯状電極76は所定の間隔を隔てて互いに交差す
るように配置されている。
【００３３】可撓性が要求される第１の基板71はポリエ
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、基板71のように可撓性を要求されない
第２の基板72にはガラス基板や透明なプラスチックシー
ト基板が用いられている。
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、基板71のように可撓性を要求されない
第２の基板72にはガラス基板や透明なプラスチックシー
ト基板が用いられている。
【００３４】第１の基板71と第２の基板72に In2O3、Sn
O2、ZnO2等の導電性材料からなる複数の帯状電極76が等
間隔に形成され、基板72に形成された帯状電極76は基板
71上の帯状電極76と交差する点にCuO 等の整流性材料か
らなる接点77を具えている。
O2、ZnO2等の導電性材料からなる複数の帯状電極76が等
間隔に形成され、基板72に形成された帯状電極76は基板
71上の帯状電極76と交差する点にCuO 等の整流性材料か
らなる接点77を具えている。
【００３５】かかる座標入力装置は帯状電極に形成され
た整流性材料からなる接点の作用によって信号電流の逆
流が阻止され、前記第１の実施例と同様に複数の点を同
時に押下したとき仮想点信号の要因となる電流の回り込
みを低減することができる。
た整流性材料からなる接点の作用によって信号電流の逆
流が阻止され、前記第１の実施例と同様に複数の点を同
時に押下したとき仮想点信号の要因となる電流の回り込
みを低減することができる。
【００３６】本発明になる座標入力装置の第３の実施例
は図３に示す如くスペーサ73を介して対向せしめた基板
71、72を有し、基板71、72上に等間隔に形成された複数
の帯状電極78、79は所定の間隔を隔てて互いに交差する
ように配置されている。
は図３に示す如くスペーサ73を介して対向せしめた基板
71、72を有し、基板71、72上に等間隔に形成された複数
の帯状電極78、79は所定の間隔を隔てて互いに交差する
ように配置されている。
【００３７】可撓性を要求される第１の基板71はポリエ
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、第１の基板71上には金(Au)、銀(Ag)、
アルミニウム(Al)等の金属膜からなる複数の帯状電極79
が等間隔に形成されている。
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、第１の基板71上には金(Au)、銀(Ag)、
アルミニウム(Al)等の金属膜からなる複数の帯状電極79
が等間隔に形成されている。
【００３８】また、第１の基板71のように可撓性を要求
されない第２の基板72はガラス基板や透明なプラスチッ
クシート基板からなり、第２の基板72上にはシリコン(S
i)やゲルマニウム(Ge)等の半導体膜からなる複数の帯状
電極78が形成されている。
されない第２の基板72はガラス基板や透明なプラスチッ
クシート基板からなり、第２の基板72上にはシリコン(S
i)やゲルマニウム(Ge)等の半導体膜からなる複数の帯状
電極78が形成されている。
【００３９】かかる座標入力装置は接触させた金属膜と
半導体膜からなる帯状電極の整流作用によって信号電流
の逆流が阻止され、第１の実施例と同様に複数の点を同
時に押下したとき仮想点信号の要因となる電流の回り込
みを低減することができる。
半導体膜からなる帯状電極の整流作用によって信号電流
の逆流が阻止され、第１の実施例と同様に複数の点を同
時に押下したとき仮想点信号の要因となる電流の回り込
みを低減することができる。
【００４０】本発明になる座標入力装置の第４の実施例
は図４に示す如くスペーサ73を介して対向せしめた基板
71、72を具えており、基板71、72上に等間隔に形成され
た複数の帯状電極80は所定の間隔を隔てて互いに交差す
るように配置されている。
は図４に示す如くスペーサ73を介して対向せしめた基板
71、72を具えており、基板71、72上に等間隔に形成され
た複数の帯状電極80は所定の間隔を隔てて互いに交差す
るように配置されている。
【００４１】可撓性が要求される第１の基板71はポリエ
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、基板71のように可撓性を要求されない
第２の基板72にはガラス基板や透明なプラスチックシー
ト基板が用いられている。
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、基板71のように可撓性を要求されない
第２の基板72にはガラス基板や透明なプラスチックシー
ト基板が用いられている。
【００４２】第１の基板71と第２の基板72に In2O3、Sn
O2、ZnO2等の導電性材料からなる複数の帯状電極80が等
間隔に形成され、基板72に形成された帯状電極80は基板
71上の帯状電極80との交点に金属膜81と半導体膜82から
なる接点83を具えている。
O2、ZnO2等の導電性材料からなる複数の帯状電極80が等
間隔に形成され、基板72に形成された帯状電極80は基板
71上の帯状電極80との交点に金属膜81と半導体膜82から
なる接点83を具えている。
【００４３】かかる座標入力装置は帯状電極に形成され
た金属膜と半導体膜からなる接点の整流作用で信号電流
の逆流が阻止され、第１の実施例と同様に複数の点を同
時に押下したとき仮想点信号の要因となる電流の回り込
みを低減することができる。
た金属膜と半導体膜からなる接点の整流作用で信号電流
の逆流が阻止され、第１の実施例と同様に複数の点を同
時に押下したとき仮想点信号の要因となる電流の回り込
みを低減することができる。
【００４４】本発明になる座標入力装置の第５の実施例
は図５に示す如くスペーサ73を介して対向せしめた基板
71、72を有し、基板71、72上に等間隔に形成された複数
の帯状電極85、86は所定の間隔を隔てて互いに交差する
ように配置されている。
は図５に示す如くスペーサ73を介して対向せしめた基板
71、72を有し、基板71、72上に等間隔に形成された複数
の帯状電極85、86は所定の間隔を隔てて互いに交差する
ように配置されている。
【００４５】可撓性が要求される第１の基板71はポリエ
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、基板71のように可撓性を要求されない
第２の基板72にはガラス基板や透明なプラスチックシー
ト基板が用いられている。
チレンテレフタレートやポリエーテルサルフォン等のフ
ィルムからなり、基板71のように可撓性を要求されない
第２の基板72にはガラス基板や透明なプラスチックシー
ト基板が用いられている。
【００４６】第２の基板72には例えば複数のＭＩＭ (me
tal insulator metal)構造の帯状ダイオード84が等間隔
に形成されており、帯状ダイオード84は例えばTaからな
る導電層87とTa2O3 からなる絶縁層88とCrからなる導電
層89とで構成されている。
tal insulator metal)構造の帯状ダイオード84が等間隔
に形成されており、帯状ダイオード84は例えばTaからな
る導電層87とTa2O3 からなる絶縁層88とCrからなる導電
層89とで構成されている。
【００４７】また、第１の基板71には In2O3、SnO2、Zn
O2等の導電性材料からなる複数の帯状電極86が等間隔に
形成されており、基板72に形成された帯状ダイオード84
の上に In2O3、SnO2、ZnO2等の導電性材料からなる帯状
電極85が積層されている。
O2等の導電性材料からなる複数の帯状電極86が等間隔に
形成されており、基板72に形成された帯状ダイオード84
の上に In2O3、SnO2、ZnO2等の導電性材料からなる帯状
電極85が積層されている。
【００４８】かかる座標入力装置は帯状電極の下に形成
されてなる帯状ダイオードの整流作用によって信号電流
の逆流が阻止され、第１の実施例と同様に複数の点を同
時に押下したとき仮想点信号の要因となる電流の回り込
みを低減することができる。
されてなる帯状ダイオードの整流作用によって信号電流
の逆流が阻止され、第１の実施例と同様に複数の点を同
時に押下したとき仮想点信号の要因となる電流の回り込
みを低減することができる。
【００４９】
【発明の効果】上述の如く本発明によれば押下点のみに
対応した複数の信号を同時に出力可能な座標入力装置を
提供することができる。
対応した複数の信号を同時に出力可能な座標入力装置を
提供することができる。
【図１】 本発明になる座標入力装置を示す模式図であ
る。
る。
【図２】 本発明になる座標入力装置の第２の実施例を
示す斜視図である。
示す斜視図である。
【図３】 本発明になる座標入力装置の第３の実施例を
示す斜視図である。
示す斜視図である。
【図４】 本発明になる座標入力装置の第４の実施例を
示す斜視図である。
示す斜視図である。
【図５】 本発明になる座標入力装置の第５の実施例を
示す斜視図である。
示す斜視図である。
【図６】 従来のアナログ型座標入力装置を示す模式図
である。
である。
【図７】 従来のマトリクス型座標入力装置を示す模式
図である。
図である。
71、72 基板 73 スペーサ 74、75、76、78、79、80、85、86 帯状電極 77、83 接点 81 金属膜 82 半導体膜 84 帯状ダイオード 87 導電層 88 絶縁層 89 導電層
Claims (5)
- 【請求項１】 それぞれ複数の帯状電極が形成されてな
る２枚の基板と該基板の間に介在せしめたスペーサを有
し、２枚の該基板の少なくとも一方の基板が可撓性を有
する絶縁体によって構成され、かつ、対向せしめた該帯
状電極が互いに交差するよう配置されてなる感圧型抵抗
膜方式の座標入力装置において、 第１の基板(71)または第２の基板(72)のいずれか一方に
形成されてなる複数の帯状電極(74)が整流性材料からな
り、かつ、他方に形成されてなる複数の帯状電極(75)が
導電性材料からなることを特徴とする座標入力装置。 - 【請求項２】 それぞれ複数の帯状電極が形成されてな
る２枚の基板と該基板の間に介在せしめたスペーサを有
し、２枚の該基板の少なくとも一方の基板が可撓性を有
する絶縁体によって構成され、かつ、対向せしめた該帯
状電極が互いに交差するよう配置されてなる感圧型抵抗
膜方式の座標入力装置において、 第１の基板(71)および第２の基板(72)に形成されてなる
複数の帯状電極(76)が共に導電性材料からなり、いずれ
か一方の帯状電極(76)に整流性材料からなる接点(77)が
形成されてなることを特徴とする座標入力装置。 - 【請求項３】 それぞれ複数の帯状電極が形成されてな
る２枚の基板と該基板の間に介在せしめたスペーサを有
し、２枚の該基板の少なくとも一方の基板が可撓性を有
する絶縁体によって構成され、かつ、対向せしめた該帯
状電極が互いに交差するよう配置されてなる感圧型抵抗
膜方式の座標入力装置において、 第１の基板(71)または第２の基板(72)のいずれか一方に
形成されてなる複数の帯状電極(78)が半導体膜からな
り、かつ、他方に形成されてなる複数の帯状電極(79)が
金属膜からなることを特徴とする座標入力装置。 - 【請求項４】 それぞれ複数の帯状電極が形成されてな
る２枚の基板と該基板の間に介在せしめたスペーサを有
し、２枚の該基板の少なくとも一方の基板が可撓性を有
する絶縁体によって構成され、かつ、対向せしめた該帯
状電極が互いに交差するよう配置されてなる感圧型抵抗
膜方式の座標入力装置において、 第１の基板(71)および第２の基板(72)に形成されてなる
複数の帯状電極(80)が共に導電性材料からなり、一方の
帯状電極(80)に金属膜(81)と半導体膜(82)からなる接点
(83)が形成されてなることを特徴とする座標入力装置。 - 【請求項５】 それぞれ複数の帯状電極が形成されてな
る２枚の基板と該基板の間に介在せしめたスペーサを有
し、２枚の該基板の少なくとも一方の基板が可撓性を有
する絶縁体によって構成され、かつ、対向せしめた該帯
状電極が互いに交差するよう配置されてなる感圧型抵抗
膜方式の座標入力装置において、 第２の基板(72)が複数の帯状ダイオード(84)と該ダイオ
ード(84)に積層された導電性材料からなる帯状電極(85)
を有し、第１の基板(71)に導電性材料からなる複数の帯
状電極(86)が形成されてなることを特徴とする座標入力
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21810392A JPH0667789A (ja) | 1992-08-18 | 1992-08-18 | 座標入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21810392A JPH0667789A (ja) | 1992-08-18 | 1992-08-18 | 座標入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667789A true JPH0667789A (ja) | 1994-03-11 |
Family
ID=16714684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21810392A Withdrawn JPH0667789A (ja) | 1992-08-18 | 1992-08-18 | 座標入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667789A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026280A1 (en) * | 2006-08-31 | 2008-03-06 | Pioneer Corporation | Matrix touch panel device |
| JP2010250801A (ja) * | 2009-04-20 | 2010-11-04 | Samsung Electronics Co Ltd | タッチ位置検出方法及びこれを実行するためのタッチ位置検出装置 |
| CN102654681A (zh) * | 2012-02-23 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种液晶显示面板及其制造方法和显示器件 |
| WO2013149483A1 (zh) * | 2012-04-01 | 2013-10-10 | 京东方科技集团股份有限公司 | 液晶面板、液晶显示器及其制造方法 |
| KR101611648B1 (ko) * | 2008-12-26 | 2016-04-11 | 데이진 가부시키가이샤 | 투명 도전성 적층체 및 투명 터치 패널 |
-
1992
- 1992-08-18 JP JP21810392A patent/JPH0667789A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026280A1 (en) * | 2006-08-31 | 2008-03-06 | Pioneer Corporation | Matrix touch panel device |
| JP4768027B2 (ja) * | 2006-08-31 | 2011-09-07 | パイオニア株式会社 | マトリクス型タッチパネル装置 |
| KR101611648B1 (ko) * | 2008-12-26 | 2016-04-11 | 데이진 가부시키가이샤 | 투명 도전성 적층체 및 투명 터치 패널 |
| US9652059B2 (en) | 2008-12-26 | 2017-05-16 | Teijin Limited | Transparent electroconductive laminate and transparent touch panel |
| JP2010250801A (ja) * | 2009-04-20 | 2010-11-04 | Samsung Electronics Co Ltd | タッチ位置検出方法及びこれを実行するためのタッチ位置検出装置 |
| US8902189B2 (en) | 2009-04-20 | 2014-12-02 | Samsung Display Co., Ltd. | Method of detecting touch positions and touch position detection apparatus for performing the method |
| CN102654681A (zh) * | 2012-02-23 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种液晶显示面板及其制造方法和显示器件 |
| WO2013123781A1 (zh) * | 2012-02-23 | 2013-08-29 | 京东方科技集团股份有限公司 | 液晶显示面板及其制造方法和显示器件 |
| WO2013149483A1 (zh) * | 2012-04-01 | 2013-10-10 | 京东方科技集团股份有限公司 | 液晶面板、液晶显示器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690361B1 (en) | Touch panel | |
| EP0435438B1 (en) | Input system including resistance film touch panel | |
| JPH05265633A (ja) | タッチパネル | |
| US20030067448A1 (en) | Touch panel | |
| JP4718920B2 (ja) | 座標検出装置 | |
| KR920007747B1 (ko) | 쉬트형 스위치소자(Sheet switch) | |
| KR100382061B1 (ko) | 핑거 터치 패널형 입력 장치 | |
| JPH0945184A (ja) | マトリックス型タッチパネルの検出装置 | |
| JPS5852268B2 (ja) | 手書き入力装置 | |
| US7187367B2 (en) | Touch panel | |
| JP2002342034A (ja) | タッチパネル | |
| US5466895A (en) | Wear resistant improved tablet for a digitizer | |
| JPH0583928B2 (ja) | ||
| JP2001125725A (ja) | タッチパネル | |
| CN216793722U (zh) | 显示基板及显示装置 | |
| US4602126A (en) | Two-dimensional coordinate detecting apparatus | |
| JPH09231007A (ja) | タッチ入力パネルとその駆動回路 | |
| JP2566782Y2 (ja) | 抵抗膜式タッチパネル | |
| JP2006521606A (ja) | 内蔵された信号検出要素を有するキーボードの連続操作可能なキー及び信号を処理する方法 | |
| JPH0659798A (ja) | 座標入力装置 | |
| KR100300433B1 (ko) | 터치패널 | |
| JPH01239620A (ja) | タッチ入力装置 | |
| CN214586843U (zh) | 一种触控面板及显示设备 | |
| KR100362291B1 (ko) | 터치 패널 | |
| JP3772409B2 (ja) | タッチパネルスイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |