JPH0668738B2 - フアイル制御装置のライトバツク制御方式 - Google Patents
フアイル制御装置のライトバツク制御方式Info
- Publication number
- JPH0668738B2 JPH0668738B2 JP61189417A JP18941786A JPH0668738B2 JP H0668738 B2 JPH0668738 B2 JP H0668738B2 JP 61189417 A JP61189417 A JP 61189417A JP 18941786 A JP18941786 A JP 18941786A JP H0668738 B2 JPH0668738 B2 JP H0668738B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- cache memory
- data
- interface unit
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔概要〕 キャッシュメモリとキャッシュ制御部を有し、上位から
のライトデータをキャッシュメモリに優先的に書込ん
で、その後ファイル記憶装置に書戻すファイル制御装置
のライトバック制御方式において、チャネルインターフ
ェイス部又はデバイスインターフェイス部をプロセッサ
で構成してライトバック処理機能を付与し、キャッシュ
制御部の障害時にライトバック処理を代行させるように
したものである。
のライトデータをキャッシュメモリに優先的に書込ん
で、その後ファイル記憶装置に書戻すファイル制御装置
のライトバック制御方式において、チャネルインターフ
ェイス部又はデバイスインターフェイス部をプロセッサ
で構成してライトバック処理機能を付与し、キャッシュ
制御部の障害時にライトバック処理を代行させるように
したものである。
本発明は、ファイル記憶装置を接続し、且つキャッシュ
メモリを有するファイル制御装置において、上位からの
ライトデータをキャッシュメモリに書込んだ後、キャッ
シュメモリのライトデータをファイル記憶装置に書込ん
で、キャッシュメモリとファイル記憶装置の内容を一致
をとるライトバック制御方式に関し、特に、キャッシュ
メモリの制御を行うキャッシュ制御部が障害を生じて
も、ライトバック機能を実行することのできるファイル
制御装置のライトバック制御方式に関する。
メモリを有するファイル制御装置において、上位からの
ライトデータをキャッシュメモリに書込んだ後、キャッ
シュメモリのライトデータをファイル記憶装置に書込ん
で、キャッシュメモリとファイル記憶装置の内容を一致
をとるライトバック制御方式に関し、特に、キャッシュ
メモリの制御を行うキャッシュ制御部が障害を生じて
も、ライトバック機能を実行することのできるファイル
制御装置のライトバック制御方式に関する。
近年のコンピュータシステムの高速化の要求に従い、外
部記憶システムのアクセスタイムの高速化が求められて
いる。
部記憶システムのアクセスタイムの高速化が求められて
いる。
このため、磁気ディスク装置などのファイル記憶装置を
制御するファイル制御装置にキャッシュメモリを設け、
ファイル記憶装置の内容の一部をキャッシュメモリに格
納しておくディスク・キャッシュと呼ばれるものが市場
に提供されている。
制御するファイル制御装置にキャッシュメモリを設け、
ファイル記憶装置の内容の一部をキャッシュメモリに格
納しておくディスク・キャッシュと呼ばれるものが市場
に提供されている。
このようなキャッシュメモリは、一般に半導体メモリ等
の電子メモリで構成されているので、上位コンピュータ
は、キャッシュメモリを用いて高速アクセスでき、アク
セスタイムの高速化が実現できる。
の電子メモリで構成されているので、上位コンピュータ
は、キャッシュメモリを用いて高速アクセスでき、アク
セスタイムの高速化が実現できる。
係るキャッシュメモリを備えたファイル記憶システムで
は、キャッシュメモリ上のデータと、ファイル記憶装置
上のデータとが一致がとれて、データに矛盾が生じない
必要がある。
は、キャッシュメモリ上のデータと、ファイル記憶装置
上のデータとが一致がとれて、データに矛盾が生じない
必要がある。
第５図は従来技術の説明図である。
図中、１は中央処理装置（以下ＣＰＵと称す）、２はチ
ャネル、３はファイル制御装置、４はキャッシュメモ
リ、５はファイル記憶装置である。
ャネル、３はファイル制御装置、４はキャッシュメモ
リ、５はファイル記憶装置である。
ファイル制御装置３は、ＣＰＵ１、チャネル２とファイ
ル記憶装置５との間に設けられ、チャネル２を介するＣ
ＰＵ１のアクセス要求に応じて、キャッシュメモリ４及
びファイル記憶装置５をアクセスするものである。
ル記憶装置５との間に設けられ、チャネル２を介するＣ
ＰＵ１のアクセス要求に応じて、キャッシュメモリ４及
びファイル記憶装置５をアクセスするものである。
ファイル制御装置３は、チャネル２との接続、データ転
送制御のためのチャネルインターフェイス部３０と、制
御用プロセッサ３１と、キャッシュメモリ４とのインタ
ーフェイス制御を行うキャッシュインターフェイス部３
２と、ファイル記憶装置５とのインターフェイス制御の
ためのデバイスインターフェイス部３３を有しており、
キャッシュメモリ４を含めてファイル制御装置３と称す
る。
送制御のためのチャネルインターフェイス部３０と、制
御用プロセッサ３１と、キャッシュメモリ４とのインタ
ーフェイス制御を行うキャッシュインターフェイス部３
２と、ファイル記憶装置５とのインターフェイス制御の
ためのデバイスインターフェイス部３３を有しており、
キャッシュメモリ４を含めてファイル制御装置３と称す
る。
このようなファイル制御装置３では、ＣＰＵ１からのリ
ード命令に対しては、先づキャッシュメモリ４をサーチ
し、要求されたデータが存在すれば（これをヒットとい
う）、キャッシュメモリ４から当該データをとり出し、
チャネルインターフェイス部３０を介し、チャネル２へ
転送し、キャッシュメモリ４に要求されたデータが存在
しなければ（これをミスという）、ファイル記憶装置５
からデータを取り出し、同様にチャネル２へ転送する。
ード命令に対しては、先づキャッシュメモリ４をサーチ
し、要求されたデータが存在すれば（これをヒットとい
う）、キャッシュメモリ４から当該データをとり出し、
チャネルインターフェイス部３０を介し、チャネル２へ
転送し、キャッシュメモリ４に要求されたデータが存在
しなければ（これをミスという）、ファイル記憶装置５
からデータを取り出し、同様にチャネル２へ転送する。
一方、ＣＰＵ１からのライト命令に対しては、ライトデ
ータは必ずキャッシュメモリ４に格納される。
ータは必ずキャッシュメモリ４に格納される。
この場合、ファイル記憶装置５とキャッシュメモリ４と
のデータの一致をとるために、与えられたライトデータ
をキャッシュメモリ４に書込むと同時にファイル記憶装
置５に書込むライトスルー方式と、キャッシュメモリ４
に書込んで書込み完了とした後、空き時間等を利用し
て、キャッシュメモリ４に書込まれたライトデータをキ
ャッシュメモリ４から読出し、ファイル記憶装置５に書
戻すライトバック方式とがある。
のデータの一致をとるために、与えられたライトデータ
をキャッシュメモリ４に書込むと同時にファイル記憶装
置５に書込むライトスルー方式と、キャッシュメモリ４
に書込んで書込み完了とした後、空き時間等を利用し
て、キャッシュメモリ４に書込まれたライトデータをキ
ャッシュメモリ４から読出し、ファイル記憶装置５に書
戻すライトバック方式とがある。
ライトスルー方式は、キャッシュメモリ４とファイル記
憶装置５との両方にライトデータが書込まれて書込み完
了となるため、データの一致が確実にとれる。
憶装置５との両方にライトデータが書込まれて書込み完
了となるため、データの一致が確実にとれる。
一方、ライトバック方式は、キャッシュメモリ４にライ
トデータが書込まれた時点で書込み完了となるため、Ｃ
ＰＵ１からみて高速のライト動作が可能となり、高速性
が要求される場合にはライトスルー方式より優れてい
る。
トデータが書込まれた時点で書込み完了となるため、Ｃ
ＰＵ１からみて高速のライト動作が可能となり、高速性
が要求される場合にはライトスルー方式より優れてい
る。
しかしながら、ライトバック方式では、ライトバック処
理を行う制御用プロセッサ３１に障害が発生した場合に
は、キャッシュメモリ４にライトバックされていないデ
ータが存在していると、キャッシュメモリ４とファイル
記憶装置５とのデータが一致しなくなるという重大な事
態が生じ、信頼性の低下をもたらすという問題がある。
理を行う制御用プロセッサ３１に障害が発生した場合に
は、キャッシュメモリ４にライトバックされていないデ
ータが存在していると、キャッシュメモリ４とファイル
記憶装置５とのデータが一致しなくなるという重大な事
態が生じ、信頼性の低下をもたらすという問題がある。
本発明は、ライトバック方式における障害によるデータ
の不一致を防止することのできるファイル制御装置のラ
イトバック制御方式を提供することを目的とする。
の不一致を防止することのできるファイル制御装置のラ
イトバック制御方式を提供することを目的とする。
第１図は本発明の原理説明図である。
図中、第５図で示したものと同一のものは同一の記号を
示してあり、３４はキャッシュ制御部であり、キャッシ
ュメモリ４のリード／ライト制御及びライトバック処理
を行うもの、３５は資源管理部であり、ファイル制御装
置３全体の資源管理を行うもの、３６はバスであり、チ
ャネルインターフェイス部３０、デバイスインターフェ
イス部３３、キャッシュメモリ４、キャッシュ制御部３
４及び資源管理部３５とを接続し、データ、制御信号の
やりとりを行うものである。
示してあり、３４はキャッシュ制御部であり、キャッシ
ュメモリ４のリード／ライト制御及びライトバック処理
を行うもの、３５は資源管理部であり、ファイル制御装
置３全体の資源管理を行うもの、３６はバスであり、チ
ャネルインターフェイス部３０、デバイスインターフェ
イス部３３、キャッシュメモリ４、キャッシュ制御部３
４及び資源管理部３５とを接続し、データ、制御信号の
やりとりを行うものである。
３０ａはプロセッサであり、チャネルインターフェイス
部３０に設けられ、チャネルインターフェイス制御の他
にライトバック処理機能を行うもの、３３ａはプロセッ
サであり、デバイスインターフェイス部３３に設けら
れ、デバイスインターフェイス制御の他にライトバック
処理機能を行うものである。
部３０に設けられ、チャネルインターフェイス制御の他
にライトバック処理機能を行うもの、３３ａはプロセッ
サであり、デバイスインターフェイス部３３に設けら
れ、デバイスインターフェイス制御の他にライトバック
処理機能を行うものである。
そして、資源管理部３５はキャッシュ制御部３４が障害
を生じてライトバック処理が不能となったとき、チャネ
ルインターフェイス部３０にライトバック処理を指示
し、障害の生じたキャッシュ制御部３４に代わってライ
トバック処理を実行させるようにしている。
を生じてライトバック処理が不能となったとき、チャネ
ルインターフェイス部３０にライトバック処理を指示
し、障害の生じたキャッシュ制御部３４に代わってライ
トバック処理を実行させるようにしている。
本発明では、チャネルインターフェイス部３０又はデバ
イスインターフェイス部３３をプロセッサ３０ａ、３３
ａで構成し、本来の機能であるインターフェイス機能に
加えてライトバック処理機能を付与している。
イスインターフェイス部３３をプロセッサ３０ａ、３３
ａで構成し、本来の機能であるインターフェイス機能に
加えてライトバック処理機能を付与している。
従って、これを利用してライトバック代行を行わせるこ
とができ、キャッシュメモリ４とファイル記憶装置５の
データの不一致を防止できる。
とができ、キャッシュメモリ４とファイル記憶装置５の
データの不一致を防止できる。
尚、デバイスインターフェイス部３３が複数ある時に
は、一のデバイスインターフェイス部をライトバック処
理とし、他をデバイスインターフェイス制御とすること
によって同様にライトバック代行を行わせることができ
る。
は、一のデバイスインターフェイス部をライトバック処
理とし、他をデバイスインターフェイス制御とすること
によって同様にライトバック代行を行わせることができ
る。
（ａ）一実施例構成の説明 第２図は本発明の一実施例構成図である。
図中、第１図及び第５図で示したものと同一のものは同
一の記号で示してあり、３７は共用メモリであり、この
内の一部の領域がキャッシュメモリ４として割当てられ
ているものである。
一の記号で示してあり、３７は共用メモリであり、この
内の一部の領域がキャッシュメモリ４として割当てられ
ているものである。
この例では、ファイル制御装置３は２つのチャネルイン
ターフェイス制御部（以下ＣＨＩＣと称す）３０が、２
つのデバイスインターフェイス制御部（以下ＤＶＩＣと
称す）３３が設けられ、ＣＨＩＣ３０及びＤＶＩＣ３３
にはプロセッサが含まれており、マイクロプログラムと
してチャネル又はデバイスインターフェイス制御プログ
ラムと、ライトバック処理プログラムが含まれている。
ターフェイス制御部（以下ＣＨＩＣと称す）３０が、２
つのデバイスインターフェイス制御部（以下ＤＶＩＣと
称す）３３が設けられ、ＣＨＩＣ３０及びＤＶＩＣ３３
にはプロセッサが含まれており、マイクロプログラムと
してチャネル又はデバイスインターフェイス制御プログ
ラムと、ライトバック処理プログラムが含まれている。
インターフェイス制御プログラムは、チャネル２又はフ
ァイル記憶装置（以下ＦＳＵと称す）５とのデータ／コ
マンドのやりとりを行うためのものである。
ァイル記憶装置（以下ＦＳＵと称す）５とのデータ／コ
マンドのやりとりを行うためのものである。
一方、キャッシュ制御部（以下ＣＣと称す）３４は、プ
ロセッサを含み、キャッシュメモリ４に格納されている
トラック番号、及びそのキャッシュメモリ４のアドレス
を管理情報としてテーブル内に持ち、キャッシュメモリ
４のリード／ライト制御を行う。
ロセッサを含み、キャッシュメモリ４に格納されている
トラック番号、及びそのキャッシュメモリ４のアドレス
を管理情報としてテーブル内に持ち、キャッシュメモリ
４のリード／ライト制御を行う。
又、資源管理部（以下ＲＭと称す）３５は、プロセッサ
を含み、ファイル制御装置３の各部の動作中／非動作中
を示すフラグ、キャッシュメモリ（以下ＳＳと称す）４
に対するライトバック完了／未了を示すフラグ、未処理
ライトバックデータのアドレスを格納し、且つ各部を制
御するとともにＣＣ３４の障害検出を行う。
を含み、ファイル制御装置３の各部の動作中／非動作中
を示すフラグ、キャッシュメモリ（以下ＳＳと称す）４
に対するライトバック完了／未了を示すフラグ、未処理
ライトバックデータのアドレスを格納し、且つ各部を制
御するとともにＣＣ３４の障害検出を行う。
従って、ＣＨＩＣ３０、ＤＶＩＣ３３、ＣＣ３４、ＲＭ
３５はプロセッサを含み、ＲＭ３５がＣＰＵ１からの処
理要求に対し排他制御を行い、通常の場合には、ＣＨＩ
Ｃ３０、ＤＶＩＣ３３をオンラインとし、チャネル又は
デバイスインターフェイス制御を行わせる。
３５はプロセッサを含み、ＲＭ３５がＣＰＵ１からの処
理要求に対し排他制御を行い、通常の場合には、ＣＨＩ
Ｃ３０、ＤＶＩＣ３３をオンラインとし、チャネル又は
デバイスインターフェイス制御を行わせる。
（ｂ）一実施例動作の説明 先づ、正常時の動作について説明する。
ＣＰＵ１からのデータ転送要求は、チャネル２を経由し
てＣＨＩＣ３０に伝えられる。
てＣＨＩＣ３０に伝えられる。
(i)ＣＨＩＣ３０は、要求がデータリード命令を含んで
いると、ＲＭ３５にＳＳ４の使用可否判断を求める。Ｒ
Ｍ３５はＣＣ３４がフラグによって非動作中であれば、
ＣＣ３４はＣＨＩＣ３０の要求トラック番がＳＳ４内に
あるかをテーブルの管理情報より調べる。
いると、ＲＭ３５にＳＳ４の使用可否判断を求める。Ｒ
Ｍ３５はＣＣ３４がフラグによって非動作中であれば、
ＣＣ３４はＣＨＩＣ３０の要求トラック番がＳＳ４内に
あるかをテーブルの管理情報より調べる。
ＳＳ４内に要求されたデータが存在する場合には、ＣＣ
３４の指示によりＳＳ４のデータがＣＨＩＣ３０に送ら
れ、ＣＨＩＣ３０からチャネル２を経由してデータがＣ
ＰＵ１へ送られる。
３４の指示によりＳＳ４のデータがＣＨＩＣ３０に送ら
れ、ＣＨＩＣ３０からチャネル２を経由してデータがＣ
ＰＵ１へ送られる。
一方、ＳＳ４内に要求されたデータが存在しない場合に
は、ＲＭ３５は、ＣＣ３４の判断結果を受け、空きＤＶ
ＩＣ３３の存在を調べ、ＤＶＩＣ３３に指示し、ＤＶＩ
Ｃ３３によってＦＳＵ５から要求されたデータが読出さ
れ、ＣＨＩＣ３０に送られ、同様にＣＨＩＣ３０からチ
ャネル２を経由してデータがＣＰＵ１へ送られる。
は、ＲＭ３５は、ＣＣ３４の判断結果を受け、空きＤＶ
ＩＣ３３の存在を調べ、ＤＶＩＣ３３に指示し、ＤＶＩ
Ｃ３３によってＦＳＵ５から要求されたデータが読出さ
れ、ＣＨＩＣ３０に送られ、同様にＣＨＩＣ３０からチ
ャネル２を経由してデータがＣＰＵ１へ送られる。
(ii)ＣＨＩＣ３０は、前述のデータ転送要求にデータラ
イト命令を含んでいると、ＲＭ３５にＳＳ４の使用可否
判断を求める。ＲＭ３５はＣＣ３４が非動作中であれ
ば、ＣＣ３４の使用を許可し、ＣＰＵ１から与えられた
ライトデータはＣＨＩＣ３０からＣＣ３４によりＳＳ４
に書き込まれ、書込み完了でＣＰＵ１へ書込み正常終了
を返す。
イト命令を含んでいると、ＲＭ３５にＳＳ４の使用可否
判断を求める。ＲＭ３５はＣＣ３４が非動作中であれ
ば、ＣＣ３４の使用を許可し、ＣＰＵ１から与えられた
ライトデータはＣＨＩＣ３０からＣＣ３４によりＳＳ４
に書き込まれ、書込み完了でＣＰＵ１へ書込み正常終了
を返す。
この書込まれたライトデータは、ＲＭ３５が空き時間等
の適当な時点で、ＲＭ３５はＣＣ３４にライトバック処
理を指示し、ＣＣ３４はＳＳ４のライトバック未処理デ
ータをＤＶＩＣ３３へ与え、ＦＳＵ５へ書き戻してライ
トバック制御する。
の適当な時点で、ＲＭ３５はＣＣ３４にライトバック処
理を指示し、ＣＣ３４はＳＳ４のライトバック未処理デ
ータをＤＶＩＣ３３へ与え、ＦＳＵ５へ書き戻してライ
トバック制御する。
このような正常な動作を行うファイル制御装置におい
て、ＣＣ３４が障害により使用できなくなった場合、Ｃ
Ｃ３４を接離してキャッシュメモリ（ＳＳ）４を使用し
ないリード／ライトオペレーションが実行される。
て、ＣＣ３４が障害により使用できなくなった場合、Ｃ
Ｃ３４を接離してキャッシュメモリ（ＳＳ）４を使用し
ないリード／ライトオペレーションが実行される。
この時、ＣＣ３４の障害発生前にＳＳ４に書込まれ、Ｆ
ＳＵ５へ書戻されていないデータがキャッシュメモリ
（ＳＳ）４に残されていると、ＳＳ４とＦＳＵ５のデー
タが一致しなくなり、キャッシュメモリ接離しオペレー
ションが実行できなくなる。
ＳＵ５へ書戻されていないデータがキャッシュメモリ
（ＳＳ）４に残されていると、ＳＳ４とＦＳＵ５のデー
タが一致しなくなり、キャッシュメモリ接離しオペレー
ションが実行できなくなる。
このため、次の手順でライトバック代行というリカバリ
処理を実行する。
処理を実行する。
第３図は本発明の一実施例ライトバック代行制御フロー
図、第４図はその動作タイミング図である。
図、第４図はその動作タイミング図である。
ＲＭ３５は、ＣＣ３４の障害を検出すると、キャッシ
ュメモリ（ＳＳ）４を使用したデータ転送を停止させ、
ＣＣ３４の動作禁止フラグを立てる。
ュメモリ（ＳＳ）４を使用したデータ転送を停止させ、
ＣＣ３４の動作禁止フラグを立てる。
ＲＭ３５は、ＳＳ４内のライトバック未処理データの
有無を、ライトバック完了／未了フラグより調べ、デー
タのライトバックが全て完了していれば、リカバリ処理
を終了する。
有無を、ライトバック完了／未了フラグより調べ、デー
タのライトバックが全て完了していれば、リカバリ処理
を終了する。
逆に、データのライトバックが完了していなければ、
ＲＭ３５は、ＣＨＩＣ３０、ＤＶＩＣ３３の動作フラグ
を調べる。
ＲＭ３５は、ＣＨＩＣ３０、ＤＶＩＣ３３の動作フラグ
を調べる。
全てのＣＨＩＣ３０、ＤＶＩＣ３３が動作中なら、これ
らの動作完了を待つ。
らの動作完了を待つ。
一方、ＣＨＩＣ３０、ＤＶＩＣ３３が非動作中で、即
ち非動作中のプロセッサが有ると判定すると、その非動
作中のプロセッサに１つを選んでオフラインとする。
ち非動作中のプロセッサが有ると判定すると、その非動
作中のプロセッサに１つを選んでオフラインとする。
例えば、ＣＨＩＣ３０が非動作中なら、そのプロセッサ
をオフラインにし、インターフェイス処理を停止させ
る。
をオフラインにし、インターフェイス処理を停止させ
る。
次に、ＲＭ３５は、このオフラインにされたＣＨＩＣ
３０（又はＤＶＩＣ３３）にライトバック処理代行を指
示し、未完了ライトバックデータのアドレスを与える。
３０（又はＤＶＩＣ３３）にライトバック処理代行を指
示し、未完了ライトバックデータのアドレスを与える。
従って、ライトバック処理代行を指示されたＣＨＩＣ３
０（又はＤＶＩＣ３３）のプロセッサは、ライトバック
処理プログラムの実行が可能となる。
０（又はＤＶＩＣ３３）のプロセッサは、ライトバック
処理プログラムの実行が可能となる。
ライトバック処理代行を指示されたプロセッサは、Ｓ
Ｓ４からライトバック未処理データを読み出し、インタ
ーフェイス処理可のオンラインのＤＶＩＣ３３へ与え、
ＦＳＵ５へ書き戻す。
Ｓ４からライトバック未処理データを読み出し、インタ
ーフェイス処理可のオンラインのＤＶＩＣ３３へ与え、
ＦＳＵ５へ書き戻す。
ライトバック処理代行を指示されたＣＨＩＣ３０（又
はＤＶＩＣ３３）のプロセッサがライトバック処理を完
了すると、ＲＭ３５へ完了通知する。
はＤＶＩＣ３３）のプロセッサがライトバック処理を完
了すると、ＲＭ３５へ完了通知する。
これによって、ＲＭ３５はこのライトバック処理の代行
を行ったＣＨＩＣ３０（又はＤＶＩＣ３３）のプロセッ
サをオンラインにし、インターフェイス処理に戻し、リ
カバリ処理を終了する。
を行ったＣＨＩＣ３０（又はＤＶＩＣ３３）のプロセッ
サをオンラインにし、インターフェイス処理に戻し、リ
カバリ処理を終了する。
この後は、ステップでＣＣ３４の動作禁止フラグが立
っているので、ＣＣ３４及びＳＳ４が切り離され、従っ
て、ＣＰＵ１からのアクセスは、全てＦＳＵ５に対して
行われることになる。
っているので、ＣＣ３４及びＳＳ４が切り離され、従っ
て、ＣＰＵ１からのアクセスは、全てＦＳＵ５に対して
行われることになる。
（ｃ）他の実施例の説明 上述の実施例では、ライトバック完了／未完了フラグ、
未処理ライトバックアドレスをＲＭ３５が有している
が、これを共用メモリ３７に設けてもよい。
未処理ライトバックアドレスをＲＭ３５が有している
が、これを共用メモリ３７に設けてもよい。
又、ＣＨＩＣ３０、ＤＶＩＣ３３は２個に限らず複数で
あればよく、全てのＣＨＩＣ３０、ＤＶＩＣ３３をプロ
セッサによる構成とする必要もない。
あればよく、全てのＣＨＩＣ３０、ＤＶＩＣ３３をプロ
セッサによる構成とする必要もない。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
以上説明した様に、本発明によれば、 ライトバック方式のキャッシュメモリ制御機能を有する
ファイル制御装置において、キャッシュ制御部の障害発
生時にも、キャッシュメモリのデータとファイル記憶装
置のデータの不一致を防止することができるという効果
を奏する。
ファイル制御装置において、キャッシュ制御部の障害発
生時にも、キャッシュメモリのデータとファイル記憶装
置のデータの不一致を防止することができるという効果
を奏する。
従って、高速性に優れているが、データの信頼性の劣る
ライトバック方式のデータ信頼性向上に寄与する。
ライトバック方式のデータ信頼性向上に寄与する。
第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図は本発明の一実施例ライトバック代行制御フロー
図、 第４図は第３図における動作タイミング図、 第５図は従来技術に説明図である。 図中、３……ファイル制御装置、 ４……キャッシュメモリ、 ５……ファイル記憶装置、 ３０……チャネルインターフェイス部、 ３３……デバイスインターフェイス部、 ３４……キャッシュ制御部、 ３５……資源管理部。
図、 第４図は第３図における動作タイミング図、 第５図は従来技術に説明図である。 図中、３……ファイル制御装置、 ４……キャッシュメモリ、 ５……ファイル記憶装置、 ３０……チャネルインターフェイス部、 ３３……デバイスインターフェイス部、 ３４……キャッシュ制御部、 ３５……資源管理部。
Claims (1)
- 【請求項１】チャネルインターフェイス部（３０）、デ
バイスインターフェイス部（３３）、キャッシュメモリ
（４）、キャッシュ制御部（３４）及び資源管理部（３
５）を有し、 該キャッシュ制御部（３４）によって上位からのライト
データを該キャッシュメモリ（４）に書込んだ後、該キ
ャッシュメモリ（４）の書込まれたライトデータを該デ
バイスインターフェイス部（３３）を介しファイル記憶
装置（５）に書戻すファイル制御装置のライトバック制
御方式において、 該チャネルインターフェイス部（３０）及び該デバイス
インターフェイス部（３３）の少なくとも一方をプロセ
ッサで構成するとともにライトバック処理機能を付与
し、 該キャッシュ制御部（３４）の障害時に、該資源管理部
（３５）の指示の元に該ライトバック処理機能が付与さ
れた該チャネルインターフェイス部（３０）又はデバイ
スインターフェイス部（３３）にライトバック処理を代
行させて、 該キャッシュメモリ（４）のライトバックされていない
データを該ファイル記憶装置（５）へ書戻すことを 特徴とするファイル制御装置のライトバック制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189417A JPH0668738B2 (ja) | 1986-08-12 | 1986-08-12 | フアイル制御装置のライトバツク制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189417A JPH0668738B2 (ja) | 1986-08-12 | 1986-08-12 | フアイル制御装置のライトバツク制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345656A JPS6345656A (ja) | 1988-02-26 |
| JPH0668738B2 true JPH0668738B2 (ja) | 1994-08-31 |
Family
ID=16240914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61189417A Expired - Fee Related JPH0668738B2 (ja) | 1986-08-12 | 1986-08-12 | フアイル制御装置のライトバツク制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668738B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555040B2 (ja) * | 2004-09-22 | 2010-09-29 | 株式会社日立製作所 | ストレージ装置及びストレージ装置のライトアクセス処理方法 |
-
1986
- 1986-08-12 JP JP61189417A patent/JPH0668738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6345656A (ja) | 1988-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4817783B2 (ja) | Ｒａｉｄシステム及びそのリビルド／コピーバック処理方法 | |
| US5802345A (en) | Computer system with a reduced number of command end interrupts from auxiliary memory unit and method of reducing the number of command end interrupts | |
| JP3136036B2 (ja) | ディスク制御装置の制御方法 | |
| US6604171B1 (en) | Managing a cache memory | |
| US20080091973A1 (en) | Configuring cache memory from a storage controller | |
| US6591335B1 (en) | Fault tolerant dual cache system | |
| WO1997048047A1 (en) | Improved non-volatile and volatile cache providing data integrity | |
| US7426588B2 (en) | Storage apparatus | |
| IL183470A (en) | Managing multiprocessor operations | |
| US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
| JP3266470B2 (ja) | 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム | |
| US20160132271A1 (en) | Computer system | |
| JP2009053946A (ja) | 二重化コントーラ構成ブロックデバイス制御装置 | |
| JPH06214782A (ja) | プロセッサ制御コード導入システムおよび方法 | |
| US7136972B2 (en) | Apparatus, system, and method for distributed management in a storage system | |
| KR100423812B1 (ko) | 디스크 캐쉬메모리 제어기 및 패리티 연산장치를 구비한알에이아이디 제어기 및 패리티 연산방법 | |
| JP3186725B2 (ja) | ディスクアレイ制御装置、ディスクアレイ制御システム、その方法及びプログラムを記憶した記憶媒体 | |
| JPS6345656A (ja) | フアイル制御装置のライトバツク制御方式 | |
| JPH1091363A (ja) | パリティ生成方式及びそれを用いたディスクアレイ制御装置 | |
| JP2004164171A (ja) | パス冗長化装置及び方法 | |
| JP3515495B2 (ja) | ディスク制御装置及びその制御方法 | |
| JP2005025371A (ja) | ディスクアレイ装置及びデータ書き込み制御方法 | |
| JPH0830402A (ja) | パリティ格納方法 | |
| JP2723388B2 (ja) | プロセッサモジュールの内部バス制御方法及び情処理装置 | |
| JPH11237959A (ja) | 多重書き込み記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |