JPH0669036A - 巻線チップインダクタ及びその製造方法 - Google Patents
巻線チップインダクタ及びその製造方法Info
- Publication number
- JPH0669036A JPH0669036A JP4215961A JP21596192A JPH0669036A JP H0669036 A JPH0669036 A JP H0669036A JP 4215961 A JP4215961 A JP 4215961A JP 21596192 A JP21596192 A JP 21596192A JP H0669036 A JPH0669036 A JP H0669036A
- Authority
- JP
- Japan
- Prior art keywords
- core
- wire
- connecting piece
- chip inductor
- wound chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 合理的に安価に得られる巻線チップインダク
タ及びその製造方法を提供するものである。 【構成】 帯状のリードフレーム１上に複数形成された
一対のリード端子２ａ，２ｂが有するコア接続片を相対
的に起立させ、電極接続片３ａ，３ｂとの間に複数のＵ
形コアを設置した後、接着剤を用いて接着固定する。引
き続き、リードフレーム１の一端側を切断してコアワー
ク６を複数連鎖状に形成した後、複数のＵ形コアにコイ
ルを連鎖状に巻回し、このコイルの端末を一対の電極接
続片３ａ，３ｂにそれぞれ接続する電気的接続を経るこ
とで複数のインダクタ素子体を得る。更に、複数のイン
ダクタ素子体相互間のコイルを切断し、各インダクタ素
子の外周をモールド成形した後、リードフレーム１の他
端側を切断して複数の開磁路構成の巻線チップインダク
タを製造する。
タ及びその製造方法を提供するものである。 【構成】 帯状のリードフレーム１上に複数形成された
一対のリード端子２ａ，２ｂが有するコア接続片を相対
的に起立させ、電極接続片３ａ，３ｂとの間に複数のＵ
形コアを設置した後、接着剤を用いて接着固定する。引
き続き、リードフレーム１の一端側を切断してコアワー
ク６を複数連鎖状に形成した後、複数のＵ形コアにコイ
ルを連鎖状に巻回し、このコイルの端末を一対の電極接
続片３ａ，３ｂにそれぞれ接続する電気的接続を経るこ
とで複数のインダクタ素子体を得る。更に、複数のイン
ダクタ素子体相互間のコイルを切断し、各インダクタ素
子の外周をモールド成形した後、リードフレーム１の他
端側を切断して複数の開磁路構成の巻線チップインダク
タを製造する。
Description
【０００１】
【産業上の利用分野】本発明は、主として高周波用トラ
ンス等に用いられ、面実装に適用可能な電子回路に供さ
れるインダクタンス素子としての巻線チップインダクタ
及びその製造方法に関する。
ンス等に用いられ、面実装に適用可能な電子回路に供さ
れるインダクタンス素子としての巻線チップインダクタ
及びその製造方法に関する。
【０００２】
【従来の技術】従来、各種の微小電子回路の回路素子と
して用いられる巻線チップインダクタは、例えば図１４
に示す如く外観を有している。この巻線チップインダク
タ２５は、底板部をリードフレーム２０の切片とする箱
状絶縁体成形部２４内に、コア（磁心）にマイクロ・コ
イルを巻回したインダクタ素子体を収納した構成になっ
ている。
して用いられる巻線チップインダクタは、例えば図１４
に示す如く外観を有している。この巻線チップインダク
タ２５は、底板部をリードフレーム２０の切片とする箱
状絶縁体成形部２４内に、コア（磁心）にマイクロ・コ
イルを巻回したインダクタ素子体を収納した構成になっ
ている。
【０００３】このような巻線チップインダクタ２５は、
図１３（Ａ）〜（Ｄ）に示す如く工程を経て製造され
る。先ず、図１３（Ａ）に示すように導電材料から成る
帯状のリードフレーム２０表面の対向する位置に所定の
間隔を置いて立設された対の嵌合部２１ａ，２１ｂ間
に、コア２３にマイクロ・コイル２２を施して成るイン
ダクタ素子体を（それを構成する形成工程により）段階
別，又は一括に嵌合した後、嵌合部２１ａ，２１ｂに半
田付けを施し、図１３（Ｂ）に示すようなインダクタ素
子体を得る。
図１３（Ａ）〜（Ｄ）に示す如く工程を経て製造され
る。先ず、図１３（Ａ）に示すように導電材料から成る
帯状のリードフレーム２０表面の対向する位置に所定の
間隔を置いて立設された対の嵌合部２１ａ，２１ｂ間
に、コア２３にマイクロ・コイル２２を施して成るイン
ダクタ素子体を（それを構成する形成工程により）段階
別，又は一括に嵌合した後、嵌合部２１ａ，２１ｂに半
田付けを施し、図１３（Ｂ）に示すようなインダクタ素
子体を得る。
【０００４】次に、リードフレーム２０表面上における
インダクタ素子体（その嵌合部２１ａ，２１ｂ）の外周
（リードフレーム２０の裏面は対象外）に対し、図１３
（Ｃ）及び（Ｄ）に示すようにエポキシ樹脂等によるト
ランスファ成形を行って絶縁体成形部２４を形成する。
最終的に、リードフレーム２０の余分箇所を所定の寸法
で切断することにより、図１４の如く巻線チップインダ
クタ２５が得られる。
インダクタ素子体（その嵌合部２１ａ，２１ｂ）の外周
（リードフレーム２０の裏面は対象外）に対し、図１３
（Ｃ）及び（Ｄ）に示すようにエポキシ樹脂等によるト
ランスファ成形を行って絶縁体成形部２４を形成する。
最終的に、リードフレーム２０の余分箇所を所定の寸法
で切断することにより、図１４の如く巻線チップインダ
クタ２５が得られる。
【０００５】
【発明が解決しようとする課題】上述した巻線チップイ
ンダクタの製造方法の場合、マイクロ・コイルの端末を
処理する工程において、コア両端面（金属層）にリード
を処理する工程を要する他、インダクタ素子体を得た後
にもマイクロ・コイルの引出し端部とリードフレームの
先端挟持部とをコア両端面にて半田付けする工程を要す
る。このように、リードの端末処理を複数のインダクタ
素子体毎に別個に２段階に分けて行うと、製造する巻線
チップインダクタの数が多ければ歩留まりが低下してし
まう。即ち、従来の巻線チップインダクタの製造方法
は、製造工程に不合理があって、生産性が優れない為、
結果的に巻線チップインダクタ単体を安価に提供し難い
という重大な欠点がある。
ンダクタの製造方法の場合、マイクロ・コイルの端末を
処理する工程において、コア両端面（金属層）にリード
を処理する工程を要する他、インダクタ素子体を得た後
にもマイクロ・コイルの引出し端部とリードフレームの
先端挟持部とをコア両端面にて半田付けする工程を要す
る。このように、リードの端末処理を複数のインダクタ
素子体毎に別個に２段階に分けて行うと、製造する巻線
チップインダクタの数が多ければ歩留まりが低下してし
まう。即ち、従来の巻線チップインダクタの製造方法
は、製造工程に不合理があって、生産性が優れない為、
結果的に巻線チップインダクタ単体を安価に提供し難い
という重大な欠点がある。
【０００６】本発明は、かかる問題点を解決すべくなさ
れたもので、その技術的課題は、合理的に安価に得られ
る巻線チップインダクタ及びその製造方法を提供するこ
とにある。
れたもので、その技術的課題は、合理的に安価に得られ
る巻線チップインダクタ及びその製造方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明によれば、第１の
電極接続片及び第１のコア接続片を有する第１のリード
端子、第１の電極接続片及び第１のコア接続片にそれぞ
れ所定間隔を隔てて対向した第２の電極接続片及び第２
のコア接続片を有する第２のリード端子、第１及び第２
のコア接続片間に配されたコア、コアに巻回され、且つ
第１及び第２の電極接続片に接続されたコイル、及びコ
イルの外周にモールド成形された樹脂を含む巻線チップ
インダクタが得られる。
電極接続片及び第１のコア接続片を有する第１のリード
端子、第１の電極接続片及び第１のコア接続片にそれぞ
れ所定間隔を隔てて対向した第２の電極接続片及び第２
のコア接続片を有する第２のリード端子、第１及び第２
のコア接続片間に配されたコア、コアに巻回され、且つ
第１及び第２の電極接続片に接続されたコイル、及びコ
イルの外周にモールド成形された樹脂を含む巻線チップ
インダクタが得られる。
【０００８】又、本発明によれば、第１の電極接続片及
び第１のコア接続片を有する第１のリード端子と、第１
の電極接続片及び第１のコア接続片にそれぞれ所定間隔
を隔てて対向した第２の電極接続片及び第２のコア接続
片を有する第２のリード端子とを用意し、第１及び第２
のコア接続片間にコアを配し、熱硬化性接着剤によりコ
アを第１及び第２のリード端子に接着し、コアに巻線を
施してコイルと成し、コイルの両端を第１及び第２の電
極接続片にそれぞれ接続し、コイルの外周を樹脂にてモ
ールド成形する巻線チップインダクタの製造方法が得ら
れる。
び第１のコア接続片を有する第１のリード端子と、第１
の電極接続片及び第１のコア接続片にそれぞれ所定間隔
を隔てて対向した第２の電極接続片及び第２のコア接続
片を有する第２のリード端子とを用意し、第１及び第２
のコア接続片間にコアを配し、熱硬化性接着剤によりコ
アを第１及び第２のリード端子に接着し、コアに巻線を
施してコイルと成し、コイルの両端を第１及び第２の電
極接続片にそれぞれ接続し、コイルの外周を樹脂にてモ
ールド成形する巻線チップインダクタの製造方法が得ら
れる。
【０００９】一方、本発明によれば、互いに所定間隔を
有して対向すると共に、コア接続片及び電極接続片を有
する一対のリード端子を帯状のリードフレーム上に複数
形成加工するリード端子形成段階と、一対のリード端子
毎のコア接続片をそれぞれ相対的に起立させ、該起立状
態のコア接続片及び電極接続片のそれぞれの間に複数の
コアを設置するコア設置段階と、一対のリード端子及び
コアのそれぞれの間を熱硬化耐熱性の接着剤を用いて接
着固定する接着固定段階と、リードフレームの一端側を
切断することにより、一対のリード端子，一対の電極接
続片，及びコアから単位構成されるコアワークを複数連
鎖状に形成するコアワーク形成段階と、複数のコアにコ
イルを連鎖状に巻回し、該コイルの端末を一対の電極接
続片にそれぞれ接続することにより、一対のリード端子
及びコイルの端末の電気的接続を複数のコアワーク毎に
行うことで複数のインダクタ素子体を得る巻線端末接続
段階とを含む巻線チップインダクタの製造方法が得られ
る。
有して対向すると共に、コア接続片及び電極接続片を有
する一対のリード端子を帯状のリードフレーム上に複数
形成加工するリード端子形成段階と、一対のリード端子
毎のコア接続片をそれぞれ相対的に起立させ、該起立状
態のコア接続片及び電極接続片のそれぞれの間に複数の
コアを設置するコア設置段階と、一対のリード端子及び
コアのそれぞれの間を熱硬化耐熱性の接着剤を用いて接
着固定する接着固定段階と、リードフレームの一端側を
切断することにより、一対のリード端子，一対の電極接
続片，及びコアから単位構成されるコアワークを複数連
鎖状に形成するコアワーク形成段階と、複数のコアにコ
イルを連鎖状に巻回し、該コイルの端末を一対の電極接
続片にそれぞれ接続することにより、一対のリード端子
及びコイルの端末の電気的接続を複数のコアワーク毎に
行うことで複数のインダクタ素子体を得る巻線端末接続
段階とを含む巻線チップインダクタの製造方法が得られ
る。
【００１０】又、本発明によれば、上記巻線チップイン
ダクタの製造方法において、複数のコアの両端の接合面
に平板状コアをそれぞれ平面接合する平板状コア接合段
階を含む巻線チップインダクタの製造方法や、コア設置
段階は、複数の鍔部を有するＵ形コアを用いるものであ
って、更に複数のＵ形コアの両端の鍔部に平板状コアを
それぞれ接合架設する平板状コア接合架設段階を含む巻
線チップインダクタの製造方法が得られる。
ダクタの製造方法において、複数のコアの両端の接合面
に平板状コアをそれぞれ平面接合する平板状コア接合段
階を含む巻線チップインダクタの製造方法や、コア設置
段階は、複数の鍔部を有するＵ形コアを用いるものであ
って、更に複数のＵ形コアの両端の鍔部に平板状コアを
それぞれ接合架設する平板状コア接合架設段階を含む巻
線チップインダクタの製造方法が得られる。
【００１１】更に、本発明によれば、上記何れか一つの
巻線チップインダクタの製造方法において、更に、複数
のインダクタ素子体相互間におけるコイルを切断する巻
線端末処理段階と、複数のインダクタ素子の外周を一対
のリード端子の両端部を残してそれぞれモールド成形す
るモールド成形段階と、リードフレームの他端側を切断
することにより、複数の巻線チップインダクタを得る切
断仕上げ段階とを含む巻線チップインダクタの製造方法
が得られる。
巻線チップインダクタの製造方法において、更に、複数
のインダクタ素子体相互間におけるコイルを切断する巻
線端末処理段階と、複数のインダクタ素子の外周を一対
のリード端子の両端部を残してそれぞれモールド成形す
るモールド成形段階と、リードフレームの他端側を切断
することにより、複数の巻線チップインダクタを得る切
断仕上げ段階とを含む巻線チップインダクタの製造方法
が得られる。
【００１２】加えて、本発明によれば、上記巻線チップ
インダクタの製造方法により製造された巻線チップイン
ダクタが得られる。
インダクタの製造方法により製造された巻線チップイン
ダクタが得られる。
【００１３】
【実施例】以下に実施例を挙げ、本発明の巻線チップイ
ンダクタ及びその製造方法について、図面を参照して詳
細に説明する。
ンダクタ及びその製造方法について、図面を参照して詳
細に説明する。
【００１４】初めに本発明の巻線チップインダクタの製
造方法の概要を説明する。本発明の巻線チップインダク
タの製造方法は、それぞれ段階別にリード端子形成工
程，接着固定工程，コア設置工程，接着固定工程，コア
ワーク形成工程，巻線端末接続工程，モールド成形工
程，及び切断仕上げ工程を経ることにより得られるもの
である。
造方法の概要を説明する。本発明の巻線チップインダク
タの製造方法は、それぞれ段階別にリード端子形成工
程，接着固定工程，コア設置工程，接着固定工程，コア
ワーク形成工程，巻線端末接続工程，モールド成形工
程，及び切断仕上げ工程を経ることにより得られるもの
である。
【００１５】図１は、本発明の一実施例に係る巻線チッ
プインダクタの製造方法におけるリード端子形成段階を
説明するために示したもので、同図（Ａ）はリード端子
形成工程を経たリードフレームを示した斜視図で、同図
（Ｂ）はその部分拡大図である。この段階では、帯状の
リードフレーム１上に所定間隔を隔てて一対のリード端
子２ａ，２ｂが互い対向するように複数形成加工されて
いる。このうち、リード端子２ａは電極接続片３ａ及び
コア接続片４ａを有し、リード端子２ｂは電極接続片３
ｂ及びコア接続片４ｂを有する。尚、コア接続片４ａ，
４ｂは、それぞれ電極接続片３ａ，３ｂの間に起立可能
なように切り込みが施されて配置されている。
プインダクタの製造方法におけるリード端子形成段階を
説明するために示したもので、同図（Ａ）はリード端子
形成工程を経たリードフレームを示した斜視図で、同図
（Ｂ）はその部分拡大図である。この段階では、帯状の
リードフレーム１上に所定間隔を隔てて一対のリード端
子２ａ，２ｂが互い対向するように複数形成加工されて
いる。このうち、リード端子２ａは電極接続片３ａ及び
コア接続片４ａを有し、リード端子２ｂは電極接続片３
ｂ及びコア接続片４ｂを有する。尚、コア接続片４ａ，
４ｂは、それぞれ電極接続片３ａ，３ｂの間に起立可能
なように切り込みが施されて配置されている。
【００１６】図２は、この巻線チップインダクタの製造
方法におけるコア設置段階を説明するために示したリー
ドフレーム及びコアの斜視図である。この段階では、一
対のリード端子２ａ，２ｂ毎のコア接続片４ａ，４ｂを
それぞれ図示の如く相対的に起立させた後、起立状態の
コア接続片４ａ，４ｂ及び電極接続片３ａ，３ｂのそれ
ぞれの間に複数のＵ形コア５を設置する。
方法におけるコア設置段階を説明するために示したリー
ドフレーム及びコアの斜視図である。この段階では、一
対のリード端子２ａ，２ｂ毎のコア接続片４ａ，４ｂを
それぞれ図示の如く相対的に起立させた後、起立状態の
コア接続片４ａ，４ｂ及び電極接続片３ａ，３ｂのそれ
ぞれの間に複数のＵ形コア５を設置する。
【００１７】図３は、この巻線チップインダクタの製造
方法における接着固定段階とコアワーク形成段階とを説
明するために示したもので、同図（Ａ）は接着固定工程
を経たリードフレーム上のリード端子及びコアを示した
斜視図で、同図（Ｂ）はコアワーク形成工程を経たコア
ワークを示した斜視図である。
方法における接着固定段階とコアワーク形成段階とを説
明するために示したもので、同図（Ａ）は接着固定工程
を経たリードフレーム上のリード端子及びコアを示した
斜視図で、同図（Ｂ）はコアワーク形成工程を経たコア
ワークを示した斜視図である。
【００１８】この段階では、先ず一対のリード端子２
ａ，２ｂ及びＵ形コア５のそれぞれの間をＵＶ接着剤，
或いはエポキシ等の熱硬化耐熱性の接着剤としての熱硬
化樹脂（図示せず）により接着固定する。引き続き、図
３（Ｂ）に示すように、リードフレーム１の一端側を切
断することにより、一対のリード端子２ａ，２ｂと、一
対の電極接続片３ａ，３ｂとＵ形コア５とから単位構成
されるコアワーク６を複数連鎖状に形成する。
ａ，２ｂ及びＵ形コア５のそれぞれの間をＵＶ接着剤，
或いはエポキシ等の熱硬化耐熱性の接着剤としての熱硬
化樹脂（図示せず）により接着固定する。引き続き、図
３（Ｂ）に示すように、リードフレーム１の一端側を切
断することにより、一対のリード端子２ａ，２ｂと、一
対の電極接続片３ａ，３ｂとＵ形コア５とから単位構成
されるコアワーク６を複数連鎖状に形成する。
【００１９】図４は、この巻線チップインダクタの製造
方法における巻線端末接続段階を説明するために示した
もので、同図（Ａ）は巻線端末接続工程を経た後の複数
のインダクタ素子体を示した斜視図で、同図（Ｂ）はそ
の部分拡大図である。
方法における巻線端末接続段階を説明するために示した
もので、同図（Ａ）は巻線端末接続工程を経た後の複数
のインダクタ素子体を示した斜視図で、同図（Ｂ）はそ
の部分拡大図である。
【００２０】この段階では、複数のＵ形コア５にコイル
７を連鎖状に巻回し、巻線端末８ａ，８ｂを一対の電極
接続片３ａ，３ｂにそれぞれ接続することにより、一対
のリード端子２ａ，２ｂ及び巻線端末８ａ，８ｂの電気
的接続を複数のコアワーク６毎に行って、複数のインダ
クタ素子体を得る。
７を連鎖状に巻回し、巻線端末８ａ，８ｂを一対の電極
接続片３ａ，３ｂにそれぞれ接続することにより、一対
のリード端子２ａ，２ｂ及び巻線端末８ａ，８ｂの電気
的接続を複数のコアワーク６毎に行って、複数のインダ
クタ素子体を得る。
【００２１】この際、一対の電極接続片３ａ，３ｂは、
リード端子２ａ，２ｂと一体的に構成されている為、コ
イル７とリード端子２ａ，２ｂとの電気的接続は一工程
で簡易に行い得る。又、ここでは、電極接続片３ａ，３
ｂのそれぞれが二股に分かれた同じものであり、巻線端
末８ａ，８ｂは何れの電極と接続しても同じ電気的接続
を得ることができる。更に、電気接続片３ａ，３ｂを使
い分けることでコイル７の巻数を微調整することができ
る。因みに、この電気的接続は汎用的な半田付けによっ
ても行い得るが、半田による溶融のない高信頼性のスポ
ット溶接等により電気的に接続するのが望ましい。この
後、巻線端末処理段階にて各インダクタ素子体相互間の
コイル７を切断する（図示せず）。
リード端子２ａ，２ｂと一体的に構成されている為、コ
イル７とリード端子２ａ，２ｂとの電気的接続は一工程
で簡易に行い得る。又、ここでは、電極接続片３ａ，３
ｂのそれぞれが二股に分かれた同じものであり、巻線端
末８ａ，８ｂは何れの電極と接続しても同じ電気的接続
を得ることができる。更に、電気接続片３ａ，３ｂを使
い分けることでコイル７の巻数を微調整することができ
る。因みに、この電気的接続は汎用的な半田付けによっ
ても行い得るが、半田による溶融のない高信頼性のスポ
ット溶接等により電気的に接続するのが望ましい。この
後、巻線端末処理段階にて各インダクタ素子体相互間の
コイル７を切断する（図示せず）。
【００２２】図５は、この巻線チップインダクタの製造
方法におけるモールド成形段階を説明するために示した
インダクタ素子体の斜視図である。この段階では、イン
ダクタ素子体の外周を一対のリード端子２ａ，２ｂの両
端部を残してモールド成形し、絶縁体部を備えたモール
ド成形体９とする。このモールド成形後は、ブラスト等
によりモールド成形体９のバリを除去する。
方法におけるモールド成形段階を説明するために示した
インダクタ素子体の斜視図である。この段階では、イン
ダクタ素子体の外周を一対のリード端子２ａ，２ｂの両
端部を残してモールド成形し、絶縁体部を備えたモール
ド成形体９とする。このモールド成形後は、ブラスト等
によりモールド成形体９のバリを除去する。
【００２３】図６は、この巻線チップインダクタの製造
方法における切断仕上げ段階を説明するために示したも
ので、同図（Ａ）は切断仕上げ工程を経た後の複数の巻
線チップインダクタを示した斜視図で、同図（Ｂ）はそ
の部分拡大図である。
方法における切断仕上げ段階を説明するために示したも
ので、同図（Ａ）は切断仕上げ工程を経た後の複数の巻
線チップインダクタを示した斜視図で、同図（Ｂ）はそ
の部分拡大図である。
【００２４】この段階では、リードフレーム１の他端側
を切断することにより、完成品としての複数の巻線チッ
プインダクタ１０を得る。又、リードフレーム１の他端
側を切断した後には、図６（Ａ）に示す如くモールド成
形体９からはみ出しているリード端子２ａ，２ｂの両端
部をモールド成形体９の側面か下面に沿わせて折り曲
げ、箱形状体に成形すれば良い。
を切断することにより、完成品としての複数の巻線チッ
プインダクタ１０を得る。又、リードフレーム１の他端
側を切断した後には、図６（Ａ）に示す如くモールド成
形体９からはみ出しているリード端子２ａ，２ｂの両端
部をモールド成形体９の側面か下面に沿わせて折り曲
げ、箱形状体に成形すれば良い。
【００２５】このような巻線チップインダクタの製造方
法によれば、リードの端末処理を簡易に連続的に行い得
るので、リード端子２ａ，２ｂの両端部を基板等に対す
る接続部分とする開磁路構成の巻線チップインダクタ１
０を多量に効率良く製造することができる。又、この巻
線チップインダクタ１０は、Ｕ形コア５とリード端子２
ａ，２ｂとを接着することにより、リード端子２ａ，２
ｂと電極接続片３ａ，３ｂとを有するコアワーク６をコ
ア単体ではなく連鎖状の構造体として形成しているの
で、ハンドリング性に優れる他、より小型化を図り得
る。
法によれば、リードの端末処理を簡易に連続的に行い得
るので、リード端子２ａ，２ｂの両端部を基板等に対す
る接続部分とする開磁路構成の巻線チップインダクタ１
０を多量に効率良く製造することができる。又、この巻
線チップインダクタ１０は、Ｕ形コア５とリード端子２
ａ，２ｂとを接着することにより、リード端子２ａ，２
ｂと電極接続片３ａ，３ｂとを有するコアワーク６をコ
ア単体ではなく連鎖状の構造体として形成しているの
で、ハンドリング性に優れる他、より小型化を図り得
る。
【００２６】即ち、ここで得られる巻線チップインダク
タは、第１の電極接続片３ａ及び第１のコア接続片４ａ
を有する第１のリード端子２ａと、第１の電極接続片３
ａ及び第１のコア接続片４ａにそれぞれ所定間隔を隔て
て対向した第２の電極接続片３ｂ及び第２のコア接続片
４ｂを有する第２のリード端子２ｂと、第１及び第２の
コア接続片４ａ，４ｂ間に配されたコアと、コアに巻回
され、且つ第１及び第２の電極接続片３ａ，３ｂに接続
されたコイルと、コイルの外周にモールド成形された樹
脂とを含むものとなる。
タは、第１の電極接続片３ａ及び第１のコア接続片４ａ
を有する第１のリード端子２ａと、第１の電極接続片３
ａ及び第１のコア接続片４ａにそれぞれ所定間隔を隔て
て対向した第２の電極接続片３ｂ及び第２のコア接続片
４ｂを有する第２のリード端子２ｂと、第１及び第２の
コア接続片４ａ，４ｂ間に配されたコアと、コアに巻回
され、且つ第１及び第２の電極接続片３ａ，３ｂに接続
されたコイルと、コイルの外周にモールド成形された樹
脂とを含むものとなる。
【００２７】ところで、巻線チップインダクタ１０は、
先の一実施例のものとは異なる構成を成すようにするこ
ともできる。例えば、図２で説明したコア設置工程にて
複数のＵ形コア５の両端の接合面に別個な平板状コア
（Ｉ形コア）をそれぞれ平面接合する平板状コア接合工
程（段階）を行い、この後に図３（Ａ）で説明した接着
固定工程を行うようにすればインダクタ素子体の構成が
相違する。このインダクタ素子体を備えた開磁路構成の
巻線チップインダクタ（図示せず）も、先の一実施例の
ものと同等の効果を有する。
先の一実施例のものとは異なる構成を成すようにするこ
ともできる。例えば、図２で説明したコア設置工程にて
複数のＵ形コア５の両端の接合面に別個な平板状コア
（Ｉ形コア）をそれぞれ平面接合する平板状コア接合工
程（段階）を行い、この後に図３（Ａ）で説明した接着
固定工程を行うようにすればインダクタ素子体の構成が
相違する。このインダクタ素子体を備えた開磁路構成の
巻線チップインダクタ（図示せず）も、先の一実施例の
ものと同等の効果を有する。
【００２８】又、コア設置段階で複数の鍔部を有するＵ
形コア５を用いるものとし、図４で説明した巻線端末接
続段階にて図７に示す如く、Ｕ形コア５の鍔部に対して
コイル７の高さを若干低めにしておき、更に図８に示す
如く複数のＵ形コア５の両端の鍔部に平板状コア１１を
それぞれ接合架設する平板状コア接合架設工程（段階）
を行っても、他のインダクタ素子体を構成することがで
きる。
形コア５を用いるものとし、図４で説明した巻線端末接
続段階にて図７に示す如く、Ｕ形コア５の鍔部に対して
コイル７の高さを若干低めにしておき、更に図８に示す
如く複数のＵ形コア５の両端の鍔部に平板状コア１１を
それぞれ接合架設する平板状コア接合架設工程（段階）
を行っても、他のインダクタ素子体を構成することがで
きる。
【００２９】このインダクタ素子体に対しても図９に示
す如く、インダクタ素子体の外周を一対のリード端子２
ａ，２ｂの両端部を残してモールド成形し、絶縁成形体
を備えたモールド成形体９を得た後、図１０（Ａ）及び
（Ｂ）に示す如く切断仕上げ段階を行えば、先の一実施
例のものとは異なる他の複数の巻線チップインダクタ１
２を得ることができる。この巻線チップインダクタ１２
は、閉磁路構成となり、インダクション係数を増大し得
る。
す如く、インダクタ素子体の外周を一対のリード端子２
ａ，２ｂの両端部を残してモールド成形し、絶縁成形体
を備えたモールド成形体９を得た後、図１０（Ａ）及び
（Ｂ）に示す如く切断仕上げ段階を行えば、先の一実施
例のものとは異なる他の複数の巻線チップインダクタ１
２を得ることができる。この巻線チップインダクタ１２
は、閉磁路構成となり、インダクション係数を増大し得
る。
【００３０】一方、上述した実施例のインダクタ素子体
の構成を更に変形し、例えば図１１に示す如く、コア接
続片４ａ，４ｂを設けずに電極接続片３ａ，３ｂを折り
曲げて起立させ、これら電極接続片３ａ，３ｂのそれぞ
れの間に複数のＵ形コア５を設置し、Ｕ形コア５とリー
ド端子２ａ，２ｂとを接着することにより、比較例とし
ての別な開磁路構成の巻線チップインダクタ１４を構成
することもできる。
の構成を更に変形し、例えば図１１に示す如く、コア接
続片４ａ，４ｂを設けずに電極接続片３ａ，３ｂを折り
曲げて起立させ、これら電極接続片３ａ，３ｂのそれぞ
れの間に複数のＵ形コア５を設置し、Ｕ形コア５とリー
ド端子２ａ，２ｂとを接着することにより、比較例とし
ての別な開磁路構成の巻線チップインダクタ１４を構成
することもできる。
【００３１】図１２は、先の一実施例による開磁路構成
の巻線チップインダクタＡと比較例による開磁路構成の
巻線チップインダクタＢとに係る周波数ｆに対する電流
値Ｑの特性を示したものである。
の巻線チップインダクタＡと比較例による開磁路構成の
巻線チップインダクタＢとに係る周波数ｆに対する電流
値Ｑの特性を示したものである。
【００３２】両者を比較すると、実施例の巻線チップイ
ンダクタＡは、リード端子２ａ，２ｂとＵ形コア５との
接触面積が比較例の巻線チップインダクタＢよりもずっ
と小さいので、高周波帯域においても渦電流損失等が低
減されるので、実施例の巻線チップインダクタの製造に
従って開磁路構成の巻線チップインダクタ１０を得るこ
とが有利であることが判る。因みに、閉磁路構成の巻線
チップインダクタ１２の場合も、周波数ｆ−電流値Ｑの
特性は優れたものとなり、高周波帯域においても渦電流
損失等が低減される。
ンダクタＡは、リード端子２ａ，２ｂとＵ形コア５との
接触面積が比較例の巻線チップインダクタＢよりもずっ
と小さいので、高周波帯域においても渦電流損失等が低
減されるので、実施例の巻線チップインダクタの製造に
従って開磁路構成の巻線チップインダクタ１０を得るこ
とが有利であることが判る。因みに、閉磁路構成の巻線
チップインダクタ１２の場合も、周波数ｆ−電流値Ｑの
特性は優れたものとなり、高周波帯域においても渦電流
損失等が低減される。
【００３３】尚、上述した各実施例でモールド成形工程
を行い、インダクタ素子体にモールド成形してモールド
成形体９としたのは、絶縁性を図ることの他、完成品で
ある巻線チップインダクタ１０，１２に要求される寸法
精度，機械的強度，半田時の高耐熱性等の信頼性を保証
するためである。又、実施例ではＵ形コア５を用いるも
のとしたが、コアの形状はこれに限定されず、種々形状
のものを用いることができる。更に、Ｕ形コア５の接合
面を研磨する研磨工程を加えると、数ミクロンオーダ以
下のギャップの形成が可能になると共に、トリミング効
果が得られるので、所望のインダクタンスを得ることが
できるようになる。
を行い、インダクタ素子体にモールド成形してモールド
成形体９としたのは、絶縁性を図ることの他、完成品で
ある巻線チップインダクタ１０，１２に要求される寸法
精度，機械的強度，半田時の高耐熱性等の信頼性を保証
するためである。又、実施例ではＵ形コア５を用いるも
のとしたが、コアの形状はこれに限定されず、種々形状
のものを用いることができる。更に、Ｕ形コア５の接合
面を研磨する研磨工程を加えると、数ミクロンオーダ以
下のギャップの形成が可能になると共に、トリミング効
果が得られるので、所望のインダクタンスを得ることが
できるようになる。
【００３４】
【発明の効果】以上に述べた通り、本発明によれば、リ
ード端子と電極接続片とを一体的に形成し、コイルの端
末とリード端子との電気的接続を簡易に行い得るように
しているので、小型化と大量生産とに有利な巻線チップ
インダクタの製造方法が得られる。この巻線チップイン
ダクタの製造方法は、開磁路構成と閉磁路構成との巻線
チップインダクタを殆ど同一なプロセスにて製造可能に
するので、多様な巻線チップインダクタを合理的に安価
に提供できるようになる。又、この巻線チップインダク
タの製造方法により得られる巻線チップインダクタは、
周波数−電流値の特性が優れるので、例えばこれが備え
られるトランス等の性能向上にも大きく寄与できる。従
って、本発明は工業的に極めて大きな利益を奏する。
ード端子と電極接続片とを一体的に形成し、コイルの端
末とリード端子との電気的接続を簡易に行い得るように
しているので、小型化と大量生産とに有利な巻線チップ
インダクタの製造方法が得られる。この巻線チップイン
ダクタの製造方法は、開磁路構成と閉磁路構成との巻線
チップインダクタを殆ど同一なプロセスにて製造可能に
するので、多様な巻線チップインダクタを合理的に安価
に提供できるようになる。又、この巻線チップインダク
タの製造方法により得られる巻線チップインダクタは、
周波数−電流値の特性が優れるので、例えばこれが備え
られるトランス等の性能向上にも大きく寄与できる。従
って、本発明は工業的に極めて大きな利益を奏する。
【図１】本発明の一実施例に係る巻線チップインダクタ
の製造方法におけるリード端子形成段階を説明するため
に示したもので、（Ａ）はリード端子形成工程を経たリ
ードフレームを示した斜視図で、（Ｂ）はその部分拡大
図である。
の製造方法におけるリード端子形成段階を説明するため
に示したもので、（Ａ）はリード端子形成工程を経たリ
ードフレームを示した斜視図で、（Ｂ）はその部分拡大
図である。
【図２】本発明の一実施例に係る巻線チップインダクタ
の製造方法におけるコア設置段階を説明するために示し
たリードフレーム及びコアの斜視図である。
の製造方法におけるコア設置段階を説明するために示し
たリードフレーム及びコアの斜視図である。
【図３】本発明の一実施例に係る巻線チップインダクタ
の製造方法における接着固定段階とコアワーク形成段階
とを説明するために示したもので、（Ａ）は接着固定工
程を経たリードフレーム上のリード端子及びコアを示し
た斜視図で、（Ｂ）はコアワーク形成工程を経たコアワ
ークを示した斜視図である。
の製造方法における接着固定段階とコアワーク形成段階
とを説明するために示したもので、（Ａ）は接着固定工
程を経たリードフレーム上のリード端子及びコアを示し
た斜視図で、（Ｂ）はコアワーク形成工程を経たコアワ
ークを示した斜視図である。
【図４】本発明の一実施例に係る巻線チップインダクタ
の製造方法における巻線端末接続段階を説明するために
示したもので、（Ａ）は巻線端末接続工程を経た後の複
数のインダクタ素子体を示した斜視図で、（Ｂ）はその
部分拡大図である。
の製造方法における巻線端末接続段階を説明するために
示したもので、（Ａ）は巻線端末接続工程を経た後の複
数のインダクタ素子体を示した斜視図で、（Ｂ）はその
部分拡大図である。
【図５】本発明の一実施例に係る巻線チップインダクタ
の製造方法におけるモールド成形段階を説明するために
示したインダクタ素子体の斜視図である。
の製造方法におけるモールド成形段階を説明するために
示したインダクタ素子体の斜視図である。
【図６】本発明の一実施例に係る巻線チップインダクタ
の製造方法における切断仕上げ段階を説明するために示
したもので、（Ａ）は切断仕上げ工程を経た後の複数の
巻線チップインダクタを示した斜視図で、（Ｂ）はその
単体構成を示す部分拡大図である。
の製造方法における切断仕上げ段階を説明するために示
したもので、（Ａ）は切断仕上げ工程を経た後の複数の
巻線チップインダクタを示した斜視図で、（Ｂ）はその
単体構成を示す部分拡大図である。
【図７】本発明の他の実施例に係る巻線チップインダク
タの製造方法における巻線端末接続工程を経た後の複数
のインダクタ素子体を示した斜視図である。
タの製造方法における巻線端末接続工程を経た後の複数
のインダクタ素子体を示した斜視図である。
【図８】本発明の他の実施例に係る巻線チップインダク
タの製造方法における平板状コア接合架設工程を経た後
の複数のインダクタ素子体を示した斜視図である。
タの製造方法における平板状コア接合架設工程を経た後
の複数のインダクタ素子体を示した斜視図である。
【図９】本発明の他の実施例に係る巻線チップインダク
タの製造方法におけるモールド成形工程を経た後の複数
のインダクタ素子体を示した斜視図である。
タの製造方法におけるモールド成形工程を経た後の複数
のインダクタ素子体を示した斜視図である。
【図１０】本発明の他の実施例に係る巻線チップインダ
クタの製造方法における切断仕上げ段階を説明するため
に示したもので、（Ａ）は切断仕上げ工程を経た後の複
数の巻線チップインダクタを示した斜視図で、（Ｂ）は
その単体構成を示す部分拡大図である。
クタの製造方法における切断仕上げ段階を説明するため
に示したもので、（Ａ）は切断仕上げ工程を経た後の複
数の巻線チップインダクタを示した斜視図で、（Ｂ）は
その単体構成を示す部分拡大図である。
【図１１】本発明の比較例に係る別な線チップインダク
タを示した斜視図である。
タを示した斜視図である。
【図１２】本発明の一実施例による線チップインダクタ
と比較例による線チップインダクタとに係る周波数ｆに
対する電流値Ｑの特性を示したものである。
と比較例による線チップインダクタとに係る周波数ｆに
対する電流値Ｑの特性を示したものである。
【図１３】従来の巻線チップインダクタの製造方法を説
明するために示したもので、（Ａ）は巻線チップインダ
クタの製造工程における前期段階の中間製品を平面図に
より示し、（Ｂ）はその中間製品単体を側面図により示
し、（Ｃ）は巻線チップインダクタの製造工程における
後期段階の中間製品を平面図により示し、（Ｄ）はその
中間製品単体を側面図により示したものである。
明するために示したもので、（Ａ）は巻線チップインダ
クタの製造工程における前期段階の中間製品を平面図に
より示し、（Ｂ）はその中間製品単体を側面図により示
し、（Ｃ）は巻線チップインダクタの製造工程における
後期段階の中間製品を平面図により示し、（Ｄ）はその
中間製品単体を側面図により示したものである。
【図１４】図１３に示す各製造工程を経て得られる従来
の巻線チップインダクタの外観を示す斜視図である。
の巻線チップインダクタの外観を示す斜視図である。
１，２０ リードフレーム ２ａ，２ｂ リード端子 ３ａ，３ｂ 電極接続片 ４ａ，４ｂ コア接続片 ５ Ｕ形コア ６ コアワーク ７ コイル ８ａ，８ｂ 巻線端末 ９ モールド成形体 １０，１２，１４，２５ 巻線チップインダクタ １１ 平板状コア（Ｉ形コア） ２１ａ，２１ｂ 嵌合部 ２２ マイクロ・コイル ２３ コア（磁心） ２４ 絶縁体成形部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｆ 41/10 Ｃ 8019−5Ｅ
Claims (7)
- 【請求項１】 第１の電極接続片及び第１のコア接続片
を有する第１のリード端子、前記第１の電極接続片及び
前記第１のコア接続片にそれぞれ所定間隔を隔てて対向
した第２の電極接続片及び第２のコア接続片を有する第
２のリード端子、前記第１及び第２のコア接続片間に配
されたコア、前記コアに巻回され、且つ前記第１及び第
２の電極接続片に接続されたコイル、及び前記コイルの
外周にモールド成形された樹脂を含むことを特徴とする
巻線チップインダクタ。 - 【請求項２】 第１の電極接続片及び第１のコア接続片
を有する第１のリード端子と、前記第１の電極接続片及
び前記第１のコア接続片にそれぞれ所定間隔を隔てて対
向した第２の電極接続片及び第２のコア接続片を有する
第２のリード端子とを用意し、前記第１及び第２のコア
接続片間にコアを配し、熱硬化性接着剤により前記コア
を前記第１及び第２のリード端子に接着し、前記コアに
巻線を施してコイルと成し、前記コイルの両端を前記第
１及び第２の電極接続片にそれぞれ接続し、前記コイル
の外周を樹脂にてモールド成形することを特徴とする巻
線チップインダクタの製造方法。 - 【請求項３】 互いに所定間隔を有して対向すると共
に、コア接続片及び電極接続片を有した一対のリード端
子を帯状のリードフレーム上に複数形成加工するリード
端子形成段階と、前記一対のリード端子毎のコア接続片
をそれぞれ相対的に起立させ、該起立状態のコア接続片
及び電極接続片のそれぞれの間に複数のコアを設置する
コア設置段階と、前記一対のリード端子及び前記コアの
それぞれの間を熱硬化耐熱性の接着剤を用いて接着固定
する接着固定段階と、前記リードフレームの一端側を切
断することにより、前記一対のリード端子，前記一対の
電極接続片，及び前記コアから単位構成されるコアワー
クを複数連鎖状に形成するコアワーク形成段階と、前記
複数のコアにコイルを連鎖状に巻回し、該コイルの端末
を前記一対の電極接続片にそれぞれ接続することによ
り、前記一対のリード端子及び前記コイルの端末の電気
的接続を前記複数のコアワーク毎に行うことで複数のイ
ンダクタ素子体を得る巻線端末接続段階とを含むことを
特徴とする巻線チップインダクタの製造方法。 - 【請求項４】 請求項３記載の巻線チップインダクタの
製造方法において、更に、前記複数のコアの両端の接合
面に平板状コアをそれぞれ平面接合する平板状コア接合
段階を含むことを特徴とする巻線チップインダクタの製
造方法。 - 【請求項５】 請求項３記載の巻線チップインダクタの
製造方法において、前記コア設置段階は、複数の鍔部を
有するＵ形コアを用いるものであって、更に前記複数の
Ｕ形コアの両端の鍔部に平板状コアをそれぞれ接合架設
する平板状コア接合架設段階を含むことを特徴とする巻
線チップインダクタの製造方法。 - 【請求項６】 請求項３，４，又は５の何れか一つに記
載の巻線チップインダクタの製造方法において、更に、
前記複数のインダクタ素子体相互間における前記コイル
を切断する巻線端末処理段階と、前記複数のインダクタ
素子の外周を前記一対のリード端子の両端部を残してそ
れぞれモールド成形するモールド成形段階と、前記リー
ドフレームの他端側を切断することにより、複数の巻線
チップインダクタを得る切断仕上げ段階とを含むことを
特徴とする巻線チップインダクタの製造方法。 - 【請求項７】 請求項６記載の巻線チップインダクタの
製造方法により製造されたことを特徴とする巻線チップ
インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21596192A JP3198392B2 (ja) | 1992-08-13 | 1992-08-13 | 巻線チップインダクタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21596192A JP3198392B2 (ja) | 1992-08-13 | 1992-08-13 | 巻線チップインダクタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669036A true JPH0669036A (ja) | 1994-03-11 |
| JP3198392B2 JP3198392B2 (ja) | 2001-08-13 |
Family
ID=16681115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21596192A Expired - Fee Related JP3198392B2 (ja) | 1992-08-13 | 1992-08-13 | 巻線チップインダクタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198392B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989010756A1 (fr) * | 1988-05-06 | 1989-11-16 | Toray Industries, Inc. | COMPOSITION D'INTERFERON beta STABLE |
| US6272734B1 (en) * | 1996-07-10 | 2001-08-14 | Tyco Electronics Logistics Ag | Process for manufacturing an electromagnetic relay |
| JP2007081120A (ja) * | 2005-09-14 | 2007-03-29 | Nec Tokin Corp | インダクタ |
| JP2016197640A (ja) * | 2015-04-02 | 2016-11-24 | スミダコーポレーション株式会社 | コイル部品の製造方法およびコイル部品の製造に用いられる治具 |
| CN110246681A (zh) * | 2018-03-07 | 2019-09-17 | 株式会社村田制作所 | 线圈部件的制造方法和线圈部件的制造装置 |
| JP2019161215A (ja) * | 2018-03-07 | 2019-09-19 | 株式会社村田製作所 | コイル部品の製造方法及びコイル部品の製造装置 |
| CN113539670A (zh) * | 2021-07-15 | 2021-10-22 | 合泰盟方电子（深圳）股份有限公司 | 一种线圈引脚的预制工艺 |
| WO2022153879A1 (ja) * | 2021-01-15 | 2022-07-21 | 三菱電機株式会社 | 巻線インダクタ用リードフレーム、巻線インダクタの製造方法、発電素子、回転検出素子、およびエンコーダ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931201A (zh) * | 2018-09-20 | 2020-03-27 | 昆山同凯电子有限公司 | 一种片式棒型电感器组装结构 |
-
1992
- 1992-08-13 JP JP21596192A patent/JP3198392B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989010756A1 (fr) * | 1988-05-06 | 1989-11-16 | Toray Industries, Inc. | COMPOSITION D'INTERFERON beta STABLE |
| US6272734B1 (en) * | 1996-07-10 | 2001-08-14 | Tyco Electronics Logistics Ag | Process for manufacturing an electromagnetic relay |
| JP2007081120A (ja) * | 2005-09-14 | 2007-03-29 | Nec Tokin Corp | インダクタ |
| JP2016197640A (ja) * | 2015-04-02 | 2016-11-24 | スミダコーポレーション株式会社 | コイル部品の製造方法およびコイル部品の製造に用いられる治具 |
| US10312592B2 (en) | 2015-04-02 | 2019-06-04 | Sumida Corporation | Method of manufacturing coil component and jig used for manufacturing the coil component |
| US11128048B2 (en) | 2015-04-02 | 2021-09-21 | Sumida Corporation | Method of manufacturing coil component and jig used for manufacturing the coil component |
| CN110246681A (zh) * | 2018-03-07 | 2019-09-17 | 株式会社村田制作所 | 线圈部件的制造方法和线圈部件的制造装置 |
| JP2019161215A (ja) * | 2018-03-07 | 2019-09-19 | 株式会社村田製作所 | コイル部品の製造方法及びコイル部品の製造装置 |
| US11217389B2 (en) | 2018-03-07 | 2022-01-04 | Murata Manufacturing Co., Ltd. | Method and apparatus for manufacturing coil component |
| WO2022153879A1 (ja) * | 2021-01-15 | 2022-07-21 | 三菱電機株式会社 | 巻線インダクタ用リードフレーム、巻線インダクタの製造方法、発電素子、回転検出素子、およびエンコーダ |
| CN113539670A (zh) * | 2021-07-15 | 2021-10-22 | 合泰盟方电子（深圳）股份有限公司 | 一种线圈引脚的预制工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3198392B2 (ja) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100541680C (zh) | 板构件、使用该板构件的磁性元件以及磁性元件的制造方法 | |
| US6275132B1 (en) | Inductor and method of manufacturing same | |
| CN102290208A (zh) | 线圈封入压粉磁芯及其制造方法 | |
| JP2000164431A (ja) | インダクタ | |
| JPH0669036A (ja) | 巻線チップインダクタ及びその製造方法 | |
| JPH08186028A (ja) | ギャップ付き巻線チップインダクタ | |
| JP2001035731A (ja) | インダクタ部品およびその製造方法 | |
| US6486763B1 (en) | Inductive component and method for making same | |
| JPH06290975A (ja) | コイル部品並びにその製造方法 | |
| JP3383922B2 (ja) | 巻線形チップトランス | |
| KR20170125658A (ko) | 인덕터 및 이의 제조 방법 | |
| JP6934611B2 (ja) | コモンモードチョークコイルの製造方法 | |
| JP3055075B2 (ja) | インダクタ及びその製造方法 | |
| CN113012910B (zh) | 贴片磁性元件及其制造方法 | |
| JP3423881B2 (ja) | チップインダクタおよびその製造方法 | |
| KR20180017409A (ko) | 인덕터 | |
| JP3496125B2 (ja) | 巻線チップトランスの製造方法 | |
| KR20170014598A (ko) | 코일 전자부품 및 그 제조방법 | |
| JPH0536530A (ja) | チツプ状インダクタおよびその製造方法 | |
| JPS61177704A (ja) | チツプ型インダクタの製造方法 | |
| JP3064492B2 (ja) | 表面実装型線輪部品の製造方法 | |
| JPH0513236A (ja) | コイル実装電子部品基板とその製造方法 | |
| CN112652447B (zh) | 电感器 | |
| CN121812331A (zh) | 一种电感结构及其制备方法 | |
| JPH04346403A (ja) | 巻線チップインダクタの構成及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010516 |
|
| LAPS | Cancellation because of no payment of annual fees |