JPH0669108B2 - 半導体レ−ザおよびその製造方法 - Google Patents
半導体レ−ザおよびその製造方法Info
- Publication number
- JPH0669108B2 JPH0669108B2 JP19220584A JP19220584A JPH0669108B2 JP H0669108 B2 JPH0669108 B2 JP H0669108B2 JP 19220584 A JP19220584 A JP 19220584A JP 19220584 A JP19220584 A JP 19220584A JP H0669108 B2 JPH0669108 B2 JP H0669108B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- light emitting
- electrode
- semiconductor laser
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体レーザおよびその製造方法に係り、特
に、そのチップ構成の改良に関す。
に、そのチップ構成の改良に関す。
半導体レーザは、光を媒体にし多量の情報を扱う光通信
や情報処理の光信号源として多用されるようになって来
た。
や情報処理の光信号源として多用されるようになって来
た。
光情報処理の一つとして、例えばDADなどにおいて、光
源となる半導体レーザとレンズとの良い結合が得られる
よう、該半導体レーザにおいて光出射部の位置が正確に
所定の位置にあることが重要である。
源となる半導体レーザとレンズとの良い結合が得られる
よう、該半導体レーザにおいて光出射部の位置が正確に
所定の位置にあることが重要である。
このため、レーザチップの取付けに際する該位置の位置
合わせは、正確に且つ容易に行い得ることが望ましい。
合わせは、正確に且つ容易に行い得ることが望ましい。
〔従来の技術〕 第２図（Ａ）は従来の半導体レーザのチップの代表例を
示す斜視図である。該チップ１は、ｎ形（またはｐ形）
基板２上に、ストライプ状の活性層からなりその端部が
光出射部となる発光部３、ｐ形（またはｎ形）クラッド
層、ｐ形（またはｎ形）コンタクト層５があり、その上
下にオーミック電極６、７が設けられ、更にその上下に
電極８、９が形成されてなっている。
示す斜視図である。該チップ１は、ｎ形（またはｐ形）
基板２上に、ストライプ状の活性層からなりその端部が
光出射部となる発光部３、ｐ形（またはｎ形）クラッド
層、ｐ形（またはｎ形）コンタクト層５があり、その上
下にオーミック電極６、７が設けられ、更にその上下に
電極８、９が形成されてなっている。
そして、チップ１の大きさは、縦横約300μｍ厚さ約100
μｍ程度、発光部３の幅は約３μｍ程度、電極８、９の
幅は約250μｍ程度である。
μｍ程度、発光部３の幅は約３μｍ程度、電極８、９の
幅は約250μｍ程度である。
チップ１は、半導体レーザを形成するため、第２図
（Ｂ）図示のようにヒートシンクないしマウント台であ
るチップ取付台10に位置合わせして取付けられる。
（Ｂ）図示のようにヒートシンクないしマウント台であ
るチップ取付台10に位置合わせして取付けられる。
上記チップ１のチップ取付台10に対する位置合わせは、
チップ１の発光部３とチップ取付台10の位置合わせ印11
とを基準にして行われるべきであるが、一般に発光部３
は視認困難なので、チップ１側においては、チップ取付
台10に接合されない側の電極８または９の幅、若しくは
チップ１の外形を基準にして行われる。
チップ１の発光部３とチップ取付台10の位置合わせ印11
とを基準にして行われるべきであるが、一般に発光部３
は視認困難なので、チップ１側においては、チップ取付
台10に接合されない側の電極８または９の幅、若しくは
チップ１の外形を基準にして行われる。
しかしながら、電極８、９の幅ないしチップ１の外形の
例えば中心位置が発光部３の位置に必ずしも合致してい
ないことがあって、位置合わせ印11に対する発光部３の
合致が不正確になり、上記チップ１を使用した半導体レ
ーザは歩留が低い問題を有している。
例えば中心位置が発光部３の位置に必ずしも合致してい
ないことがあって、位置合わせ印11に対する発光部３の
合致が不正確になり、上記チップ１を使用した半導体レ
ーザは歩留が低い問題を有している。
上記問題点は本発明により、内部にストライプ状の発光
領域が前後間に形成されたチップの上下両面に被着され
た電極において、発光領域の前後端面の発光部に対応す
る電極端部にはチップの発光部より小なる幅の印が設け
られるようにすることにより、またストライプ状の発光
領域を有するチップが互いに平行に夫々適当な間隔をお
いてマトリックス状に配置されるウエハーにおいて、ウ
エハー表面に電極膜を形成し、各チップの電極をパター
ンニングする際、各チップの前後端の発光部に対応して
印を有する電極用マスクパターンの最前列前端及び最後
列後端のマスクパターンの印をウエハー上のチップの発
光部に面する最前列前端及び最後列後端の発光部の位置
に合わせ、電極膜をパターンニングしてチップ毎の電極
を形成するようにして解決される。
領域が前後間に形成されたチップの上下両面に被着され
た電極において、発光領域の前後端面の発光部に対応す
る電極端部にはチップの発光部より小なる幅の印が設け
られるようにすることにより、またストライプ状の発光
領域を有するチップが互いに平行に夫々適当な間隔をお
いてマトリックス状に配置されるウエハーにおいて、ウ
エハー表面に電極膜を形成し、各チップの電極をパター
ンニングする際、各チップの前後端の発光部に対応して
印を有する電極用マスクパターンの最前列前端及び最後
列後端のマスクパターンの印をウエハー上のチップの発
光部に面する最前列前端及び最後列後端の発光部の位置
に合わせ、電極膜をパターンニングしてチップ毎の電極
を形成するようにして解決される。
チップ取付台に対するレーザチップの位置合わせを行う
際に、光出射部を示した前記印を基準にすることにより
正確な位置合わせが容易にり、先に述べた電極幅ないし
チップ外形を基準にすることによる従来の不都合を解消
することが可能になる。
際に、光出射部を示した前記印を基準にすることにより
正確な位置合わせが容易にり、先に述べた電極幅ないし
チップ外形を基準にすることによる従来の不都合を解消
することが可能になる。
また、前記印を前記電極のパターンにより形成した場合
には、上述した製造方法により、該印の位置にストライ
プ状発光部の位置に合致して、該印がチップの光出射部
を正確に示すようになる。
には、上述した製造方法により、該印の位置にストライ
プ状発光部の位置に合致して、該印がチップの光出射部
を正確に示すようになる。
この印の位置合わせは、基板に対して発光部を有する側
の電極形成において可能である。
の電極形成において可能である。
それは、発光部の位置視認困難な場合であっても、該側
からクラッド層に至る略数μｍの深さをエッチングする
ことにより視認可能になり、然も、前記位置合わせのた
めの該エッチングは、複数のチップをマトリックス状に
配列して形成するウェーハの一部のみを行うことで足り
るからである。
からクラッド層に至る略数μｍの深さをエッチングする
ことにより視認可能になり、然も、前記位置合わせのた
めの該エッチングは、複数のチップをマトリックス状に
配列して形成するウェーハの一部のみを行うことで足り
るからである。
なお、基板側に形成する電極に同様な印を設ける際に
は、該印を上記位置決めした先の印に位置合わせするこ
とにより前記発光部に位置合わせされ、この印も光出射
部を正確に示すようになる。
は、該印を上記位置決めした先の印に位置合わせするこ
とにより前記発光部に位置合わせされ、この印も光出射
部を正確に示すようになる。
かくして、本発明の構成により、半導体レーザの歩留り
を従来より向上させることが可能になる。
を従来より向上させることが可能になる。
以下本発明の一実施例を図により説明する。全図を通じ
同一符号は同一対象物を示す。
同一符号は同一対象物を示す。
第１図（Ａ−１）、（Ａ−２）は本発明による半導体レ
ーザのチップの一実施例を示す斜視図と平面図、第１図
（Ｂ）は該チップのチップ取付台への取付けを示す平面
図、第１図（Ｃ−１）、（Ｃ−２）は該半導体レーザの
製造における電極形成の際の位置合わせを示す斜視図で
ある。
ーザのチップの一実施例を示す斜視図と平面図、第１図
（Ｂ）は該チップのチップ取付台への取付けを示す平面
図、第１図（Ｃ−１）、（Ｃ−２）は該半導体レーザの
製造における電極形成の際の位置合わせを示す斜視図で
ある。
第１図（Ａ−１）は第２図（Ａ）に対応する図で、図示
のチップ1aは、チップ１の電極８、９が電極8a、9aに変
わったものである。電極8a、9aには、それぞれパターン
によって形成された切欠き8b、9bが設けられている。
のチップ1aは、チップ１の電極８、９が電極8a、9aに変
わったものである。電極8a、9aには、それぞれパターン
によって形成された切欠き8b、9bが設けられている。
この切欠き8b、9bは、チップ1aの光出射部を示す印であ
って、チップ1aの発光機能に影響がないよう１〜５μｍ
角の大きさをなし、第１図（Ａ−２）に示すチップ1aの
平面図上で発光部３と位置が合致している。
って、チップ1aの発光機能に影響がないよう１〜５μｍ
角の大きさをなし、第１図（Ａ−２）に示すチップ1aの
平面図上で発光部３と位置が合致している。
従って、第２図（Ｂ）と同様に示した第１図（Ｂ）図示
におけるチップ1aのチップ取付台10に対する位置合わせ
においては、切欠き8bまたは9bと位置合わせ印11とを基
準にして行うことが出来るので、該位置合わせは、従来
より正確に且つ容易に行うことが可能である。
におけるチップ1aのチップ取付台10に対する位置合わせ
においては、切欠き8bまたは9bと位置合わせ印11とを基
準にして行うことが出来るので、該位置合わせは、従来
より正確に且つ容易に行うことが可能である。
切欠き8b、9bの位置を、第１図（Ａ−２）図示のよう
に、発光部３の位置に合致させるのは、次のような製造
方法によって可能である。
に、発光部３の位置に合致させるのは、次のような製造
方法によって可能である。
即ち、電極8a、9aの形成は、第１図（Ｃ−１）、（Ｃ−
２）図示のように、複数のチップ1aをマトリックス状に
配列して形成するウェーハ12においてなされるので、電
極8aを形成する際の電極8aのパターン8cの位置合わせ
は、切欠き8bのパターン8dの図上手前の一個と図示され
ない奥の一個とをそれぞれ対応する発光部３の位置に合
わせ（第１図（Ｃ−１）参照）、その後の電極9aを形成
する際の電極9aのパターン9cの位置合わせは、同様にし
て切欠き9bのパターン9dを切欠き8bの位置に合わせる
（第１図（Ｃ−２）参照）ことを行えばよい。
２）図示のように、複数のチップ1aをマトリックス状に
配列して形成するウェーハ12においてなされるので、電
極8aを形成する際の電極8aのパターン8cの位置合わせ
は、切欠き8bのパターン8dの図上手前の一個と図示され
ない奥の一個とをそれぞれ対応する発光部３の位置に合
わせ（第１図（Ｃ−１）参照）、その後の電極9aを形成
する際の電極9aのパターン9cの位置合わせは、同様にし
て切欠き9bのパターン9dを切欠き8bの位置に合わせる
（第１図（Ｃ−２）参照）ことを行えばよい。
また、電極8aパターンの位置合わせに際して、発光部３
の位置が視認困難な場合には、ウェーハ12の電極8a形成
側からクラッド層４に至る略数μｍの深さをエッチング
することにより視認可能になるので、ウェーハ12の該位
置合わせに必要な領域に対して上記エッチングを行えば
よい。
の位置が視認困難な場合には、ウェーハ12の電極8a形成
側からクラッド層４に至る略数μｍの深さをエッチング
することにより視認可能になるので、ウェーハ12の該位
置合わせに必要な領域に対して上記エッチングを行えば
よい。
以上説明したように、本発明による構成によれば、レー
ザチップをチップ取付台に取り付ける際の該チップの位
置合わせを、従来より正確に且つ容易に行うことが可能
な半導体レーザとその製造方法が提供出来て、該半導体
レーザの歩留りを従来より向上させることが可能になる
効果がある。
ザチップをチップ取付台に取り付ける際の該チップの位
置合わせを、従来より正確に且つ容易に行うことが可能
な半導体レーザとその製造方法が提供出来て、該半導体
レーザの歩留りを従来より向上させることが可能になる
効果がある。
図面において、 第１図（Ａ−１）、（Ａ−２）は本発明による半導体レ
ーザのチップの一実施例を示す斜視図と平面図、 第１図（Ｂ）は該チップのチップ取付台への取付けを示
す平面図、 第１図（Ｃ−１）、（Ｃ−２）は該半導体レーザの製造
における電極形成の際の位置合わせを示す斜視図、 第２図（Ａ）は従来の半導体レーザのチップの代表例を
示す斜視図、 第２図（Ｂ）は該チップのチップ取付台への取付けを示
す平面図である。 また、図中において、 １、1aはチップ、２は基板、 ３は発光部、４はクラッド層、 ５はコンタクト層、６、７はオーミック電極、 ８、8a、９、9aは電極、8b、9bは切欠き、 8c、9cは電極パターン、8d、9dは切欠きパターン、 10はチップ取付台、11は位置合わせ印、 12はウェーハ、 をそれぞれ示す。
ーザのチップの一実施例を示す斜視図と平面図、 第１図（Ｂ）は該チップのチップ取付台への取付けを示
す平面図、 第１図（Ｃ−１）、（Ｃ−２）は該半導体レーザの製造
における電極形成の際の位置合わせを示す斜視図、 第２図（Ａ）は従来の半導体レーザのチップの代表例を
示す斜視図、 第２図（Ｂ）は該チップのチップ取付台への取付けを示
す平面図である。 また、図中において、 １、1aはチップ、２は基板、 ３は発光部、４はクラッド層、 ５はコンタクト層、６、７はオーミック電極、 ８、8a、９、9aは電極、8b、9bは切欠き、 8c、9cは電極パターン、8d、9dは切欠きパターン、 10はチップ取付台、11は位置合わせ印、 12はウェーハ、 をそれぞれ示す。
Claims (2)
- 【請求項１】内部にストライプ状の発光領域が前後間に
形成されたチップの上下両面に被着された電極におい
て、発光領域の前後端面の発光部に対応する電極端部に
はチップの発光部より小なる幅の印が設けられているこ
とを特徴とする半導体レーザ。 - 【請求項２】ストライプ状の発光領域を有するチップが
互いに平行に夫々適当な間隔をおいてマトリックス状に
配置されるウエハーにおいて、ウエハー表面に電極膜を
形成し、各チップの電極をパターンニングする際、各チ
ップの前後端の発光部に対応して印を有する電極用マス
クパターンの最前列前端及び最後列後端のマスクパター
ンの印をウエハー上のチップの発光部に面する最前列前
端及び最後列後端の発光部の位置に合わせ、電極膜をパ
ターンニングしてチップ毎の電極を形成することを特徴
とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19220584A JPH0669108B2 (ja) | 1984-09-13 | 1984-09-13 | 半導体レ−ザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19220584A JPH0669108B2 (ja) | 1984-09-13 | 1984-09-13 | 半導体レ−ザおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170781A JPS6170781A (ja) | 1986-04-11 |
| JPH0669108B2 true JPH0669108B2 (ja) | 1994-08-31 |
Family
ID=16287410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19220584A Expired - Lifetime JPH0669108B2 (ja) | 1984-09-13 | 1984-09-13 | 半導体レ−ザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669108B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513198B2 (ja) * | 1986-11-28 | 1996-07-03 | ソニー株式会社 | 半導体レ−ザ装置 |
| JP5998460B2 (ja) * | 2011-11-21 | 2016-09-28 | 三菱電機株式会社 | 半導体レーザダイオードとその製造方法 |
-
1984
- 1984-09-13 JP JP19220584A patent/JPH0669108B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170781A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2768988B2 (ja) | 端面部分コーティング方法 | |
| US5943586A (en) | LED array alignment mark, method and mask for forming same, and LED array alignment method | |
| JPH06334274A (ja) | 多ダイオード・レーザー・アレイ | |
| US20030210721A1 (en) | Semiconductor optical device | |
| JP2008263238A (ja) | レーザダイオードアレイ | |
| US6343087B2 (en) | Semiconductor laser | |
| JP3754995B2 (ja) | 半導体光素子 | |
| JPH0750449A (ja) | 半導体レーザ素子 | |
| JP3315185B2 (ja) | 半導体光素子製造用アライメントマーカの製造方法 | |
| JP2995521B2 (ja) | 半導体レーザモジュールの製造方法 | |
| JPS6170781A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP3316252B2 (ja) | 光プリントヘッド | |
| JP3467151B2 (ja) | 光モジュール | |
| US7016387B2 (en) | Semiconductor laser element produced by aligning a photomask to pattern an electrode portion superposed on inner portions of upper surfaces of window regions at opposite end faces | |
| JPH09102473A (ja) | 半導体装置の製造方法 | |
| EP1288687B1 (en) | Method for aligning a passive optical element to an active optical device | |
| JP3473134B2 (ja) | 半導体レーザの製造方法 | |
| JP3884903B2 (ja) | 光モジュール、光伝送装置及びその製造方法 | |
| JPS6218722A (ja) | 半導体装置 | |
| JP3200916B2 (ja) | 半導体レーザ及び半導体レーザ素子 | |
| JP2513198B2 (ja) | 半導体レ−ザ装置 | |
| JPS6320389B2 (ja) | ||
| JP2528020Y2 (ja) | 半導体レーザ装置 | |
| JPH0210879A (ja) | 発光ダイオードアレイ | |
| JP2769744B2 (ja) | 画像チップ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |