JPH0669369A - リードレスパッケージの実装方法 - Google Patents

リードレスパッケージの実装方法

Info

Publication number
JPH0669369A
JPH0669369A JP4221007A JP22100792A JPH0669369A JP H0669369 A JPH0669369 A JP H0669369A JP 4221007 A JP4221007 A JP 4221007A JP 22100792 A JP22100792 A JP 22100792A JP H0669369 A JPH0669369 A JP H0669369A
Authority
JP
Japan
Prior art keywords
land
package
pad
substrate
leadless package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4221007A
Other languages
English (en)
Inventor
Kinuko Ogata
絹子 緒方
Hidenori Tanizawa
秀徳 谷沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4221007A priority Critical patent/JPH0669369A/ja
Publication of JPH0669369A publication Critical patent/JPH0669369A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 リードレスパッケージの実装方法に関し、接
合の信頼度が高く、且つ半田ブリッジの発生する恐れの
ないこと目的とする。 【構成】 基板20の内側パッド21上に内側半田バンプ23
を設けるとともに、外側ランド16の中心直下に頂点が一
致し、且つ基板20の表面より頂点までの高さが内側半田
バンプ23の頂点よりも所望に低い外側半田バンプ24を、
基板20の外側パッド22上に設けて、基板20にリードレス
パッケージ10を押圧し加熱して、半田付けする構成とす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードレスパッケージ
の実装方法に関する。半導体チップを封止搭載したSQ
FP(Shrink Quad Flat L-Leaded Package)型パッケー
ジは、リードのばらつきによる接合不良の発生や、リー
ドがパッケージ本体の外側に突出配列していることによ
る実装面積の狭小化が困難なことにより、近年は図9に
示すようなリードレスパッケージ(LCC型)を用いる
傾向にある。
【0002】図9において、1は表面の外周縁に電極を
配列形成した半導体チップであり、11は、半導体チップ
1をフェースアップに実装するセラミック基板, 有機樹
脂積層基板等の角板状のパッケージ基板である。
【0003】このパッケージ基板11の4周縁に、表面に
形成した放射線状のパターンに繋がる側壁半体ビヤ14を
配列形成し、パッケージ底面12にはそれぞれの側壁半体
ビヤ14に繋がる外側ランド16を設けている。
【0004】また、パッケージ基板11の4周縁の内側
に、他のパターンに繋がるビヤ13を枠形に配列して設
け、パッケージ底面12にはそれぞれのビヤ13に繋がる角
形の内側ランド15を設けている。
【0005】一方、パッケージ基板11の表面に、封止樹
脂用枠体3を設置している。上述のパッケージ基板11の
表面の封止樹脂用枠体3内に半導体チップ1をダイボン
ディング搭載し、それぞれの電極とパッケージ基板11の
表面のパターンの内側端末とを金線等のワイヤ2を介し
て接続し、その後封止樹脂用枠体3内に封止樹脂4を充
填し半導体チップ1を覆うことで、リードレスパッケー
ジ10が構成されている。
【0006】上述のようなリードレスパッケージ10は、
半田バンプを用いて基板に実装される。
【0007】
【従来の技術】図10は従来の実装方法を示す図で、(A)
は実装前の断面図、(B) は実装後の断面図、図11は従来
の要所詳細図で、(A) は基板の平面図、(B) は実装前の
断面図である。
【0008】図において21A は、リードレスパッケージ
10の内側ランド15に対向して、基板20の表面に形成した
角形の内側パッドであり、22A はリードレスパッケージ
10の外側ランド16に対向して、基板20の表面に形成した
短冊形の外側パッドである。
【0009】外側パッド22A をこのように外側に長い短
冊形としたのは、側壁半体ビヤ14に付着させる半田フィ
レットを設けるためである。そして、内側パッド21A と
内側ランド15、外側パッド22A と外側ランド16を半田付
けして、リードレスパッケージ10を基板20に半田付け実
装するために、内側パッド21A に内側半田バンプ23A を
付着形成するとともに、外側パッド22A にも外側半田バ
ンプ24A を付着形成させている。
【0010】なお、内側半田バンプ23A と外側半田バン
プ24A はそれぞれ山形にパッド上に盛り上がって形成さ
れ、その頂点の高さはほぼ等しいものである。そして、
リードレスパッケージ10を位置合わせして基板20に押し
つけ加熱し、リフロー半田法によりリードレスパッケー
ジ10を基板20に実装している。
【0011】
【発明が解決しようとする課題】ところで、基板20に形
成する外側パッド22A は、前述のようにその中心点が外
側ランド16の中心点より外側にずれた短冊形である。し
たがって、外側半田バンプ24A の頂点は図10の(A),図11
の(B) に図示したように側壁半体ビヤ14よりも外側寄り
の位置にある。
【0012】このことにより、リードレスパッケージ10
を降下させて、内側ランド15が内側半田バンプ23に接触
した状態で、外側ランド16は外側半田バンプ24に接触し
ないことになり、外側ランド16と外側パッド22A との接
合が行われず、オープンになる恐れがあった。
【0013】また、上述のことを避けるために、外側半
田バンプ24A を十分多量に塗布形成しその頂点の高さを
内側半田バンプ23A よりも高くすると、外側からみて外
側半田バンプ24A が十分に外側ランド16に接触して外側
パッド22A と外側ランド16との接合が完全であっても、
図10の(B) に図示したように、内側パッド21A と内側ラ
ンド15間がオープンになる恐れがあった。
【0014】この内側パッド21A と内側ランド15間の接
合の良否は、目視による検査では非常に困難である。し
たがって、内側パッド21A と内側ランド15間がオープン
にならないように、リードレスパッケージ10をより大き
い荷重をかけて下方に押しつけると、外側半田バンプ24
A がより多量に押しつぶされて、左右に広がり隣接した
外側パッド22A 相互がブリッジしたり、或いは隣接した
外側ランド16相互がブリッジする恐れがあった。
【0015】本発明はこのような点に鑑みて創作された
もので、接合の信頼度が高く、且つ半田ブリッジの発生
する恐れのないリードレスパッケージの実装方法を提供
することを目的としている。
【0016】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、図1に例示したように、上面に半導体チ
ップ1を封止搭載し、パッケージ底面12にビヤ13に繋が
る内側ランド15と側壁半体ビヤ14に繋がる外側ランド16
とを有するリードレスパッケージ10を、内側ランド15に
対応する内側パッド21、及び外側ランド16に対応する外
側パッド22を設けた基板20に実装するに際し、基板20の
内側パッド21上に内側半田バンプ23を設けるとともに、
外側ランド16の中心直下に頂点が一致し、且つ基板20の
表面よりその頂点までの高さが内側半田バンプ23の頂点
よりも所望に低い外側半田バンプ24を、基板20の外側パ
ッド22上に設けて、基板20にリードレスパッケージ10を
押圧し加熱して、半田付けする構成とする。
【0017】そして、図3に例示したように、外側ラン
ド16の中心直下に頂点が一致する外側半田バンプ24を外
側パッド22上に形成する手段として、中心が外側ランド
16の中心にほぼ一致する角形の本体パッド22-1と、本体
パッド22-1に繋がり外側方向に延伸した細幅の短冊ラン
ド部22-2とからなる外側パッド22を、基板20に形成する
ものとする。
【0018】また、図4に例示したように、頂点位置が
内側半田バンプ23の頂点よりも所望に低い外側半田バン
プ24を、基板20の外側パッド22上に設ける手段として、
内側半田バンプ23の高さを、外側半田バンプ24の高さよ
りも所望に高く形成するか、パッケージ基板11の内側ラ
ンド15が構成する角形面にほぼ等しい角形で、所望の高
い段差25の台座26上に内側パッド21を設け、それぞれの
内側パッド21と外側パッド22上に、高さが等しい半田バ
ンプを設けるか、または、平坦な基板20上に外側パッド
22の厚さよりも所望に厚い内側パッド21を設け、それぞ
れの内側パッド21と外側パッド22上に、高さが等しい半
田バンプを設けるかの、いずれかであるものとする。
【0019】また、図5に例示したように、上面に半導
体チップ1を封止搭載し、パッケージ底面12にビヤ13に
繋がる内側ランド15と側壁半体ビヤ14に繋がる外側ラン
ド16とを有するリードレスパッケージ10を、内側ランド
15に対応する内側パッド21、及び外側ランド16に対応す
る外側パッド22を設けた基板20に実装するに際して、基
板20の内側パッド21上に内側半田バンプ23と、外側ラン
ド16の中心直下に頂点が一致し、且つ頂点の高さが内側
半田バンプ23の頂点に等しい外側半田バンプ24とを設
け、パッケージ基板11の内側ランド15を、パッケージ底
面12の所望の高い段差の台座11-1上に配設形成するか、
平坦なパッケージ底面12として、外側ランド16の厚さよ
りも所望に厚い内側ランド15を設けるかして、基板20に
リードレスパッケージ10を押圧し加熱して、半田付けす
る構成とする。
【0020】さらにまた、図6に例示したように、上面
に半導体チップ1を封止搭載し、パッケージ底面12にビ
ヤ13に繋がる内側ランド15と側壁半体ビヤ14に繋がる外
側ランド16とを有するリードレスパッケージ10を、内側
ランド15に対応する内側パッド21、及び外側ランド16に
対応する外側パッド22を設けた基板20に実装するに際し
て、パッケージ基板11の内側ランド15上に、内側半田バ
ンプ18を設けるとともに、外側ランド16上に、内側半田
バンプ18の高さよりも所望に低い外側半田バンプ19を設
けて、基板20にリードレスパッケージ10を押圧し加熱し
て、半田付けするものとする。
【0021】或いはまた、図7に例示したように、パッ
ケージ基板部31の下部に外形がパッケージ基板部31より
も小さい枠体部39を設けて枠体部39内に半導体チップ1
を封止搭載し、該枠体部39の底面に側壁の側壁半体ビヤ
33に繋がる内側ランド35、及び該パッケージ基板部31の
底面に該パッケージ基板部31の側壁の側壁半体ビヤ34に
繋がる外側ランド36を有するリードレスパッケージ30
を、内側ランド35に対応する内側パッド41、及び外側ラ
ンド36に対応する外側パッド42を設けた基板40に実装す
るに際して、基板40に枠体部39の外形よりもわずかに大
きい角形の凹部45をを設けて、凹部45の底面に内側パッ
ド41を配設形成し、内側パッド41上に内側半田バンプ43
を設けるとともに、リードレスパッケージ30を押下し内
側ランド35が内側半田バンプ43に接触した時点で、頂点
と外側ランド36間に所望の距離を有する高さの外側半田
バンプ44を外側パッド42上に設けて、基板40にリードレ
スパッケージ30を押圧し加熱して、半田付けする構成と
する。
【0022】
【作用】本発明によれば、外側ランドの中心線と外側半
田バンプの頂点が一致し、且つ内側半田バンプが対向す
る内側ランドまたは内側パッドに接触した後に、外側半
田バンプが対向する外側ランド又は外側パッドに接触す
るようにしてあるので、外側半田バンプと外側ランド又
は外側パッドとの接合が行われる時点で、内側半田バン
プは対向する内側ランドまたは内側パッドに接合してい
る。
【0023】即ち、外側半田バンプと外側ランド又は外
側パッドとの接合を目視で確認することで、内側半田バ
ンプと対向する内側ランドまたは内側パッドとの接合が
保証される。
【0024】また、上述のように外側半田バンプと外側
ランド又は外側パッドとの接合を目視することができる
ので、必要以上の荷重をリードレスパッケージに付加す
ることが避けられる。
【0025】したがって、内側半田バンプ及び外側半田
バンプが必要以上に大きく押圧されることがないので、
半田ブリッジが発生しない。
【0026】
【実施例】以下図を参照しながら、本発明を具体的に説
明する。なお、全図を通じて同一符号は同一対象物を示
す。
【0027】図1は、請求項1の発明の図で、(A) は実
装前の断面図、(B) は実装後の断面図、図2の(A),(B),
(C) は本発明の作用を説明する図、図3は請求項2の発
明の実施例の図で、(A) は基板の平面図、(B) は基板の
断面図、図4は請求項3の発明の実施例の断面図、図5
は請求項4の発明の実施例の断面図、図6は請求項5の
発明の断面図、図7は請求項6の発明の実施例の図で、
(A) は実装前の断面図、(B) は実装後の断面図、図8は
請求項6の発明のリードレスパッケージの図で、(A) は
下方視の平面図、(B) は上方視の平面図である。
【0028】図1〜図3において、角形のパッケージ基
板(合成樹脂積層基板,セラミック基板等)11の4周縁
に、表面に形成した放射線状のパターンに繋がる側壁半
体ビヤ14を配列形成し、パッケージ底面12にはそれぞれ
の側壁半体ビヤ14に繋がる外側ランド16を設け、パッケ
ージ基板11の4周縁の内側に、他のパターンに繋がるビ
ヤ13を枠形に配列して設け、パッケージ底面12にそれぞ
れのビヤ13に繋がる角形の内側ランド15を設けている。
【0029】なお、このビヤ13の直径は約 300μm であ
り、側壁半体ビヤ14の半径は約 150μm である。また、
パッケージ基板11の表面に、合成樹脂, セラミックス等
からなる封止樹脂用枠体3を設け、パッケージ基板11の
表面の封止樹脂用枠体3内に、導電ペースト等を用いて
半導体チップ1をダイボンディング搭載し、それぞれの
電極とパッケージ基板11の表面のパターンの内側端末と
をアルミニウム,金線(直径が25μm 前後)等のワイヤ
2を介して接続している。
【0030】そして、封止樹脂用枠体3内にシリコン系
樹脂,エポキシ系樹脂等の封止樹脂4を充填し、半導体
チップ1を覆うことで、リードレスパッケージ10を構成
している。
【0031】一方、基板20(合成樹脂積層基板,セラミ
ック基板等)には、リードレスパッケージ10の内側ラン
ド15に対応して内側パッド21を、外側ランド16に対応し
て外側パッド22を設けている。
【0032】そして、内側パッド21上に頂点が所望に高
い内側半田バンプ23を設けるとともに、外側パッド22上
に、外側ランド16の中心直下に頂点が一致し、且つ基板
20の表面よりその頂点までの高さが内側半田バンプ23の
頂点よりも所望に低い外側半田バンプ24を設ける。
【0033】上述のような, 内側半田バンプ23, 外側半
田バンプ24を設けるために、内側パッド21及び外側パッ
ド22を、図3に図示したような形状としている。内側パ
ッド21は、その中心がビヤ13の中心に一致する、一辺が
約 800μm の角形である。
【0034】外側パッド22は、中心が外側ランド16の中
心にほぼ一致する角形(一辺が約400 μm )の本体パッ
ド22-1と、本体パッド22-1に繋がり外側方向に延伸した
細幅短冊ランド部22-2(幅が 300μm , 長さが 800μm)
とからなるものである。
【0035】内側パッド21に内側半田バンプ23を外側パ
ッド22に外側半田バンプ24をそれぞれ形成するには、析
出半田法が好ましい。析出半田法によれば、析出半田膜
厚hはパッド幅Wに依存し、h≦0.2Wのとき良好な半
田バンプが得られることは公知のことである。
【0036】したがって、内側パッド21及び外側パッド
22に析出半田法により半田バンプを設けると、内側半田
バンプ23の頂点の高さは、 800μm ×0.2 で160 μm と
なり、外側半田バンプ24の頂点は、本体パッド22-1の中
心上で、400 μm ×0.2 で80μm となる。
【0037】リードレスパッケージ10を基板20に半田付
け実装するには、図2の(A) に図示したように、リード
レスパッケージ10を位置合わせして基板20に押しつけ加
熱する。
【0038】リードレスパッケージ10を降下させると、
図2の(B) に図示したように先ず内側半田バンプ23が内
側ランド15に接触して、内側半田バンプ23が内側ランド
15の全面に付着する。
【0039】そしてさらにリードレスパッケージ10を降
下させると、外側半田バンプ24が外側ランド16に接触
し、短冊ランド部22-2の半田が表面張力により側壁半体
ビヤ14側に吸い上げられて半田フィレットとなり付着す
る。
【0040】即ち、目視により半田フィレットが発生し
たことを確認することで、外側ランド16と外側パッド22
間の接合、及び内側ランド15と内側パッド21間の接合が
保証される。
【0041】頂点位置が内側半田バンプ23の頂点よりも
所望に低い外側半田バンプ24を、基板20の外側パッド22
上に設ける手段としては、前述のように、内側半田バン
プ23の高さを、外側半田バンプ24の高さよりも所望に高
く形成しても良いが、図4に図示したようにしても良
い。
【0042】図4では、パッケージ基板11の内側ランド
15が構成する角形面にほぼ等しい角形で、所望の高さ
(約 100μm)段差25のある台座26を基板20の表面に設
け、台座26上に周縁に添って内側パッド21を配列形成す
る。
【0043】一方、台座26の周縁の外側に添って、外側
パッド22を配列形成する。そして内側パッド21上に設け
る内側半田バンプ23と、外側パッド22上に設ける外側半
田バンプ24とは、そのバンプ厚(パッドの表面からバン
プの頂点までの高さ) を等しくするものとする。
【0044】また図示省略したが、基板20を段差がない
平坦面にして、内側パッドの層厚を外側パッドの層厚よ
りも約 100μm 厚くし、それぞれのパッド上にバンプ厚
が等しい内側半田バンプ, 外側半田バンプを設けても良
い。
【0045】図5に図示した方法は、上面に半導体チッ
プ1を封止搭載し、パッケージ底面12にビヤ13に繋がる
内側ランド15と側壁半体ビヤ14に繋がる外側ランド16と
を有するリードレスパッケージ10を、内側ランド15に対
応する内側パッド21、及び外側ランド16に対応する外側
パッド22を設けた基板20に実装するに際して、パッケー
ジ基板11のパッケージ底面12に台座11-1を設けたもので
ある。
【0046】詳述すると、パッケージ底面12に所望の高
さ(約 100μm)段差17のある角形の台座11-1を設け、台
座11-1の周縁に添って台座11-1の表面にビヤ13に繋がる
内側パッド21を配列形成する。
【0047】一方、パッケージ基板11の周縁に添って、
側壁半体ビヤ14に繋がる外側ランド16を配列形成する。
一方、基板20の内側パッド21上に内側半田バンプ23と、
外側ランド16の中心直下に頂点が一致し、且つ頂点の高
さが内側半田バンプ23の頂点に等しい外側半田バンプ24
とを設ける。
【0048】そして、基板20にリードレスパッケージ10
を押圧し加熱し、半田バンプをリフローさせてリードレ
スパッケージ10を基板20に半田付けする。図6は、リー
ドレスパッケージ10側に半田バンプを設けて、リードレ
スパッケージ10を基板20に実装する実施例である。
【0049】図6において、角形のパッケージ基板11の
4周縁に、表面に形成した放射線状のパターンに繋がる
側壁半体ビヤ14を配列形成し、パッケージ底面12にはそ
れぞれの側壁半体ビヤ14に繋がる外側ランド16を設け、
パッケージ基板11の4周縁の内側に、他のパターンに繋
がるビヤ13を枠形に配列して設け、パッケージ底面12に
それぞれのビヤ13に繋がる角形の内側ランド15を設けて
いる。
【0050】そして、この外側ランド16の平面積は内側
ランド15の平面積よりも小さくし、内側ランド15に設け
る内側半田バンプ18の高さよりも、外側ランド16に設け
る外側半田バンプ19の高さが小さくなるようにしてい
る。
【0051】なお、外側半田バンプ19は側壁半体ビヤ14
の外側に付着するようにすることで、所望の容積の半田
を確保することが好ましい。一方、基板20には、リード
レスパッケージ10の内側ランド15に対応して角形の内側
パッド21を設け、外側ランド16に対応して、半田フィレ
ットが発生し易いように短冊形の外側パッド22を設け
る。
【0052】上述のように半田バンプを付着したリード
レスパッケージ10を基板20に押圧し加熱し、半田バンプ
をリフローさせることで、接合の信頼度が高く、且つ半
田ブリッジの発生する恐れがなく、リードレスパッケー
ジ10を基板20に実装できる。
【0053】図7及び図8に示すリードレスパッケージ
が、前述のリードレスパッケージ10と異なる点は、パッ
ケージ基板に2段構成の側壁半体ビヤを設けたことであ
る。詳述すると図7,図8に図示したリードレスパッケ
ージ30は、セラミックス等よりなる角形のパッケージ基
板部31の下部に、外形がパッケージ基板部31よりも小さ
い枠体部39を設けている。
【0054】そして、このパッケージ基板部31の4周縁
に、パッケージ基板部31と枠体部39との境界面に形成し
た放射線状のパターンに繋がる側壁半体ビヤ34を配列形
成し、パッケージ基板部31の底面の周縁に、側壁半体ビ
ヤ34に繋がる外側ランド36を配列形成している。
【0055】また、枠体部39の4周縁に、パッケージ基
板部31と枠体部39との境界面に形成した放射線状のパタ
ーンに繋がる側壁半体ビヤ33を配列形成し、枠体部39の
底面の周縁に、側壁半体ビヤ33に繋がる内側ランド35を
配列形成している。
【0056】そして、枠体部39内に半導体チップ1をダ
イボンデング搭載し、それぞれの電極とパターンの内側
端末とを金線等のワイヤ2を介して接続し、その後枠体
部39内に封止樹脂4を充填し半導体チップ1を覆うてい
る。
【0057】一方、基板40に枠体部39の外形よりもわず
かに大きい角形の凹部45を設けて、凹部45の底面の周縁
近傍に内側ランド35に対応して、角形の本体パッドと細
長い矩形状の短冊ランド部よりなる内側パッド41を配列
形成している。
【0058】また、凹部45の外側の基板40の上面に、外
側ランド36に対応して、角形の本体パッドと細長い矩形
状の短冊ランド部よりなる、外側パッド42を配列形成し
ている。
【0059】なお、枠体部39の高さと凹部45の深さとを
等しくした時は、外側パッド42の本体パッドの一辺の長
さを、内側パッド41の本体パッドの一辺の長さよりも短
くして、外側半田バンプ44の基板の表面から頂点までの
高さを、内側半田バンプ43の凹部45の底面から頂点まで
の高さよりも約 100μm 小さくする。
【0060】また、枠体部39の高さを凹部45の深さより
も約 100μm 大きくした場合には、内側パッド41と外側
パッド42の寸法を等しくして内側半田バンプ43と外側半
田バンプ44の高さを等しくするものである。
【0061】上述のように構成されたリードレスパッケ
ージ30の枠体部39を基板40の凹部45に嵌入し加熱して、
それぞれの半田バンプをリフローさせることで、接合の
信頼度が高く、且つ半田ブリッジの発生する恐れがな
く、リードレスパッケージ30を基板40に実装することが
できる。
【0062】
【発明の効果】以上説明したように本発明は、リードレ
スパッケージの内側ランドと基板の内側パッド間の接合
の信頼度、及びリードレスパッケージの外側ランドと基
板の外側パッド間の接合の信頼度が高く、且つ半田ブリ
ッジが発生する恐れがないという、実用上で優れた効果
を奏する。
【図面の簡単な説明】
【図1】 請求項1の発明の図で (A)は実装前の断面図 (B)は実装後の断面図
【図2】 (A),(B),(C) は本発明の作用を説明する図
【図3】 請求項2の発明の実施例の図で (A)は基板の平面図 (B)は基板の断面図
【図4】 請求項3の発明の実施例の断面図
【図5】 請求項4の発明の実施例の断面図
【図6】 請求項5の発明の断面図
【図7】 請求項6の発明の実施例の図で (A)は実装前の断面図 (B)は実装後の断面図
【図8】 請求項6の発明のリードレスパッケージの図
で (A)は下方視の平面図 (B)は上方視の平面図
【図9】 リードレスパッケージの図で (A)は断面図 (B)は平面図
【図10】 従来の図で (A) は実装前の断面図 (B) は実装後の断面図
【図11】 従来の要所詳細図で (A)は基板の平面図 (B)は実装前の断面図
【符号の説明】
1 半導体チップ 3 封止樹脂
用枠体 4 封止樹脂 10,30 リー
ドレスパッケージ 11 パッケージ基板 11-1,26 台
座 12 パッケージ底面 13 ビヤ 14,33,34 側壁半体ビヤ 15,35 内側
ランド 16,36 外側ランド 18,23,43
内側半田バンプ 19,24,44 外側半田バンプ 20,40 基板 21,41 内側パッド 22,42 外側
パッド 31 パッケージ基板部 45 凹部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 上面に半導体チップ(1) を封止搭載し、
    パッケージ底面(12)にビヤ(13)に繋がる内側ランド(15)
    と側壁半体ビヤ(14)に繋がる外側ランド(16)とを有する
    リードレスパッケージ(10)を、 該内側ランド(15)に対応する内側パッド(21)、及び該外
    側ランド(16)に対応する外側パッド(22)を設けた基板(2
    0)に実装するに際し、 該基板(20)の内側パッド(21)上に内側半田バンプ(23)を
    設けるとともに、 該外側ランド(16)の中心直下に頂点が一致し、且つ基板
    (20)の表面より該頂点までの高さが該内側半田バンプ(2
    3)の頂点よりも所望に低い外側半田バンプ(24)を、該基
    板(20)の外側パッド(22)上に設けて、 該基板(20)に該リードレスパッケージ(10)を押圧し加熱
    して、半田付けすることを特徴とするリードレスパッケ
    ージの実装方法。
  2. 【請求項2】 外側ランド(16)の中心直下に頂点が一致
    する外側半田バンプ(24)を外側パッド(22)上に形成する
    手段が、 中心が該外側ランド(16)の中心にほぼ一致する角形の本
    体パッド(22-1)と、該本体パッド(22-1)に繋がり外側方
    向に延伸した細幅の短冊ランド部(22-2)とからなる外側
    パッド(22)を、基板(20)に形成したものであることを特
    徴とする請求項1記載のリードレスパッケージの実装方
    法。
  3. 【請求項3】 頂点位置が内側半田バンプ(23)の頂点よ
    りも所望に低い外側半田バンプ(24)を、基板(20)の外側
    パッド(22)上に設ける手段が、 該内側半田バンプ(23)の高さを、外側半田バンプ(24)の
    高さよりも所望に高く形成するか、 パッケージ基板(11)の内側ランド(15)が構成する角形面
    にほぼ等しい角形で、所望の高い段差(25)の台座(26)上
    に内側パッド(21)を設け、それぞれの該内側パッド(21)
    と該外側パッド(22)上に、高さが等しい半田バンプを設
    けるか、 或いはまた、平坦な基板(20)上に外側パッド(22)の厚さ
    よりも所望に厚い内側パッド(21)を設け、それぞれの該
    内側パッド(21)と該外側パッド(22)上に、高さが等しい
    半田バンプを設けるかの、 いずれかであることを特徴とする請求項1記載のリード
    レスパッケージの実装方法。
  4. 【請求項4】 上面に半導体チップ(1) を封止搭載し、
    パッケージ底面(12)にビヤ(13)に繋がる内側ランド(15)
    と側壁半体ビヤ(14)に繋がる外側ランド(16)とを有する
    リードレスパッケージ(10)を、 該内側ランド(15)に対応する内側パッド(21)、及び該外
    側ランド(16)に対応する外側パッド(22)を設けた基板(2
    0)に実装するに際し、 該基板(20)の内側パッド(21)上に内側半田バンプ(23)
    と、該外側ランド(16)の中心直下に頂点が一致し、且つ
    該頂点の高さが該内側半田バンプ(23)の頂点に等しい外
    側半田バンプ(24)とを設け、 パッケージ基板(11)の内側ランド(15)を、パッケージ底
    面(12)の所望の高い段差の台座(11-1)上に配設形成する
    か、 平坦なパッケージ底面(12)として、外側ランド(16)の厚
    さよりも所望に厚い内側ランド(15)を設けるかして、 該基板(20)に該リードレスパッケージ(10)を押圧し加熱
    して、半田付けすることを特徴とするリードレスパッケ
    ージの実装方法。
  5. 【請求項5】 上面に半導体チップ(1) を封止搭載し、
    パッケージ底面(12)にビヤ(13)に繋がる内側ランド(15)
    と側壁半体ビヤ(14)に繋がる外側ランド(16)とを有する
    リードレスパッケージ(10)を、 該内側ランド(15)に対応する内側パッド(21)、及び該外
    側ランド(16)に対応する外側パッド(22)を設けた基板(2
    0)に実装するに際し、 該パッケージ基板(11)の内側ランド(15)上に、内側半田
    バンプ(18)を設けるとともに、 該外側ランド(16)上に、該内側半田バンプ(18)の高さよ
    りも所望に低い外側半田バンプ(19)を設けて、 該基板(20)に該リードレスパッケージ(10)を押圧し加熱
    して、半田付けすることを特徴とするリードレスパッケ
    ージの実装方法。
  6. 【請求項6】 パッケージ基板部(31)の下部に外形が該
    パッケージ基板部(31)よりも小さい枠体部(39)を設けて
    該枠体部(39)内に半導体チップ(1) を封止搭載し、該枠
    体部(39)の底面に側壁の側壁半体ビヤ(33)に繋がる内側
    ランド(35)、及び該パッケージ基板部(31)の底面に該パ
    ッケージ基板部(31)の側壁の側壁半体ビヤ(34)に繋がる
    外側ランド(36)を有するリードレスパッケージ(30)を、 該内側ランド(35)に対応する内側パッド(41)、及び該外
    側ランド(36)に対応する外側パッド(42)を設けた基板(4
    0)に実装するに際し、 該基板(40)に該枠体部(39)の外形よりもわずかに大きい
    角形の凹部(45)をを設けて、該凹部(45)の底面に該内側
    パッド(41)を配設形成し、 該内側パッド(41)上に内側半田バンプ(43)を設けるとと
    もに、 該リードレスパッケージ(30)を押下し該内側ランド(35)
    が該内側半田バンプ(43)に接触した時点で、頂点と該外
    側ランド(36)間に所望の距離を有する高さの外側半田バ
    ンプ(44)を該外側パッド(42)上に設け、 該基板(40)に該リードレスパッケージ(30)を押圧し加熱
    して、半田付けすることを特徴とするリードレスパッケ
    ージの実装方法。
JP4221007A 1992-08-20 1992-08-20 リードレスパッケージの実装方法 Withdrawn JPH0669369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4221007A JPH0669369A (ja) 1992-08-20 1992-08-20 リードレスパッケージの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4221007A JPH0669369A (ja) 1992-08-20 1992-08-20 リードレスパッケージの実装方法

Publications (1)

Publication Number Publication Date
JPH0669369A true JPH0669369A (ja) 1994-03-11

Family

ID=16760018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4221007A Withdrawn JPH0669369A (ja) 1992-08-20 1992-08-20 リードレスパッケージの実装方法

Country Status (1)

Country Link
JP (1) JPH0669369A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895976A (en) * 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895976A (en) * 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same

Similar Documents

Publication Publication Date Title
JP2840316B2 (ja) 半導体装置およびその製造方法
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
CN100380614C (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
JP2008160148A (ja) 電子パッケージの形成方法
JPH05283460A (ja) 半導体装置
CN101740539B (zh) 四方平面无导脚封装单元及其制法和其导线架
JP2001144213A5 (ja)
JP2904141B2 (ja) 半導体装置
KR100548554B1 (ko) 테스트 비이클 볼 그리드 어레이 패키지
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP3061014B2 (ja) 半導体装置及びその製造方法
KR100575858B1 (ko) 칩 스캐일 패키지 및 그의 제조방법
JP3743811B2 (ja) 半導体装置の製造方法
TWI383484B (zh) 四方平面無導腳之導線架、四方平面無導腳封裝單元及其製法
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP2002151643A (ja) 半導体装置
JP2817425B2 (ja) 半導体装置の実装方法
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2853695B2 (ja) チップキャリア及び半導体集積回路装置
TWI275167B (en) Package structure and manufacturing method thereof
JP2802959B2 (ja) 半導体チップの封止方法
TWI236748B (en) Flip chip on lead package and process thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102