JPH0671104B2

JPH0671104B2 - 磁電変換素子と磁電変換装置

Info

Publication number: JPH0671104B2
Application number: JP62293174A
Authority: JP
Inventors: 豊富澤; 哲夫石井; 和彦井上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-08-31
Filing date: 1987-11-20
Publication date: 1994-09-07
Anticipated expiration: 2009-09-07
Also published as: US5065204A; EP0305978A2; EP0305978B1; JPH01132184A; DE3853657D1; EP0305978A3; KR910007388B1; KR890004456A; DE3853657T2

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、磁電変換素子と該素子を構成の主要部分とす
る磁電変換装置に関するもので、更に詳しくは磁界中の
電流に作用するローレンツの力を利用し、磁界を電気容
量変化として取り出す新しい磁電変換素子と磁電変換装
置に係るものである。

（従来の技術）従来磁電変換素子としては、ホール効果を利用したホー
ル素子が有名である。第15図に、従来の一般的なホール
素子の概念図を示す。符号１はCrをドープした半絶縁性
GaAs基板、２はこの基板１にＮ型の不純物を注入したほ
ぼ十字形の磁電変換動作層、3a、3b、3c、3dは動作層２
の４つの端部に設けられた金属電極で、3a、3bは電流供
給電極、3c,3dは出力電極である。電極3aから電極3bの
方向に電流Ｉを流した状態で磁界を印方向、即ち紙面
の表面から裏面の方向に印加するとき、磁界により電流
はローレンツの力（又はフレミシグ左手の法則に従う
力）を受けて電極3d側に曲げられる。Ｎ型動作層２の電
流キャリアは電子であるので、その結果電極3cを正、電
極3dを負とする起電力が発生し、その値は磁界の大きさ
に比例し、電流Ｉを定電流とすれば、磁界を起電力に変
換することができる。即ちホール素子は磁界を起電力に
変換することが特徴の磁電変換素子である。

第15図に示す従来のホール素子において磁界を印加した
時に電極3cと3dとの間に生ずる出力電圧Ｖ_Ｈは次のよう
に表わされる。

Ｖ_Ｈ＝Ｋ^＊Ｒ_ｄIB …（１）ここでＫ^＊は比感度と呼ばれる定数、Ｒ_ｄは電極3aと3b
との間の動作層の電気抵抗、Ｉは電極3a,3b間を流れる
電流、Ｂは磁束密度である。（１）式で明らかなように
出力Ｖ_Ｈは磁束密度に比例した信号として得られる。即
ちアナログ信号である。

一方（１）式においてＢ＝０の時、即ち磁界のない状態
では、理論的に出力電圧Ｖ_Ｈは零であるが、実際には一
種の雑音電圧が存在し、これを不平衡電圧Ｖ_HOとよんで
いる。従って前記出力電圧Ｖ_Ｈには実際には不平衡電圧
Ｖ_HOが含まれており、実際の出力電圧をＶ_HMとすれば
（１）式は次のようになる。

Ｖ_HM＝Ｖ_Ｈ＋Ｖ_HO＝Ｋ^＊Ｒ_ｄIB＋Ｖ_HO …（２）（２）式から最小磁界の検出にはＶ_Ｈ≫Ｖ_HOの条件が必
要である。

Ｖ_HO/V_Ｈを不平衡率と呼び、実用的には、この不平衡率
は10％以下が求められている。

例えばＢ＝1000ガウスにおいてＶ_Ｈ＝100mVが得られる
ようなホール素子と使用条件であったとすれば、磁界の
最小検出限界は 1000ガウス×10％＝100ガウス …（３）となる。しかしこれは理論限界であり、実用精度を得る
には２〜３倍の安定係数を見積る必要があり、従って最
小検出限度は200〜300ガウスが限界である。

（発明が解決しようとする問題点）前述のようにホール素子の最小検出限界には一定の限界
がある。検出感度を更に向上するためにはＶ_HOを限りな
く零にする必要があるが、Ｖ_HOはホール素子製造におけ
る寸法精度や構成物質の不均一さに起因しており、これ
を経済的に小さくすることは困難である。然しながら検
出感度の向上については市場の強い要望がある。

他方IC技術の進歩により、情報のデジタル処理化とデジ
タル制御化が進展している。逆にデジタル情報化はシス
テム全体のIC化を容易にさせるメリットをもつ。従来の
ホール素子の出力をデジタル化するにはアナログ（Ａ）
デジタル（Ｄ）変換、所謂AD変換回路が必要であるが、
更にAD変換にはホール素子の出力を所定の大きさまで増
幅する所謂前置増幅回路も必要である。このため回路が
複雑となり、IC化は容易でなく高価となる問題点があ
る。

本発明は、上記の点に鑑みなされたもので、その目的
は、新しい磁電変換の検出方式により実質的な検出感度
の向上が得られ、又磁電変換出力をデジタル変換し易い
信号として取り出すことのできる磁電変換素子と磁電変
換装置を提供することである。

［発明の構成］（問題点を解決するための手段と作用）特許請求の範囲第１項記載の第１発明、同第３項記載の
第２発明及び同第５項記載の第３発明による各磁電変換
素子は、一導電型半導体層と、該半導体層とオーム接触
をする電流供給電極が設けられる。又前記各素子には前
記一導電型半導体層を構成要素とする電気容量（キャパ
シタンス）即ち第１発明においてはPN接合容量、第２発
明においては所謂MIS構造の容量及び第３発明において
はショットキー接触による空乏層容量が形成される。又
前記各素子には、前記電気容量の他の構成要素と同体若
しくはこれとオーム接続される電気容量検出電極が設け
られる。又前記各素子の電流供給電極等の配置は、前記
一導電型半導体層に供給される電流が、前記電気容量の
第３の構成要素である誘導体層即ち第１発明ではPN接合
部の空間電荷層、第２発明ではMIS構造の絶縁層及び第
３発明ではショットキー接触による空間電荷層に沿って
それぞれ流れるように形成される。

前記構成の磁電変換素子においては、前記電気容量は電
気容量検出電極と電流供給電極間に現われる。この素子
に被変換磁界を印加すると、素子の前記電気容量の誘電
体層に沿って流れる電流は、磁界と電流とのいずれにも
直角な方向にローレンツの力を受け曲げられ、電流密度
分布が変化し、一導電型半導体層を例えばＮ型とすれ
ば、キャリアは電子であり、電子密度分布が変化し前記
誘電体層内の電界分布に影響を与え、電気容量の実効的
な変化をもたらす。即ち電気容量の大きさは磁界の無い
ときに比較して変化する。その電気容量の変化量は印加
される磁界の大きさに関係し、かくして磁界の大きさを
電気容量の変化として電気容量検出電極から取り出すこ
とができる。

本発明の磁電変換素子の変換しようとする磁界は、従来
のホール素子と同様、半導体基板面に垂直方向であるこ
とが使用上好ましい。又電気容量検出電極（第１発明で
は反対導電型層を含む）を分離して２つ設け、この２つ
の電極が電流供給電極から供給される電流方向に沿った
間隙を挟んで対向配置され、磁界印加により一方の電気
容量検出電極と電流供給電極との間の電気容量が増加す
れば他方の電気容量検出電極と電流供給電極間の電気容
量は減少するように形成することが望ましい。この増減
する２つの電気容量の差或いは比等の組合せを使用でき
る検出手段を付加することにより、磁界の検出感度を更
に向上することも可能である。

特許請求の範囲第７項記載の第４の発明は、前記第１な
いし第３の発明の磁電変換素子の電気容量検出電極と電
流供給電極との間に電気容量検出手段を設けたことを特
徴とする磁電変換装置である。

本発明の磁電変換装置において、電気容量検出手段とし
て電気容量計を接続し、印加磁界の磁束密度を電気容量
として検出してもよい。しかし電気容量検出手段とし
て、電気容量検出電極と電流供給電極との間の電気容量
を発振の周波数条件に含まれるコンデンサＣとして利用
する発振回路を付加すれば、磁界の変化を周波数として
取り出すことができ、実質的な磁束検出感度の向上が得
られ、且つデジタル変換しやすい信号として取り出すこ
とができる。又磁電変換素子と電気容量検出手段とを１
つの単結晶基板に形成した磁電変換装置は、周辺回路を
含めて比較すれば、生産性と磁電変換特性との向上につ
ながり望ましい実施態様である。CR発振回路は単結晶基
板に集積しやすく、上記２つの利点が得られ電気容量検
出手段として好ましいものである。

なお、優先権主張の基礎となる発明即ち特願昭62−2172
65号の明細書の特許請求の範囲第１項記載の磁電変換素
子及び同第３項記載の磁電変換装置は、それぞれ本明細
書の特許請求の範囲第１項記載の磁電変換素子及び同第
７項記載の（ａ）の素子を使用した場合の磁電変換装置
である。

（実施例）本発明の実施例について、以下図面を参照して説明す
る。第１図は、第１発明の磁電変換素子10の望ましい１
実施例（特許請求の範囲第２項記載）の構成の概要を示
す平面図である。この磁電変換素子は、半絶縁性GaAs基
板11の所望部に形成されるＮ型半導体層（Ｎ型層）12
と、Ｎ型層12を挟みPN接合を形成すると共にほぼ十字形
に配設されたＰ型半導体層（Ｐ型層）13a及び13bと、Ｎ
型層12の端部に設けられPN接合面に沿って電流を流す１
対の電流供給電極14a及び14bと、Ｐ型層13a,13bのそれ
ぞれの端部に設けられPN接合の電気容量を検出する電気
容量検出電極15a及び15bとを具備している。

第２図はこの磁電変換素子の製造工程の概要を説明する
為の断面図と、平面図である。先ず第２図（ａ）のごと
く半絶縁性GaAs基板11の所望部にＮ型層12としてシリコ
ンイオンを注入する。次いで同図（ｂ）のごとくＰ型層
13a,13bとして亜鉛イオンを注入した後で850℃で15分間
のアニールを実施して、これらのイオンを活性化させ
る。この後同図（ｃ）のようにＮ型層12,P型層13a,13b
のそれぞれの端部にオーム接触する電流供給電極14a,14
b及び電気容量検出電極15a,15bを形成する。

次に第４図を参照してこの磁電変換素子の作用について
説明する。尚第１図及び第２図と同一符号は同一部分を
示すので説明を省略する。周知のようにPN接合には電気
容量（接合容量、空乏層容量と呼ばれる）が存在する。
その容量の大きさは、破線で示すドナーイオンとアク
セプタイオンから成る空間電荷層（空乏層とも呼ばれ
る）16a又は16bの形状とイオン濃度に関係する。電極14
aから14bに向かって、PN接合面即ち空間電荷層16a,16b
の層間に沿って流れる電流Ｉを外部電源Ｅより供給す
る。この状態でこの素子に印方向即ち紙面の表面から
裏面に向かう磁界を印加すると、電極15aと14bとの間に
現われる実効的な電気容量は減少し、電極15bと14bとの
間に現われる実効的な電気容量は増加することが試行に
より確認された。これは磁界中の電流に作用する所謂ロ
ーレンツの力（フレミングの左手法則の力）により、電
流Ｉは空間電荷層16b側に曲げられ、電流Ｉのキャリア
である電子密度が空間電荷層16b側では増加するので電
極15b側の電気容量は増加し、他方空間電荷層16a側では
層面近傍の電子密度が減少し、ドナーイオンの電荷が
過剰となり、電極15a側の電気容量は減少するものと推
論される。以上述べたように電流Ｉを一定とし磁界を加
えないときの電気容量を基準とすれば磁界の大きさ（又
は磁束の強さ）を電気容量の変化として電極15a及び15b
より取り出すことができる。電気容量の変化を取り出す
ための電気容量検出電極15a又は15bと対になる電流供給
電極14a又は14bとの組み合わせは、応用目的に適合した
組み合わせを所望により選択することができる。第１図
の素子の外形は、従来のホール素子に類似のほぼ十字形
であり、検出する磁界も基板面に垂直であり、応用上望
ましいが、ホール素子と異なり必ずしも十字形である必
要はない。例えば第３図に示すようにPN接合を１つ、即
ち電気容量検出電極を１つだけ設けたものであっても差
し支えない。又空乏層形成領域は第５図に示すようにＰ
型層13dをＮ型層12の中央領域まで延設し、Ｐ型層13dの
底面（第５図（ｂ）の断面図では下面）の空間電荷層に
よる接合容量を主として利用しても差し支えない。

次に第２発明の磁電変換素子20の望ましい１実施例（特
許請求の範囲第４項記載）について説明する。第６図
（ａ）及び（ｂ）はその構成の概要を示す平面図及び断
面図である。Ｐ型シリコン基板21の所望部に一導電型半
導体層（以下Ｎ型層という）22が、又Ｎ型層22の主面に
接する絶縁層（酸化膜）27が設けられる。同図（ａ）に
は図面を見やすくするための絶縁層27は図示していな
い。Ｎ型層22の両端側のコンタクト部（Ｎ^＋）を介して
オーム接触をする電流供給電極24a及び24bが設けられ、
外部電源により矢印方向の電流ＩをＮ型層22に供給す
る。絶縁層27を挟んでＮ型層22に対向して電気容量を形
成すると共にこの電気容量の検出を兼ねる電気容量検出
電極25a,25bが絶縁層27上に形成される。この２つの電
極25a,25bは電流Ｉの方向に沿った間隙28を挟んで対向
配置される。

この磁電変換素子は公知の製造方法により作られる。即
ちＰ型シリコン基板21にリンイオンを選択的に注入して
Ｎ型層22を形成した後、表面を酸化して絶縁層27を形成
し、次に電極24a,24b下のコンタクト部の絶縁膜をエッ
チングして取り除き、しかる後、電極24a,24b,25a,25b
を例えばAlにて形成した後、シンターして電極24a,24b
とＮ型層22とのオーム接触をとる。

第７図は素子の作用を説明するための図で第６図と同じ
符号は同一部分を表す。電気容量検出電極25a及び25bは
間隙28により分離されると共に電極の一部分は絶縁層27
を挟んでＮ型層22と対向し、いわゆるMIS構造の電気容
量を形成する。その単位面積当りの実効的な電気容量は
Ｎ型層22の電子数に関係する。電流供給電極24aから24b
に電流Ｉを流した状態で磁界Ｂを方向に印加すると、
磁界により電子は力を受けて電極25a側で少なく電極25b
側に多く分布するようになる。このとき電極25aと電極2
4a又は24b間の単位面積当りの実効的な電気容量は小さ
く、逆に電極25bと電極24a又は電極24b間の単位面積当
りの実効的な電気容量は大きく、それぞれは磁界印加の
ない時に比較して変化する。その電気容量の変化量は印
加される磁界の大きさに関係し、かくして磁界の大きさ
を実効的な電気容量の変化として取り出すことができ
る。

第８図に第２発明の磁電変換素子の他の実施例を示す。
同図（ａ）のごとく半絶縁性GaAs基板31の上にノンドー
プGaAs32a,ノンドープAlGaAs32b、１×10¹⁸cm^−３濃度
のSiドープAlGaAs32c、１×10¹⁸cm^−３濃度のSiドープG
aAs32dの超薄膜を順次積層する。この後同図（ｂ）のご
とくシリコンイオンを電流供給電極とのコンタクト部33
に注入する。更に素子分離のためにボロン（Ｂ）イオン
を分離領域36に注入して高抵抗化し、800℃で15分間の
熱処理（アニール）を施す。次に電流供給電極34a,34b
及び電気容量検出電極35a,35bを所望の位置に形成す
る。同図（ｃ）は、その平面図を示す。ノンドープGaAs
32aないしSiドープGaAs32dまでの薄膜はヘテロ接合を形
成し、不純物を含まないGaAs32aとAlGaAs32bとの界面近
傍に２次元電子ガス構造が形成され、この電子ガス層が
前記一導電型半導体層に対応する。

本実施例の動作については第７図において電流供給電極
24a,24bを電極34a,34bに、又電気容量検出電極25a,25b
を電極35a,35bに置換すればよい。

なお基板としてはInPなど他の半導体を用いた場合や、
他の２次元電子ガス構造とした場合なども、もちろん可
能である。又第９図に示すように電気容量検出電極25c
を１つだけ設けた場合であっても差支えない。

次に第３発明の磁電変換素子40の望ましい１実施例（特
許請求の範囲第６項記載）について説明する。第10図
（ａ）及び（ｂ）はその構成の概要を示す平面図及び断
面図である。半絶縁性GaAs基板41の所望部に一導電型半
導体層（以下Ｎ型層）42が、又Ｎ型層42と基板41の主面
に接しショットキー電極を含む電気容量検出電極45a,45
bが形成される。Ｎ型層42の両端側にはこれとオーム接
触をする電流供給電極44a,44bが設けられ、外部電源よ
り前記電極を経て矢印方向の電流ＩがＮ型層42に供給さ
れる。電気容量検出電極45aと45bは電流Ｉの方向に沿っ
た間隙48を挟んで対向配置される。なお、電気容量検出
電極45a及び45bのうちＮ型層42に接する部分がショット
キー電極でその界面にショットキーバリヤによる空乏層
容量が形成される。

この磁電変換素子は公知の製造方向により作られる。即
ち半絶縁性GaAs基板41の所望部にシリコンイオンを注入
した後、850℃で15分間のアニールを実施してイオンを
活性化し、Ｎ型層42を形成する。その後写真蝕刻法によ
り、Ｎ型層42とオーム接触をする電流供給電極44a,44b
として例えばAuGe/Niから成る、又ショットキー接触を
する電気容量検出電極45a及び45bとして例えばTi/Pt/Au
から成る各電極を、所望部にそれぞれ形成する。

本実施例の磁電変換素子40は、Ｎ型層42と電気容量検出
電極45a,45bとがショットキー接触する部分の空間電荷
層46a,46bによる空乏層容量を利用するもので、その作
用、効果についてはPN接合の空間電荷層16a,16b（第４
図参照）による空乏層容量を利用する第１発明の磁電変
換素子10の作用、効果とほぼ等しいので、説明を省略す
る。

次に特許請求の範囲第７項記載の第４発明の磁電変換装
置の望ましい実施例の１つとして、前記磁電変換素子10
に、電気容量検出手段のCR発振回路を設けた装置60につ
いて、第11図を参照して以下説明する。同図の一点鎖線
で囲まれた部分が本発明の磁電変換装置60であり、１つ
の単結晶基板に、磁電変換素子10と、CR発振回路50とを
集積したものである。CR発振回路50は周知の並列容量移
相型で、素子10の電気容量検出電極15bと電流供給電極1
4bとの間の電気容量を移相用コンデンサとして使用する
ものであり、その発振周波数は移相用コンデンサＣの大
きさにより変化する。得られた発振出力は、直接又は分
周器を介して周波数カウンタに接続し、LED等の表示機
で、磁束密度をカウント数としてデジタル表示すること
ができる。又制御用CPUを介してデジタル制御すべき回
路例えばモーターの回転制御回路等へデジタル制御信号
として出力することが望ましい応用方法である。

なお、本発明の磁電変換素子10の電極15bと電極14bとの
間の電気容量即ち等価可変コンデンサにはＮ型層12の電
気抵抗が内部抵抗として付加されるが、CR発振回路のＲ
に対し十分に小さく設計する。

或いは逆にＮ型層12の前記電気抵抗を積極的に利用する
こともできる。即ち移相用コンデンサと共にこの抵抗を
移相用抵抗Ｒとして使用するものである。この場合には
抵抗値Ｒを適当な大きさに設計し、第12図に例示するよ
うにＮ型層12の中間に分岐電極17を設ける必要がある。

本実施例における磁電変換素子10の出力を電気容量Ｃと
して検出した場合の磁束密度Ｂと容量Ｃとの関係の１例
を第13図示す。C₀は磁束密度が零の時の電気容量であ
る。又第14図に第11図に示す周波数カウンタの表示ｆと
第13図の電気容量Ｃとの関係の１例を示す。C₀の時の周
波数がf₀である。なお、第13図、第14図ともに電気容量
が増加する方向に磁界を印加した場合を示した。

上記の如く発振回路を付加して交流信号として出力を得
た場合に磁界の検出感度を大幅に向上できる。以下に理
由を述べる。第13図において、磁界の微小な増加によ
り、本発明の素子10の出力が電気容量C₀から△Ｃだけ増
加したとする。

これにより第14図の発振周波数はf₀から△ｆだけ周波数
が低下する。△ｆの検出はIC技術の進歩により水晶発振
子を基準周波数とした分周器が容易に得られ、その精度
は10^−５以下であり全く問題のない高精度で検出でき
る。又本発明の素子はその材料のGaAsを選択することに
より、温度安定係数は１％以下にすることができる。従
って本発明の場合の精度限界は第11図を構成すする回路
の電源変動によると考えてよい。電源の安定度は、やは
りIC技術の進歩により１％は容易に得ることができる。
従って前記従来技術で示した1000ガウスを基準に比較す
ると（３）式にならって 1000ガウス×１％＝10ガウス …（４）が本発明の理論限界となる。実用精度としては、これの
２〜３倍の安定係数をみても20〜30ガウスとなり、従来
のホール素子を使用した場合に比較しても10倍の感度は
容易に得ることができる。

第11図に示す実施例の試行結果によれば、上述の推論に
近い検出感度が得られた。

前記実施例の磁電変換素子60において、磁電変換素子10
に代えて素子20又は40を使用した場合では、CR発振回路
50の移相用Ｃ及びＲの値を調整し発振させるが、上記実
施例とほぼ類似の作用、効果が得られる。又本発明の磁
電変換装置の望ましい電気容量検出手段としてCR発振回
路の実施例を示したが、発振回路とてはこれに限定され
ない。電気容量検出電極と電流供給電極との間の電気容
量を、発振の周波数条件に含まれるコンデンサＣとして
利用できる発振回路は電気容量検出手段とすることがで
きる。例えばLC同調発振回路におけるＣ、パルス発生回
路の周期を決めるＣ等の代りに本発明の磁電変換素子の
前記電気容量を使用することができる。

［発明の効果］これまで述べたように、従来のホール素子が不平衡ホー
ル電圧Ｖ_HOのバラツキにマスクされ検出できる最小磁界
に限界があったが、本発明の磁電変換素子及び磁電変換
装置では磁界を電気容量の変化として取り出すため、最
小検出磁界を制限するＶ_HOのような要因はなく、磁束の
実質的な検出感度の向上が得られた。又電気容量検出手
段として発振回路を付加し、磁束を周波数の変化として
取り出すので、デジタル変換しやすい信号が得られた。

【図面の簡単な説明】

第１図は第１発明の磁電変換素子の１実施例の平面図、
第２図はその製造工程を示す断面図と平面図、第３図は
第１発明の磁電変換素子の他の実施例の平面図、第４図
は第１発明の磁電変換素子の動作を説明するための平面
図、第５図（ａ）及び（ｂ）は第１発明の磁電変換素子
の第３の実施例の平面図及び断面図、第６図（ａ）及び
（ｂ）は第２発明の磁電変換素子の１実施例の平面図及
び断面図、第７図は第２発明の磁電変換素子の動作を説
明するための平面図、第８図は第２発明の磁電変換素子
の他の実施例を製造工程を含め示す図で、同図（ａ）及
び（ｂ）はその断面図、同図（ｃ）は平面図、第９図
（ａ）及び（ｂ）は第２発明の磁電変換素子の第３の実
施例の平面図及び断面図、第10図（ａ）及び（ｂ）は第
３発明の磁電変換素子の１実施例の平面図及び断面図、
第11図は第４発明の磁電変換装置の１実施例の構成図、
第12図は第１発明の磁電変換素子のＣ及びＲを利用する
場合の素子の平面図、第13図及び第14図は第４発明の磁
電変換装置の特性の１例を示す図、第15図は従来のホー
ル素子の平面図である。10 ……第１発明の磁電変換素子、20……第２発明の磁電
変換素子、40……第３発明の磁電変換素子、50……CR発
振回路、60……第４発明の磁電変換装置、12,22,42……
一導電型半導体層、13a,13b,13c,13d……反対導電型半
導体層、14a,14b,24a,24b,34a,34b,44a,44b……電流供
給電極、15a,15b,15c,15d,15e,25a,25b,25c,35a,35b,45
a,45b……電気容量検出電極、16a,16b,46a,46b……空間
電荷層、17……分岐電極、27……絶縁層、28,48……空
隙。

Claims

【特許請求の範囲】

【請求項１】一導電型半導体層と、この一導電型半導体
層とPN接合を形成する反対導電型半導体層と、前記一導
電型半導体層とオーム接触をすると共に前記PN接合面に
沿って電流を流す電流供給電極と、前記反対導電型半導
体層とオーム接触をすると共に前記PN接合の電気容量を
検出する電気容量検出電極とを具備することを特徴とす
る磁電変換素子。
【請求項２】前記一導電型半導体層の主面及び前記反対
導電型半導体層の主面がこれら両層が形成される半導体
基板の一方の主面に含まれると共に前記反対導電型半導
体層が前記一導電型半導体層を挟接してほぼ十字形に形
成される特許請求の範囲第１項記載の磁電変換素子。
【請求項３】一導電型半導体層と、この半導体層の主面
に接して設けられる絶縁層と、この絶縁層を介して前記
半導体層に対向して電気容量を形成すると共にこの電気
容量の検出を兼ねる電気容量検出電極と、前記半導体層
とオーム接触をすると共に前記電気容量を形成する絶縁
層に沿って電流を流す電流供給電極とを具備することを
特徴とする磁電変換素子。
【請求項４】電気容量を形成する電気容量検出電極を２
つ有し、２つの該電極が電流供給電極から供給される電
流方向に沿った間隙を挟んで対向配置される特許請求の
範囲第３項記載の磁電変換素子。
【請求項５】一導電型半導体層と、この半導体層の主面
に接して設けられこの半導体層との間に電気容量を形成
するショットキー電極を含むと共に前記電気容量の検出
を兼ねる電気容量検出電極と、前記半導体層とオーム接
触をすると共に前記ショットキー電極に沿って電流を流
す電流供給電極とを具備することを特徴とする磁電変換
素子。
【請求項６】電気容量を形成する電気容量検出電極を２
つ有し、２つの前記電極が電流供給電極から供給される
電流方向に沿った間隙を挟んで対向配置される特許請求
の範囲第５項記載の磁電変換素子。
【請求項７】（ａ）一導電型半導体層と、この一導電型
半導体層とPN接合を形成する反対導電型半導体層と、前
記一導電型半導体層とオーム接触をすると共に前記PN接
合面に沿って電流を流す電流供給電極と、前記反対導電
型半導体層とオーム接触をすると共に前記PN接合の電気
容量を検出する電気容量検出電極とを具備する磁電変換
素子、又は（ｂ）一導電型半導体層と、この半導体層の
主面に接して設けられる絶縁層と、この絶縁層を介して
前記半導体層に対向して電気容量を形成すると共にこの
電気容量の検出を兼ねる電気容量検出電極と、前記半導
体層とオーム接触をすると共に前記電気容量を形成する
絶縁層に沿って電流を流す電流供給電極とを具備する磁
電変換素子、又は（ｃ）一導電型半導体層と、この半導
体層の主面に接して設けられこの半導体層との間に電気
容量を形成するショットキー電極を含むと共に該電気容
量の検出を兼ねる電気容量検出電極と、前記半導体層と
オーム接触をすると共に前記ショットキー電極に沿って
電流を流す電流供給電極とを具備する磁電変換素子、い
ずれかの磁電変換素子の前記電気容量検出電極と前記電
流供給電極との間に電気容量検出手段を設けたことを特
徴とする磁電変換装置。
【請求項８】磁電変換素子と電気容量検出手段とが１つ
の単結晶半導体基板に形成される特許請求の範囲第７項
記載の磁電変換装置。
【請求項９】電気容量検出手段が、電気容量検出電極と
電流供給電極との間の電気容量を移相コンデンサとする
CR発振回路である特許請求の範囲第７項又は第８項記載
の磁電変換装置。