JPH067228U

JPH067228U - セラミックコンデンサ

Info

Publication number: JPH067228U
Application number: JP4540192U
Authority: JP
Inventors: 幸宏西; 宣雄横江
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1992-06-30
Filing date: 1992-06-30
Publication date: 1994-01-28
Anticipated expiration: 2007-06-30
Also published as: JP2604203Y2

Abstract

(57)【要約】【目的】発生するインダクタンスを０．１ｎＨ以下に抑
制することができるセラミックコンデンサを提供する。【構成】基板用電極３７をチップ本体３１の底面のみに
形成し、内部電極３５の長辺と基板用電極３７とをＶＩ
Ａホール３９を介して接続するとともに、内部電極３５
の長辺の長さをａとし、内部電極３５の短辺の長さをｂ
とすると、ｂ／ａを０．５以下としたことを特徴とす
る。基板用電極３７の厚さを２０μｍ以下とすることが
好ましい。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、例えば、コンデンサー部を有し、かつ、外部の電気回路基板の配線と接続するための基板用電極を有するセラミックコンデンサに関わり、特に、非常に高速でスイッチングする大型コンピュータ等に組み込まれる低インダクタンスのセラミックコンデンサに関するものである。

【０００２】

【従来技術】

従来、面実装タイプのセラミックコンデンサとしては、特開昭５９−９１４号公報等に開示されたチップコンデンサが知られている。

【０００３】図３及び図４は、このようなチップコンデンサを示すもので、このチップコンデンサは誘電体磁器からなるチップ本体１１の内部にコンデンサー部１３を有している。

【０００４】そして、チップ本体１１の左右には、外部の電気回路基板の配線と接続される基板用電極１５がそれぞれ形成されており、これらの基板用電極１５の厚みは５０〜１００μｍとされ、コンデンサー部１３を構成する内部電極１７の一端がそれぞれ接続されている。基板用電極１５は半田等で基板と接続される。

【０００５】

【考案が解決しようとする問題点】

ところで、セラミックコンデンサは、図３に示したように、基板用電極１５側の内部電極１７の長さをａとし、基板用電極１５側でない方の内部電極１７の長さをｂとすると、ｂ／ａが大きくなる程、インダクタンスが大きくなることが一般に知られているが、上記図３及び図４に示したセラミックコンデンサではｂ／ａが１．５以上と大きかったため、インダクタンスが０．８ｎＨ以上と大きくなり、非常に高速でスイッチングする回路モジュールにおいて、ノイズ発生による回路の誤動作が生じるようになるという問題があった。

【０００６】即ち、近年、特に高速でスイッチングする大型コンピュータ等では、セラミックコンデンサの有するインダクタンスが０．１ｎＨよりも大きくなると、ノイズ発生により誤作動する虞があるが、上記のセラミックコンデンサでは、インダクタンスが０．８ｎＨ以上となり、近未来の電子機器に対応することができないという問題があった。

【０００７】また、セラミックコンデンサのインダクタンスは、基板用電極１５の厚みによっても左右され、その厚みが厚くなる程、大きくなることが一般に知られているが、従来のチップ状電子部品では、基板用電極１５の厚みが５０〜１００μｍと厚かったため、インダクタンスが大きくなり、非常に高速でスイッチングする回路モジュールにおいて、ノイズ発生による回路の誤動作が生じるようになるという問題があった。

【０００８】一方、このようなノイズ発生による回路の誤動作を防止するべく、図５及び図６に示すようなセラミックコンデンサが開発されている。このセラミックコンデンサは、基板用電極１５側の内部電極１７の長さをａとし、基板用電極１５側でない方の内部電極１７の長さをｂとすると、ｂ／ａが０．５〜０．７とされており、このような構成とすることにより、発生するインダクタンスを０．３ｎＨ程度に抑制することができるが、上記図３及び図４に示したセラミックコンデンサと同様に、インダクタンスが０．１ｎＨよりも大きくなり、未だノイズ発生により誤作動する虞があった。

【０００９】本考案は、発生するインダクタンスを０．１ｎＨ以下に抑制することができるセラミックコンデンサを提供することを目的とする。

【００１０】

【問題点を解決するための手段】

本考案のセラミックコンデンサは、誘電体層間に長方形状の内部電極を介装して形成されたコンデンサー部を有するチップ本体と、このチップ本体の表面に形成され、かつ、外部の電気回路基板の配線と接続する一対の基板用電極とからなるセラミックコンデンサにおいて、前記基板用電極を前記チップ本体の底面のみに形成し、かつ、前記内部電極の長辺と前記基板用電極とをＶＩＡホールを介して接続するとともに、前記内部電極の長辺の長さをａ、前記内部電極の短辺の長さをｂとした時、ｂ／ａ＝０．５以下としてなるものである。そして、基板用電極の厚さは２０μｍ以下であることが好ましい。

【００１１】

【作用】

本考案のセラミックコンデンサでは、基板用電極をチップ本体の底面のみに形成し、内部電極の長辺と前記基板用電極とをＶＩＡホールを介して接続するとともに、内部電極の長辺の長さをａとし、内部電極の短辺の長さをｂとすると、ｂ／ａを０．５以下とすることにより、セラミックコンデンサに生じるインダクタンスを０．１ｎＨ以下に抑制することができる。また、基板用電極の厚さを２０ μｍ以下とすることにより、セラミックコンデンサに生じるインダクタンスをさらに低下させることができる。

【００１２】

【実施例】

以下、本考案のセラミックコンデンサを図面に基づいて詳細に説明する。図１及び図２は、本考案のセラミックコンデンサを示すもので、図において、符号３１は、例えば、ＢａＴｉＯ₃からなるチップ本体を示している。このチップ本体３１は、例えば、縦３．２ｍｍ、横１．６ｍｍ、厚さ１．０ｍｍであり、多数の磁器シートを積層して構成されている。

【００１３】このチップ本体３１内にはコンデンサー部３３が形成されている。このコンデンサー部３３は、チップ本体３１を構成する磁器シートの間に、例えば、Ｐｄからなる長方形状の内部電極３５を介装して形成されている。

【００１４】そして、チップ本体３１の底面には、例えば、Ｐｄからなる２個の基板用電極３７が形成され、これらの基板用電極３７は、ＶＩＡホール３９により内部電極３５に接続されている。ＶＩＡホール３９は長方形状の内部電極３５の長辺に接続されており、これらのＶＩＡホール３９はコンデンサー部３３の両側に積層方向に形成され、それらのＶＩＡホール３９の内部には、例えば、Ｐｄからなる導体が充填されている。これらのＶＩＡホール３９の長さは４０〜９０μｍ、径は１２０〜１３０μｍとされている。また、基板用電極３７は、例えば、Ｐｄからなり、縦横０．６ｍｍ，厚さ２０μｍ以下とされている。

【００１５】また、内部電極３５は、図１に示したように、その長辺の長さをａとし、短辺の長さをｂとすると、ｂ／ａが０．５以下とされている。

【００１６】以上のように構成されたセラミックコンデンサでは、基板用電極３７をチップ本体３１の底面のみに形成し、内部電極３５の長辺に接続されたＶＩＡホール３９を基板用電極３７に接続するとともに、内部電極３５の長辺の長さをａとし、内部電極３５の短辺の長さをｂとすると、ｂ／ａを０．５以下とすることにより、セラミックコンデンサに生じるインダクタンスを０．１ｎＨ以下に抑制することができ、非常に高速でスイッチングする回路モジュールにおいても、ノイズ発生による回路の誤動作が生じることがない。また、基板用電極３７の厚みを２０ μｍ以下としたので、セラミックコンデンサに発生するインダクタンスをさらに下げることができる。

【００１７】尚、ＶＩＡホール３９の長さがインダクタンスの発生に関与するので、その長さはなるべく短くすることが好ましい。

【００１８】実施例１本考案者等は、上記考案の効果を確認すべく、実験を行った。

【００１９】先ず、ＢａＴｉＯ₃からなる磁器シート成形体と、Ｐｄからなる内部電極層を交互に積層して、縦３．２ｍｍ、横１．６ｍｍ、厚さ１．０ｍｍのチップ本体を作成した。

【００２０】このチップ本体の底面にＰｄからなる縦０．６ｍｍ，横０．６ｍｍの基板用電極を形成し、この基板用電極と内部電極とを、Ｐｄからなる導体により接続した。

【００２１】そして、セラミックコンデンサを作成し、内部電極の辺の長さの比ｂ／ａの値を種々変化させて、セラミックコンデンサのインダクタンスの発生状況を、測定器ＹＨＰ４１９１Ａにより測定周波数５００ＭＨｚにおいて測定した。また、基板用電極の厚みを種々変化させ、セラミックコンデンサのインダクタンスの発生状況を上記と同様にして測定した。これらの結果を表１に示す。

【００２２】

【表１】

【００２３】この表１より、ｂ／ａの値が０．５以下となると、インダクタンス値が０．１ｎＨ以下となっていることが確認された。また、ｂ／ａの値を０．５以下とするとともに、基板用電極の厚みを２０μｍ以下とすると、インダクタンス値がさらに低下していることが確認された。尚、基板用電極のみの影響を調べるため、ＶＩＡホールの長さや断面積等、他の構成は一定とした。

【００２４】尚、本考案の効果確認のため、チップ本体の寸法、材料等の条件を上記と同様にして作製した図３の従来のセラミックコンデンサでは、基板用電極の厚みを７０μｍと一定にした時に、ｂ／ａの値をそれぞれ１．６、１．８と変更させると、インダクタンスは０．９５８、１．０４８ｎＨとなった。また、ｂ／ａの値を１．６と一定にした時に、基板用電極の厚みをそれぞれ７０、１００μｍと変更した時、インダクタンスはそれぞれ０．９５８、０．９７８ｎＨとなった。

【００２５】また、図５の従来のセラミックコンデンサでは、基板用電極の厚みが７０μｍ、ｂ／ａの値が０．５５８の時、インダクタンスは０．３９７ｎＨであった。ｂ／ａの値を０．５５８と一定にした時に、基板用電極の厚みをそれぞれ７０、１００μｍと変更した時、インダクタンスはそれぞれ０．３９７、０．４１７ｎＨとなった。

【００２６】

【考案の効果】

本考案のセラミックコンデンサでは、基板用電極をチップ本体の底面のみに形成し、内部電極の長辺と基板用電極とをＶＩＡホールを介して接続するとともに、内部電極の長辺の長さをａとし、内部電極の短辺の長さをｂとすると、ｂ／ａを０．５以下とすることにより、セラミックコンデンサに生じるインダクタンスを０．１ｎＨ以下に抑制することができ、非常に高速でスイッチングする回路モジュールにおいても、ノイズ発生による回路の誤動作を最小限に抑制することができる。また、基板用電極の厚さを２０μｍ以下とすることにより、セラミックコンデンサに生じるインダクタンスをさらに低減することができる。

【図面の簡単な説明】

【図１】本考案のセラミックコンデンサを示す横断面図
である。

【図２】本考案のセラミックコンデンサの縦断面図であ
る。

【図３】従来のセラミックコンデンサを示す横断面図で
ある。

【図４】従来のセラミックコンデンサの縦断面図であ
る。

【図５】従来の他のセラミックコンデンサを示す横断面
図である。

【図６】従来の他のセラミックコンデンサの縦断面図で
ある。

【符号の説明】

３１チップ本体３３コンデンサー部３５内部電極３７基板用電極３９ＶＩＡホール

Claims

【実用新案登録請求の範囲】

【請求項１】誘電体層間に長方形状の内部電極を介装し
て形成されたコンデンサー部を有するチップ本体と、こ
のチップ本体の表面に形成され、かつ、外部の電気回路
基板の配線と接続する一対の基板用電極とからなるセラ
ミックコンデンサにおいて、前記基板用電極を前記チッ
プ本体の底面のみに形成し、かつ、前記内部電極の長辺
と前記基板用電極とをＶＩＡホールを介して接続すると
ともに、前記内部電極の長辺の長さをａ、前記内部電極
の短辺の長さをｂとした時、ｂ／ａ＝０．５以下とした
ことを特徴とするセラミックコンデンサ。
【請求項２】基板用電極の厚さを２０μｍ以下としたこ
とを特徴とする請求項１記載のセラミックコンデンサ。