JPH067310B2

JPH067310B2 - 電子機器

Info

Publication number: JPH067310B2
Application number: JP58104956A
Authority: JP
Inventors: 国臣狩野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-06-14
Filing date: 1983-06-14
Publication date: 1994-01-26
Anticipated expiration: 2009-01-26
Also published as: JPS59231586A

Description

【発明の詳細な説明】技術分野本発明は電子機器に係り、さらに詳しくは筆記体の文字
の出力可能な電子機器に関するものである。

従来技術従来より文字や図形等を出力可能なタイプライタその他
の電子機器が知られている。

これらの電子機器における出力パターンは活字体の文字
が一般的であり、文字情報の伝達にはこれで十分であっ
た。

しかし、今後、出力された文字の表現力の増大が要求さ
れるに従い、文字間が接続する筆記体文字も出力可能な
電子機器が一般的になることが推測される。

例えば、活字体による文字情報の中に下書き文字を挿入
したい場合や、手書き文字が下手な人が各種の書類を作
成したい場合、あるいは活字体では冷たく感じられる場
合、さらに自分のサインをしたい場合等において、美し
い手書き文字を出力するには筆記体のタイプライタやプ
リンタ等の電子機器が必要である。

このような筆記体文字を形成するには、筆記体の文字パ
ターンと、文字パターン間を連続させる補間パターンと
が必要で、補間パターンを用いることによりはじめて連
続した筆記体文字の出力が実現できる。

ところが、一部の大文字の後の小文字などの文字の並び
の外観上、補間パターンがない方が可読性が向上する場
合、また、ユーザが筆記文中の特定文字を学習するた
め、あるいはパターン認識装置を認識率を向上させる等
のために、補間パターンを消去し、出力パターンを簡素
化したい場合がある。

このような場合には補間パターンのみを消去できれば便
利である。

目的本発明は以上のような要望に応えるためになされたもの
で、任意の補間パターンのみを消去することにより、筆
記体文字を容易に判読させることができるようにした電
子機器を提供することを目的としている。

実施例以下、英文タイプライタ形式の電子機器を例として本発
明の詳細を説明する。

第１図以下は本発明の一実施例を説明するもので、第１
図には制御回路のブロック図が示されている。

第１図において、符号１で示すものは中央処理装置（Ｃ
ＰＵ）で、これには出力装置として表示器（ＤＩＳ）２
及びプリンタ（ＰＴＲ）３が接続されている。

符号４で示すものはキャラクタジェネレータ（ＣＧ）、
符号５で示すものはパターンジェネレータ（ＰＧ）でこ
れらＣＰＵ１に接続されている。これらは所定のアドレ
スを与えるとそれに対応するパターンを発生する。

また、ＣＰＵ１にはランダムアクセスメモリ（ＲＡＭ）
６が接続されている。

ＲＡＭ６はアドレス部（Ｒ１），非補間フラグ部（Ｒ
２），識別コード部（Ｒ３），ポイント部（Ｒ４）から
構成されている。

ＲＡＭ６の各部の詳細は後述する。

一方、符号Ｋ１〜Ｋ８はＣＰＵ１に接続された入力キー
群である。Ｋ１は活字体／筆記体モード変換キー、Ｋ２
は一筆書きモード変換キー、Ｋ３は消去キー、Ｋ４は右
カーソルキー、Ｋ５は左カーソルキー、Ｋ６はアルファ
ベット文字キー群、Ｋ７は？，！，！，，，；，等の記
号キー群、Ｋ８は補間パターン用カーソル消去キーであ
る。

以上のような構成のもとに今、電子機器のモードが活字
モードとなっているとすると、活字体／筆記体モード変
換キーＫ１を押すと電子機器は筆記体モードになり、さ
らにＫ１を押すと再び活字体モードになる。活字体モー
ド及び筆記体モードにおける「ＥＮＪＯＹ」の印字例を
第２図（Ａ），（Ｂ）に示す。

次にアルファベット文字キー群Ｋ６を「ＥＮＪＯＹ」と
操作して第２図（Ｂ）に示すような筆記体文字を印字す
るまでの制御動作について説明する。

本発明においては第２図（Ｂ）に示すような筆記体の文
字例を第３図（Ａ）に示すような文字パターンと第３図
（Ｂ）に示すような補間パターンとに分解してある。

「ＥＮＪＯＹ」は第３図（Ａ），（Ｂ）に示すように５
個の文字パターンと４個の補間パターンの合計９種のパ
ターンの組み合せから構成される。

従って「ＥＮＪＯＹ」とキー入力された場合に第３図
（Ｂ）に示すような補間パターンを発生させ、隣接する
文字間を接続させれば、筆記体の文字列を発生させるこ
とができる。

これら補間パターンを決定するには直前の文字のペンア
ップポイントＰＵと、続いて印字する文字のペンダウン
ポイントＰＤの位置を決定し、両者間を直線あるいは曲
線で接続すればよい。

そこで、本発明においては１文字の処理コードを第３図
（Ｃ）に示すように例えば、１６ビットで表現し、先頭
の１ビットはこの処理コードに対応する文字記号パター
ンが補間パターンを必要とするかどうかの非補間フラグ
であり、必要とする場合には「０」、必要としない場合
には「１」がセットされる。なお、？や！などのような
記号パターンの場合には補間パターンを必要としない。

この非補間フラグに続くワビットは文字記号識別のため
の識別コードであり、前記キャラクタジェネレータ４は
この７ビットのアドレス情報により、対応する文字また
は記号のパターンを発生させる。最後の８ビットは補間
パターンのための情報であり、その内の上位の４ビット
は印字すべき筆記体文字のパターンのペンダウンポイン
トＰＤ、下位４ビットがペンアップポイントＰＵであ
る。

ペンダウンポイントＰＤ及びペンアップポイントＰＵは
例えば、第４図（Ａ）に示すようにして位置決めされ
る。

すなわち、ある文字例えば「ｅ」の左側にペンダウンポ
イントＰＤを１６ポイント、右側にペンアップポイント
ＰＵを１６ポイント決定しておき、このポイントに従っ
てその文字が取るべきペンダウンポイントＰＤとペンア
ップポイントＰＵとが決定される。

いま、ＡＳＣ II−ＣＯＤＥによれば文字「ｅ」の識別
コードは４５であり、ペンダウンポイントＰＤは
「Ａ」、ペンアップポイントＰＵは「５」ということに
なり、文字「ｅ」の１６ビットの処理コードはＢＣＤコ
ードで表現すると「４５Ａ５」となる。このような構成
とすると、補間パターンは１６×１６＝２５６種類必要
となり、第４図（Ｂ）に示すように「００」から「Ｆ
Ｆ」までの補間パターン情報に対応する補間パターンが
用意され、これらはパターンジェネレータ５に格納され
る。

ところで、本実施例の場合では入力キーに対応する処理
コードは１度ＲＡＭ６に格納してから印字あるいは表示
される構成を採用している。

これは後において筆記体文字の編集をできるようにする
ためである。以上のような補間パターンを用いて今、
「ＥＮＪＯＹ！」と入力した場合のＲＡＭ６内の格納状
況を第５図に示す。すなわち、０番地から５番地までを
用いて筆記体の各文字の非補間フラグと識別コードとペ
ンダウンボイントＰＤ及びペンアップポイントＰＵが記
憶されている。

なお、「！」は補間パターンが不要なため、非補間フラ
グ（Ｃ／Ｓ）は「１」となっている。

今、装置が筆記体モードになっており、この状態で、
「Ｅ」のキーを押下すると、このキーに対応する「４５
Ａ５」という処理コードが発生し、ＲＡＭ６に格納さ
れ、識別コードである「４５」をアドレス情報としてキ
ャラクタジェネレータ４に与えることにより文字パター
ンが発生し、第６図（Ａ）に示すように印字あるいは表
示器に表示される。

続いて「Ｎ」のキーが押されると、処理コード「４ＥＢ
１」を発生し、同様にＲＡＭ６に格納される。

このときＣＰＵ１は「ｎ」の非補間フラグが「０」であ
ることを確認した後に直前の文字である「ｅ」の文字の
ペンアップポイントＰＵの情報である「５」と、「ｎ」
の文字のペンダウンポイントＰの情報「Ｂ」によって補
間パターン情報「５Ｂ」を生成し、パターンジュネレー
タ５に「５Ｂ」をアドレス情報として入力することによ
り補間パターンを発生させ、この補間パターンは第６図
（Ｂ）に示すように前の文字に続いて印字（表示）され
る。

その後識別コード「４Ｅ」をアドレス情報としてキャラ
クタジェネレータ４に与えることにより文字パターンを
発生し、第６図（Ｃ）に示すように「ｎ」の文字が印字
（表示）される。以下同様にして「Ｊ」，「Ｏ」，
「Ｙ」の各キー入力に対する処理が行なわれ、印字（表
示）される。

一方、最後の文字「！」を押下すと、処理コード「２１
００」を生成し、このコードはＲＡＭ６に格納される。
このときのＲＡＭ６の格納状態が第５図である。

ＣＰＵ１は非補間フラグが「１」であることを検出し
て、補間パターンが不必要であることを知り、そのパタ
ーン分だけスペースを飛ばして即、識別コード「２１」
に対応するパターンをキャラクタジェネレータ４によっ
て発生させ、印字を行なう。

この状態が第６図（Ｄ）に示す状態である。

このようにして補間パターンが必要であるか否かを非補
間フラグにより判定しながら、筆記体文字を印字（表
示）することが可能となる。ところで、本発明における
文字や記号の表示方法は第７図に示すようなカーソル表
示を伴なったものとなっている。

すなわち、「ＥＮＪＯＹ」とキー入力したときには、各
文字パターン及び補間パターンの真下にカーソル表示用
のセグメントパターンを用意してある。

カーソルパターンは文字パターンの真下にある文字用の
ロングカーソル（ＬＣ）パターンと、補間パターンの真
下にある補間パターン用のショートカーソル（ＳＣ）パ
ターンが連続的に並んだ構成となっている。

第７図に示す状態において現在カーソルは「ｙ」の文字
の直後のショートカーソルＳＣと、ロングカーソルＬＣ
とがＯＮとなっており、次の文字の入力を促している。

なお、第７図に示す状態で左カーソルキーＫ５を３回押
すと、カーソルは３ポイント左側に進み、「ｊ」の真下
のロングカーソルＬＣと、その両側のショートカーソル
ＳＣの合計３個がＯＮとなっている。

この状態を第９図（Ａ）に示してある。

このようなカーソル表示を行なうのは、たとえば、
「ｊ」の文字部分を消去、挿入、書替え等の編集を行な
うとき、その操作によって影響を及ぼすパターンの範囲
を指示するためである。

このような表示方法の現実的な内部動作について第１１
図のフローチャート図とともに説明すると次の如くであ
る。

すなわち、初期状態においては表示器２はクリアされて
おり、無表示状態となっている。そして第８図（Ａ）に
示すように、先頭文字桁位置のロングカーソルＬＣのみ
がＯＮとなっている。また、ＲＡＭ６はオールクリアさ
れており、識別コード及びペンダウンポイントＰＤとペ
ンアップポイトＰＵが格納される領域には「０」が書き
込まれている。このとき非補間フラグが格納される領域
には「１」が格納されている。この状態を第８図（Ｃ）
に示す。

この状態で今「Ｅ」なるキー入力があったとすると、Ｃ
ＰＵ１はステップＳ１において処理コード「４５Ａ５」
を生成し、ＲＡＭ６のカーソルポイタＣＰの指している
アドレス位置にこれを格納し（ステップＳ２）、カーソ
ルポインタＣＰは次のアドレス位置に移動する。この状
態を第８図（Ｄ）に示す。

さらにＣＰＵ１は表示器２に対しては現カーソル位置に
キャラクタジェネレータ４に対してアドレス情報「４
５」を入力することにより「ｅ」のパターンを第８図
（Ｂ）に示すように表示させる（ステップＳ３，Ｓ
４）。この動作と同時にカーソルポインタＣＰはＣＰ′
の位置に移る（ステップＳ５）。

そして、さらに第８図（Ａ）に示すように現在表示され
ているロングカーソルＬＣをＯＦＦとし、第８図（Ｂ）
に示すように次のロングカーソルＬＣをＯＮとする（ス
テップＳ６，Ｓ７）。

そして、現在ＯＮとなっている第８図（Ｂ）に示すロン
グカーソルＬＣの両側のショートカーソルＳＣをＯＮ，
ＯＦＦさせるためにステップＳ８において第８図（Ｄ）
に示す現在のカーソルポインタＣＰ′の示すＲＡＭ６の
アドレスの直前のアドレスの非補間フラグＣ／Ｓを読
む。そしてステップＳ９に進み、非補間フラグＣ／Ｓが
「１」であると判定されると、ステップＳ１０において
現在点灯しているロングカーソルＬＣの直前のショート
カーソルＳＣをＯＦＦとし、非補間フラグが「０」なら
ばそのショートカーソルＳＣをＯＮ（ステップＳ１１）
とする。

そして、カーソルポインタＣＰ′の示すＲＡＭ６のアド
レスの直後のアドレスの非補間フラグをステップＳ１２
において読み出し、ステップＳ１３においてこの非補間
フラグが「１」ならばステップＳ１５に進み、現在点灯
しているロングカーソルＬＣの直後のショートカーソル
ＳＣをＯＦＦとし、「０」ならば、ステップＳ１４にお
いてショートカーソルＳＣをＯＮとする。なお、左カー
ソルキーＫ５が押された場合にはステップＳ１６におい
て押された数だけカーソルを移動させ、ステップＳ以下
の処理を行ない、右カーソルキーＫ４が押された場合に
はステップＳ５以下の処理を行なう。

このように補間パターン用のショートカーソルＳＣと文
字パターン用のロングカーソルＬＣを制御することによ
り次のキー入力に対応する表示上のパターン出力が現表
示状態に及ぼす影響範囲を明確に表現することができ
る。

ところで、上述した例において「ｊ」という文字パター
ンを消去するために、カーソルを第９図（Ａ）に示すよ
うに、その文字の下に移動させ、消去キーＫ３を押す
と、第９図（Ｂ）に示す状態となる。第９図（Ａ）の場
合、カーソルはロングカーソルＬＣとその左右のショー
トカーソルＳＣがＯＮとなっており、このことは第１０
図（Ａ）のＲＡＭ６のアドレスからも明らかなように、
左側のショートカーソルＳＣは補間パターン「１」，
「２」とロングカーソルＬＣに対応する文字パターン
「４Ａ」と右側のショートカーソルＳＣに対応する補間
パターン「８Ｂ」の処理コードであることを示してい
る。

この状態で消去キーＫ３が押下されると、第１４図のフ
ローに示すようにステップＳ１で現在のカーソルポイン
タＣＰに対応するＲＡＭ６のアドレス位置に格納されて
いる処理コードを消去する。そして、消去したアドレス
位置に続くアドレス位置に格納されている処理コードの
書き直しをステップＳ２において行ない、ステップＳ３
であらたに「ｎ」のペンアップポイントＰＵの情報と
「０」の文字のペンダウンポイントＰＤの情報とを読み
出す。そしてステップＳ４において新しい補間パターン
をパターンジェネレータ５により生成し、ステップＳ５
において以下に連続する文字のパターンを出力する。

このようにして消去動作を行なうことができる。

ところで、補間パターンのみを消去したい場合に補間パ
ターン消去キーＫ８を押下すると、現在ＯＮとなってい
るショートカーソルＳＣに対応する補間パターンのみが
消去される。

このとき、ＲＡＭ６の内容は保存され、カーソルポイン
タＣＰの位置もかわらない。

なお、補間パターンのみの消去動作を詳しく説明すると
次のようになる。いま、表示器２に第９図（Ａ）の内容
が表示されているとすると、カーソルポインタＣＰは第
５図の矢印のようにＡＤＲ＝０００２の位置を示すこと
になる。この状態で、補間パターンの消去を行うため
に、補間パターン消去キーＫ８を押すと、それに応じて
第５図に示すＡＤＲ＝０００２および次のＡＤＲ＝００
０３の非補間フラグ（Ｃ／Ｓ）がそれぞれ１にセットさ
れる。そして、先述した第１１図のステップＳ８〜Ｓ１
５の処理と同様の処理が行われる。即ち、ＡＤＲ＝００
０２およびＡＤＲ＝０００３の非補間フラグ（Ｃ／Ｓ）
のそれぞれが１であるため第９図（Ａ）に示された
「ｊ」の下のロングカーソルＬＣの左右両側のショート
カーソルＳＣが消去される。それに伴って前記「ｊ」の
左右両側の補間パターンが消去（スペースへ変換）され
る。

このように補間パターンのみを消去することは筆記体文
字の学習などにおいて、連続する文字パターンを区切っ
て１文字ずつの筆記体文字を確認したい場合や、補間パ
ターンの変更したい場合、さらにパターン認識等で１文
字ずつ区切りたい場合あるいは文字間が連続しているた
め、文字情報が判別しにくい場合等に大きな効果があ
る。

ところで、一筆書きキーＫ２に関して以下に説明する。

本発明においてはキャラクタジェネレータ４、パターン
ジェネレータ５は所定のアドレス情報を与えるとキャラ
クタパターン、補間パターンのいずれをも一筆書き表示
する順番に点灯させるドット位置情報（ＤＩＮＤ）を順
次発生させるジェネレータとして構成してある。

その内容を第１２図に示す。

すなわち、第１２図に示すようにアドレス（ＡＤＲ）の
１番地から順に、各パターンのＤＩＮＤ情報が１〜ｎド
ット目までＤＩＮＤ_１〜ＤＩＮＤ_ｎまでのドット位置情
報として記憶されている。

例えば、ｅのパターンが第１５図（Ａ）に示したような
ドットパターンの場合、第１２図に示すドット位置情報
は次の様になる。すなわち、ＤＩＮＤ_１は１８、ＤＩＮ
Ｄ_２は２８、ＤＩＮＤ_３は３８、………、ＤＩＮＤ₄₂は
Ｂ５となる。また、ｎのパターンが第１５図（Ｂ）のよ
うな場合、ドット位置情報は次の様になる。すなわち、
ＤＩＮＤ_１は０Ｂ、ＤＩＮＤ_２は１Ｃ、………ＤＩＮＤ
₄₀はＢ１となる。ここでドットパターンの上側の０〜Ｂ
と左側の０〜Ｆは、それぞれドットの位置を示してい
る。

このような構造のもとに、今、一筆書き表示をするため
にあらかじめ筆記対モードで「ＥＮＪＯＹ」とキー入力
し、ＲＡＭ６に第１０図（Ａ）のように処理コードを確
認しておく。

この状態で一筆書きキーＫ２を押下したときの制御動作
を第１３図に示す。

すなわち、ステップＳ１，Ｓ２においてＲＡＭ６のアド
レスポインタが指示しているアドレス位置ＡＤＲ１，Ａ
ＤＲ２（それぞれペンダウンポイントＰＤとペンアップ
ポイントＰＵの情報が記憶されるアドレス位置）をクリ
アする。

続いてステップＳ３に進み、アドレス部がＲＡＭ６のＡ
ＤＲ１の処理コードを読み取る。そしてステップＳ４に
進み、一筆書きをする文字の終了を検出するためにＡＤ
Ｒ１の識別コードは「０」であるか否かを判定し、
「０」であった場合には処理を終了し、「０」でなけれ
ばステップＳ５に進み、識別コードをアドレス情報とし
てキャラクタジェネレータ４に入力することにより、１
ドットずつ順次「ｅ」のパターンを点灯させていく。

すなわち、第１２図に示したドット位置情報ＤＩＮ
Ｄ_１、ＤＩＮＤ_２、…を用いて、第１６図（Ａ）〜
（Ｄ）さらに第１５図（Ａ）に示したようにして「ｅ」
のパターンの表示を行う。第１６図（Ａ）は第１ドット
目を表示したところ、（Ｂ）は第２ドット目を表示した
ところ、（Ｃ）は第１０ドット目を表示したところ、
（Ｄ）は第２９ドット目まで表示したところを示してい
る。そして、第１５図（Ａ）は最後のドットまで表示し
たところを示している。このようにして「ｅ」のパター
ンを筆記順に従って順次１ドットずつ表示する。

続いてステップＳ６に進み、アドレスＡＤＲ２を＋１増
加させ、ＡＤＲ１のＲＡＭのベンアップポンイトＰＵの
情報４ビットを上位ビットとし、ＡＤＲ２のＲＡＭのペ
ンダウンポイントＰＤの情報４ビットを下位ビットとし
た８ビットをＨＰコード情報とする（ステップＳ７）。

続いてステップＳ８に進み、表示桁を１桁右に移動さ
せ、補間パターンを表示するためにＨＰコード情報をス
テップＳ９においてアドレス情報としてパターンジェネ
レータ５に入力し、現在表示している桁に補間パターン
を順次点灯表示する。

そしてステップＳ１０においてＡＤＲ１を＋１増加させ
て再びステップＳ３に戻る。

上述した動作の繰り返しによりある文字列の一筆書き表
示が可能となり、筆順の学習が可能となる。

本実施例は以上のように構成されているため、筆記体の
キャラクタジェネレータと、補間パターンのパターンジ
ェネレータを有し、筆記体出力モードキーを設けること
により、活字体の文字出力ばかりでなく、文字間が連続
した筆記体の印字あるいは表示の出力を行なうことがで
きる。

なお、上述した実施例においては英文タイプライタにの
み限定して説明したが、日本語のカナ文字、漢字等の他
の国語の筆記体についても適用可能であり、優れた効果
を発揮することができる。

また、かなや漢字の筆記体出力を行なう場合、横書きば
かりではなく、縦書きも実施することができるのはもち
ろんである。

効果以上の説明から明らかなように、本発明によれば、筆記
体文字間を連続させる任意の補間パターンのみを消去す
ることができる構成を採用しているため、筆記体文字を
１文字ずつ区切って確実に判読させることが可能とな
る。

【図面の簡単な説明】

図は本発明の一実施例を説明するもので、第１図は制御
ブロック図、第２図（Ａ），（Ｂ）は活字体及び筆記体
文字の説明図、第３図（Ａ）は筆記体文字パターンの説
明図、第３図（Ｂ）は補間パターンの説明図、第３図
（Ｃ）は処理コードのビット構成を示す説明図、第４図
（Ａ）は補間パターンのためのペンダウンポイントとペ
ンアップポイントの決定方法を示す説明図、第４図
（Ｂ）は第４図（Ａ）を利用した補間パターンの種類を
示す説明図、第５図はＲＡＭの内容を示す説明図、第６
図（Ａ）〜（Ｄ）は印字あるいは表示方法を示す説明
図、第７図は筆記体文字とカーソルとの関係を示す説明
図、第８図（Ａ）は最初の文字表示直前のカーソル位置
の説明図、第８図（Ｂ）は最初の文字の表示状態及びカ
ーソルの移動状態の説明図、第８図（Ｃ）は処理コード
記憶前のＲＡＭの内容の説明図、第８図（Ｄ）は最初の
文字の処理コードが記憶された直後のＲＡＭの状態を示
す説明図、第９図（Ａ）はカーソルを戻した状態の説明
図、第９図（Ｂ）は文字を削除した状態の説明図、第１
０図（Ａ）及び（Ｂ）は文字の削除直前及び直後のＲＡ
Ｍの状態の説明図、第１１図は筆記体文字の処理方法を
説明するフローチャート図、第１２図はドット表示によ
り一筆書きを行なう場合のキャラクタジェネレータ及び
パターンジェネレータの記憶内容の説明図、第１３図は
一筆書き表示の処理方法を説明するフローチャート図、
第１４図は消去処理動作を説明するフローチャート図、
第１５図（Ａ）、（Ｂ）は「ｅ」と「ｎ」のドットパタ
ーンを示した説明図、第１６図（Ａ）〜（Ｄ）は「ｅ」
のパターンの一筆書き表示の様子を示す説明図である。１…中央演算処理装置２…表示器３…プリンタ４…キャラクタジェネレータ５…パターンジェネレータ６…ランダムアクセスメモリＫ１…活字体／筆記体モード変換キーＫ２…一筆書きモード変換キーＫ３…消去キーＫ４…右カーソルキーＫ５…左カーソルキーＫ６…アルファベット文字キー群Ｋ７…記号キー群Ｋ８…消去キーＲ１…アドレス部Ｒ２…非補間フラグ部Ｒ３…識別コード部Ｒ４…ポイント部ＬＣ…ロングカーソルＳＣ…ショートカーソルＣＰ…カーソルポインタ

Claims

【特許請求の範囲】

【請求項１】筆記体文字パターンと、これら文字パター
ン間を連続させる補間パターンにより連続した筆記体パ
ターンを出力させる電子機器において、補間パターンの
消去を指示する補間パターン消去キーと、消去する補間
パターンを指定する指定手段とを設け、該補間パターン
消去キーの指示に基づき前記指定手段で指定された補間
パターンを消去し得るように構成したことを特徴とする
電子機器。