JPH0673476A - 半導体基板の電気接点として使用するための合金 - Google Patents

半導体基板の電気接点として使用するための合金

Info

Publication number
JPH0673476A
JPH0673476A JP5057357A JP5735793A JPH0673476A JP H0673476 A JPH0673476 A JP H0673476A JP 5057357 A JP5057357 A JP 5057357A JP 5735793 A JP5735793 A JP 5735793A JP H0673476 A JPH0673476 A JP H0673476A
Authority
JP
Japan
Prior art keywords
alloy
substrate
metal
group
alloys
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5057357A
Other languages
English (en)
Inventor
Y Austin Chang
ワイ・オースティン・チャン
Chia-Hong Jan
チァ−ホン・ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wisconsin Alumni Research Foundation
Original Assignee
Wisconsin Alumni Research Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wisconsin Alumni Research Foundation filed Critical Wisconsin Alumni Research Foundation
Publication of JPH0673476A publication Critical patent/JPH0673476A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/07—Alloys based on nickel or cobalt based on cobalt
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/04—Alloys based on a platinum group metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【構成】 式ＡｌzＧａ1-z（式中、ｚは０〜１の範囲の
正数である）を有する半導体基板３７の電気接点２９と
して使用するための合金であって、前記合金は、式：
［ΣＭ］（ＡｌxＧａ1-x）（式中、ΣＭはＮｉ、Ｃｏ、
Ｒｕ、Ｒｈ及びＩｒから成る群から選択された少なくと
も一つの第ＶＩＩＩ族金属であり、ｘは０と１との間の
正数である）で表される、半導体基板の電気接点として
使用するための合金。 【効果】 本発明の合金は、ＧａＡｓ基体と反応しない
ため、これを使用したデバイスは、寿命特性および温度
安定性が著しく改善される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はガリウムヒ素型の半導体
基板に電気接点（electrical contact）として有用な、
アルミニウム及びガリウムとある第ＶＩＩＩ族金属との
合金、これと共に製造される装置、及びその製造方法に
関するものである。本発明は、エネルギー省による付与
＃ＤＥ−ＦＧ０２−８６ＥＲ４５２７５４として認可さ
れた米国政府の援助を受けて為された。米国政府は、こ
の発明に所定の権利を有する。
【０００２】
【従来の技術】例えば、半導体結晶性ＧａＡｓ基板は、
電子及び電子ホールの大きな可動性により、半導体Ｓｉ
基板よりも最大６倍の高速回路を提供可能である。この
ようなＧａＡｓ基板が直面する問題は、従来固体デバイ
スを形成する際に生じていたようにその表面上に被覆さ
れた金属と激しく反応する傾向があるという点である。
このような基板の電気接点として有用であり且つ基板と
実質上反応しない金属（合金を含む）が必要とされる。
【０００３】平面ｎチャンネルＧａＡｓＭＥＳＦＥＴ
（金属半導体電界効果トランジスタまたはショットキー
ゲート）ＩＣ（集積回路）デバイスの製造には、シリコ
ンＩＣデバイスと同じ多くの処理ステップが含まれる。
これらのステップには、洗浄、酸化、マスキング、エッ
チング、注入、アニーリング、メタライズ及びダイシン
グが含まれる。たとえば、このようなデバイスは、単結
晶ＧａＡＳ基板またはチップ上の所望位置において適切
な金属接点をスパッタコーテイングして、ソース、ドレ
イン及びゲートを形成することによって製造される。ド
ーパントは、基板内へのイオン注入によって導入され
る。その後、チップ全体が通常８００℃で１０分間にわ
たってアニールされてドーパントがＧａＡｓ内へ拡散さ
れると共に接点が熱処理され、所望のデバイス構造が形
成されることとなる。
【０００４】接点形成に使用される金属は、デバイスの
電子特性を劣化させることなくアニーリングに耐えられ
なければならない。ＧａＡｓ ＭＥＳＦＥＴｓの製造及
び特性は、例えば「デジタルＩＣの解析と設計」（ホッ
ジ Ｓ．ジャクソン著、ニューヨーク州所在マグローヒ
ル社刊、１９８８年）の４１４〜４２１頁の第１１章に
記述されている。
【０００５】
【発明が解決しようとする課題】タングステン、及びチ
タン及び／またはシリコンと組み合わされたタングステ
ンは、以前はショットキーダイオードとなるショットキ
ーバリヤを形成するためにＭＥＳＦＥＴｓ中の接点金属
として使用されていた。ショットキーバリヤは、トラン
ジスタゲートを形成するために、及び論理及びレベル移
行を行うためのダイオードとして使用されている。しか
しながら、このような従来技術の金属及び金属合金は、
実際の広範囲にわたる産業的使用では、破壊に至るまで
の期間が余りにも短い。この破壊は、これらの金属及び
合金とＧａＡｓとの反応に伴うものであると考えられて
いる。原子構造の大幅な不適合は、それに沿って移動す
る原子に対する高速通路として機能する内部グレイン境
界で金属を成長させることが明らかである。このように
して、そうした接点金属はＧａＡｓ内部へ移動して、通
常作動温度であってもデバイスの電気的特性を破壊し、
これによってデバイスの寿命は著しく短縮されてしま
う。この接点安定性の問題がこの技術の発展を阻害して
いた。
【０００６】ＮｉＡｌのＭＢＥ（分子ビームエピタキ
シ）成長フィルム［（T.Sands、Appl.Phys. Lett.、52
(3)、197頁(1988年)、Sandsら、Appl. Phys. Lett.、52
(15)、1216(1988年)、Sandsら、Appl. Phys. Lett.、52
(16)、1338頁(1988年)、Sandsら、Mater. Sci. Repor
t、(1991年)］及びＮｉＧａのＭＢＥ成長フィルム［（G
uivarc'hら、Electronic Letters、23(19)、1004頁(198
7年)及びGuivarc'hら、 J. of Crystal Growth、95、42
7頁(1989年)］が報告されているが、こうしたＧａＡｓ
上のフィルムは温度安定性の問題があって電気接点とし
て使用するには不適である。Ｎｉ、Ａｌ及びＧａの三元
及び高次合金は従来周知ではなく、存在しないものと明
らかに考えられていた。ＧａＡｓ型の半導体基板用の新
規で改善された電気接点が必要とされている。本発明
は、この要求を充足するものである。
【０００７】
【課題を解決するための手段】一つの見地において、本
発明は、ある第ＶＩＩＩ遷移金属とガリウム及びアルミ
ニウムとの合金の新規なクラスを提供するものである。
合金は、式ＡｌvＧａ1-vＡｓの半導体単結晶化合物の表
面上における電気接点特にゲート電極として有用であ
る。この式で、ｖは０〜１までの範囲の正の数である。
本発明は、さらに、新規な合金を製造するための方法を
提供するものである。
【０００８】他の見地において、本発明は、新規且つ極
めて有用な半導体デバイスの種類を提供する。このデバ
イスは、上述したような半導体化合物から成る基板を有
し、各デバイスはそのような合金から成る少なくとも一
の接点を備えている。本発明はさらに、これらの新規な
合金を製造するための方法を提供するものである。
【０００９】新規合金は次式で表される：（１）［Σ
Ｍ］（ＡｌxＧａ1-x） ここで、ΣＭは、Ｎｉ（ニッケル）、Ｃｏ（コバル
ト）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）及びＩｒ
（イリジウム）から成る第ＶＩＩＩ族金属のなかから選
択された少なくとも一つの金属であり；及びｘは０より
大きく１未満の範囲の正の数である。
【００１０】好適には、式（１）の化合物の一の好適な
クラスでは、［ΣＭ］は式［Ｍ1 yＭ2 1-y］を有する。こ
こでＭは上記同様であり、Ｍ1はＭ2とは異なり、そして
ｙは０〜１の範囲の正の数である。好適には、ｙは０よ
り大きく１より小さい。
【００１１】式（１）の化合物の他の好適なクラスにお
いて、［ΣＭ］は、［Ｍ1 yＭ2 2Ｍ3 1 -y-z］である。ここ
で、ｙは０から１の範囲の正の全数であり；ｚは０〜１
の範囲の正の全数であり；ｙ，ｚ及び［１−ｙ−ｚ］の
総和はどの化合物中でも常に１であり；そしてＭ1、Ｍ2
及びＭ3はそれぞれ互いに異なる。好適には、ｙ及びｚ
はそれぞれ０より大きく１より小さい範囲の数である。
【００１２】上記Ｍの定義内の金属中、ニッケル及びコ
バルトは、ΣＭ中に１より多い金属が存在するときに現
在特に好適であり、そして第ＶＩＩＩ族の単一金属のみ
が式（１）の合金中のΣＭに存在する時には、ニッケル
が現在もっとも好適である。一般に、式（１）に関し、
ｘは好適には約０.３５よりも大きく約０.６０よりも小
さい数である。現在ｘの最も好適である数は約０.５で
ある。
【００１３】そのような半導体化合物特にガリウムヒ素
（ＧａＡｓ）に基づくデバイスに対する電気接点とし
て、ここで提供する合金を用いることにより、接点温度
安定性及び金属不活性に関する前述した従来技術の問題
は解決される。このような合金から成る電気接点は、優
れたショットキーバリヤ特性を示す。このような合金
は、そうした半導体化合物にショットキーダイオード、
トランジスタ等を形成するのに有用である。
【００１４】このように、本発明は、いくつかの第ＶＩ
ＩＩ族金属とＡｌ及びＧａとから成る三元及び高次合金
の新規なクラスを提供するものである。このクラスは従
来技術では予測も示唆もなされておらず、そのメンバー
は半導体デバイス特に単結晶ＧａＡｓ基板デジタルＩＣ
タイプの半導体デバイスにおける電気接点として驚異的
適合性をもつ。このようなデバイスは、高速デジタル集
積回路に使用可能であり、このように使用された場合
に、従来技術のデバイスに比して優れた温度安定性、寿
命及び他の望ましい機能特性を示す。
【００１５】本発明は、さらに、半導体デバイスの新規
なクラスを提供するものである。このデバイスの各メン
バーは、上記の少なくとも一つの単結晶半導体基板化合
物を含み、本発明の少なくとも一の合金から成る少なく
とも一つの電気接点と導電関係をもつその少なくとも一
つの基板表面を有する。本発明の現在好適な半導体デバ
イスは、トランジスタとして分類することができ、現在
最も好適なデバイスはＭＥＳＦＥＴである。ＭＥＳＦＥ
Ｔは、半導体基板がガリウムヒ素ＧａＡｓの単結晶から
成り、基板には本発明の合金から成る少なくとも一つの
電気接点が設けられている。好適には、そのようなデバ
イスにおいては、合金は式Ｎｉ（ＡｌxＧａ1-x）を持
つ。ｘは先に定義した通りである。
【００１６】本発明は、本発明の合金の製造、及び半導
体基板の表面の部分上にそのような合金から成る電気接
点を形成する方法を提供する。現在好適な接点形成方法
は、本発明の合金を基板上にスパッタリングしてその薄
層（薄膜）を堆積する過程を含む。この堆積は、通常は
局部基板表面領域上に行われる。その後、結果として得
られた基板はアニールされることが望ましい。
【００１７】本発明の一の特徴及び利点は、概述すれ
ば、従来技術においてこれまで知られていた堆積技術
を、本発明の合金から成る金属接点の製造に適用可能で
あるという点である。したがって、新たな堆積技術を開
発する必要は全くない。
【００１８】本発明の好適な特徴によれば、本発明の合
金から成る電気接点は任意であるが、好適には、タング
ステン層によって被覆することができる。このような被
覆層は、電気接点のワイヤ等の導電体との外部接続をす
る性能を向上させる。
【００１９】このような基板及び接点を有する半導体デ
バイスは、アニーリング中および後に優れた安定特性を
示し、また優れた機能及び寿命特性を示す。
【００２０】このように構成された現在好適な半導体デ
バイスは、従来技術のデバイスに比して改善されたショ
ットキーバリヤエンハンスメントを提供する。
【００２１】本発明に伴う他のそして更なる特徴、目
的、利点、構成、実施例等は、添付の図面及び特許請求
の範囲と共に次の本発明の詳細説明より、当業者であれ
ば明らかとなろう。
【００２２】本発明の詳細な説明 （ａ）合金及びその製造 本発明の合金は、幾つかの工程から簡単に製造される。
たとえば、それぞれが重量で約９９．９９％より大きな
純度を持つ個々の元素金属または下位成分合金の微細粉
末を出発物質として使用可能である。適切な出発粉末
は、種々の販売元から得られる。適切な粉末成分分子サ
イズは、約３００メッシュのサイズ範囲のものである
が、これよりも小さいまたは大きいサイズの分子も要望
に応じて使用可能である。各元素粉末金属の所望量が計
量され、このように計量された金属は互いに混合され、
プレスされてペレット等とされる。適切な圧縮圧は、約
５００〜８００ｐｓｉ（ポンド／平方インチ）（約３５
〜５６kg／cm2）であり、現在優先されているのは約６
００ｐｓｉ（約４２kg／cm2）であるが、要望に応じて
これよりも高くそして低い圧縮圧力を使用可能である。
【００２３】好ましくは、こうして得られた各ペレット
がその後石英等から成る例えばアンプル等の不活性容器
内に配置される。好適には、各容器の内部は、その後排
気される。適切な大気圧以下の圧力は約１０-3〜約１０
-5Ｔｏｒｒであり、現在好適であるのは約１０-4Ｔｏｒ
ｒである。これよりも高く及び低い大気圧以下の圧力も
要望に応じて使用可能である。その後、その内部にペレ
ットが配置され排気された容器（アンプル等）が封止さ
れる。
【００２４】その後、その対応する封止及び排気された
容器中の各ペレットは好適には所望温度で所望時間にわ
たってアニールされる。適切な温度は、約１０５０〜１
４００℃の範囲内であり、適切な時間は、約１.５〜１
５日（約３０〜３６０時間）である。
【００２５】その後、その対応容器から得られたペレッ
トを冷却及び除去し、各ペレットを粉末化することが好
適である。現在優先的に行われているのは、このような
得られた粉末の成分粒子を約６００メッシュの範囲内の
サイズとすることであるが、必要に応じてより小さく及
びより大きなサイズ分子とすることも可能である。
【００２６】次に、ペレットからの粉末化された物質が
再びペレット等内へ上記の圧縮力等でプレスされる。好
適には、結果として得られる各ペレットは、その後再び
不活性容器に配置される。その後上述のようにその後排
気及び封止される。
【００２７】そして、その容器内の各ペレットは、所望
の時間にわたって所望温度で更にアニールされることが
好適である。適切な温度は、上述したような範囲内であ
り、適切な時間は便宜上及び好適には約３〜３０日（約
７０〜７２０時間）であるが、要望に応じてこれよりも
短い及び長い時間も採用できる。
【００２８】その後、得られた各ペレットをその容器内
で冷却することが好適である。適切な冷却処理は、各容
器を約０〜５℃の範囲の温度の氷水中に浸すことであ
る。各ペレットはその後容器から除去される。
【００２９】例えば製品ペレットの総質量が約０.５ｇ
（グラム）であり且つこれが解析されるべきものである
とき、現在好適な処理はペレットを約２個の部分に切断
することである。一の部分は、好適にはＸ線回析計等を
用いた解析に供される。他方の部分は、好適にはエポキ
シ樹脂等の中に設けられ、その後金属組織学的に切断さ
れる。
【００３０】組成解析は、Applied Research Lab.社か
ら市販されているもの等のＳＥＭＱ電子マイクロプロー
ブ等を用いて達成可能なＸ線の波長分散スペクトロスコ
ピー（ＷＤＳ）等を用いて簡単に達成される。
【００３１】時には、合金サンプルは、均質性を達成す
るために、その溶融温度を超えてまずアニールすること
ができる。その後、サンプルは維持され、溶融温度未満
のアニール温度に好適な上昇された温度でアニールされ
る。このアニールは、約７〜３０日の範囲等の所望期日
に亘る上記範囲内で行われる。現在採用されている好適
な期日は、約６００〜約８００℃の範囲の温度で約３０
日である。その後、上述した方法で特徴化が行われる。
【００３２】示差熱分析の目的のため、合金サンプル
は、上述した方法でペレット化されその後石英アンプル
等内に封止された出発金属粉末から調製されることが便
利である。サンプルは、まず約６００℃で３日間アニー
ルされることで金属間の反応を達成することが好適であ
る。その後、加熱温度は、７〜３０日間にわたって均質
化のために合金の溶融温度を超えて上昇される（通常そ
して好適には約１２００℃）。その後、温度は好適には
そして便宜面から約６００℃のアニール温度までゆっく
りと冷却され、この温度でサンプルは室温での冷却前に
偏析の起こるおそれを除去するために好適には数週間に
わたり保持される。
【００３３】上述のように調製された本発明の合金は、
ここで述べるように、半導体単結晶基板上への堆積のた
めに使用可能である。
【００３４】他の処理として、本発明の合金は、金属蒸
着処理によってその位置で調製可能である。それぞれが
重量で好適には約９９．９９％を超える純度をもつ本発
明の所望合金の個々の成分元素金属は、基板表面への共
蒸着時に本発明の特定合金態様における所望の各割合を
ほぼ実現するような割合で、真空室内で同時にしかし個
別に気化される。ここで述べるような処理を用いたスパ
ッタリングが好適である。
【００３５】現在好適であるのは、半導体基板表面上へ
の合金スパッタリング及び堆積のために、ここで述べる
気化の真空条件を全体として用いることである。この結
果、選択された基板上に生成された共蒸着層は、本発明
の合金を含む。電気接点としての使用のため、そうした
共蒸着層は、本発明の合金からなる電気接点のためにこ
こで述べるような範囲の厚さを有する。
【００３６】固体デバイスに対する電気接点製造のため
の気化可能合金源として用いるため、本発明の達成され
た合金は、好適には固体例えばペレットなどの形態とさ
れる。これは、得られた合金が電気接点形成のための蒸
気化処理を受ける前に形成される。
【００３７】上記式（１）の合金例は、表Ｉの３、４及
び５個の成分金属を含有する下位概念群に示されてい
る。各下位概念群はまた、特定例に示されている。合金
は、ここでの教示内容によって製造される。
【００３８】本発明の合金が均質合金であることは、こ
の技術分野で周知の種々の手段、例えばｘ線回折及びマ
イクロプローブデータによって示される。
【００３９】
【表１】
【００４０】
【表２】
【００４１】
【表３】
【００４２】表Ｉ（ａ）、Ｉ（ｂ）及びＩ（ｃ）脚注： （１）３成分合金においては、ｘは０と１との間の正数
である。 （２）４成分合金においては、ｘ及びｙはそれぞれ０と
１との間の正数である。 （３）５成分合金においては、ｘ及びｙはそれぞれ０と
１との間の正数であり、ｚは０と（１〜ｚ）の値との間
の正数である。
【００４３】（ｂ）基板上への堆積 上述した処理によって調製された式（１）の合金は、種
々の基板上に堆積可能である。このような処理は、半導
体基板上に電気接点を形成するのに利用される。現在好
適であるのは、上述したような半導体単結晶構造の基板
である。堆積は、真空蒸気温度堆積、電子ビームボンバ
ード、スパッタリング等を含む任意の従来処理によって
達成される。スパッタリングは、現在好適である。
【００４４】これらの基板の例は、市販されているもの
が挙げられ、そのような半導体基板の調製は従来技術に
おいて周知である。
【００４５】単結晶ガリウムヒ素（ＧａＡｓ）基板は現
在特に好適であるが、適切な他の好適な基板、たとえば
アルミニウムガリウムヒ素基板及びアルミニウムヒ素基
板等も使用可能である。
【００４６】まず、基板素材の本体が所望形状及びサイ
ズ（ウェハ、デイスク、チップ等）に成形または構成さ
れる。その少なくとも一つの表面が、溶媒洗浄、ポリッ
シング、及び／またはその他を用いた処理等の従来の処
理によって堆積のために調製される。現在好適であるの
は、溶媒洗浄である。
【００４７】例えば、スパッタリングは約１０-2〜約１
０-11Ｔｏｒｒの範囲における真空を用いて簡単に実行
される。現在好適であるのは、コロラド州フォートコリ
ンス所在のイオンテック（Iontek）社から市販されてい
るスパッタリング機器を用い、同社によってこの機器の
使用に際して一般的に推奨されているスパッタリング条
件を用いることである。
【００４８】好適には、スパッタ堆積処理は、合金源タ
ーゲットを照射するために電界または磁界下で加速され
たイオン化ガスを用い、これによって、気化された状態
にある合金分子が源本体から脱離する（ノッキングオ
フ）。この源本体から、気化分子は、単結晶基板の空間
的に近接した面へドリフトし、その上へ堆積される。
【００４９】このようにして、スパッタリングは、熱蒸
着、電子ビーム蒸着等から区別される。理由は、後者の
各方法では合金源ターゲットは合金をボイルオフ（boil
off)するように処理されるからである。
【００５０】基板表面上への層堆積のための気化可能出
発物質として、本発明の予備成形された合金を使用する
代わりに、本発明の合金を、上述した式（１）の合金を
形成するために使用される成分金属の共堆積によってそ
の場で形成することも可能である。例えば、蒸気スパッ
タリング真空条件が使用可能であり、約１：０．５：
０．５等の所望近似モル比を生成する割合で、例えば実
質上純粋ニッケル、アルミニウム及びガリウム等の各合
金成分金属と同時にしかし個別にスパッタすることがで
きる。これにより、所望基板表面上に合金Ｎｉ（Ａｌ
0.5Ｇａ0.5）の共堆積層が生成される。
【００５１】しかしながら、共堆積処理時に生じるスパ
ッタリング割合の制御の困難性のため、現在においては
本発明の予備成形された合金をその電気接点の形成に使
用することが好適である。
【００５２】堆積方法の如何に拘りなく、基板表面上に
堆積された合金の層またはフィルムの厚さは、通常は約
４０〜２００ｎｍの範囲であり、さらに好適には約５０
ｎｍ〜約１００ｎｍの範囲である。要望に応じて、これ
より厚い層及び薄い層も使用可能である。本発明の合金
の層を用いた電気接点は、通常、その全露出表面領域が
約１０-6〜１０-2ｍｍ2の範囲であるような大きさであ
るが、必要に応じてこれよりも大きなまたは小さな表面
積をもつ接点も使用可能である。
【００５３】本発明の合金、及び該合金から成る本発明
の半導体デバイス電気接点は熱的に安定している。この
ようにして、上記のクラスの半導体基板上に堆積されそ
の後アニーリング（ここで記載したような条件下で）を
受けた後、堆積層は基板と反応する傾向はほとんど示さ
ないと考えられる。例えば、ＧａＡｓ基板の場合、少な
くとも約１０分間に亘って適用された少なくとも約８０
０℃の温度へさらされた後であっても、合金または半導
体電気特性には目だった変化は現れなかった。
【００５４】基板上への合金堆積後、合金堆積または層
は、特に局部電気接点としての形態の時に、アニーリン
グ前にタングステン層でオーバコートされることが好適
である。タングステン層の厚さは変化可能である。現在
において好適であるのは、厚さが約１０〜２０ｎｍのタ
ングステン層を合金層上に蒸着（好ましくはスパッタン
リングによって）することである。タングステン層は、
より平滑な表面形態を与えると共に外部電気接点（接点
ワイヤ等との）のためのより優れた性能を与えるもので
あるが、その理由は未だ全て明確ではない。
【００５５】必要に応じて、本発明の異なる各合金の連
続層を基板の単一接点領域上へ堆積して電気接点を生成
することも可能である。
【００５６】当業者であれば容易に理解可能であろう
が、電気接点の製造に際しては、本発明の合金は通常基
板表面の所定の局部領域にのみ堆積される。この結果を
得るため、フォトリソグラフ方法が好適に使用される。
このようにして、基板の所定表面領域が、商品名「ＭＦ
−３２１」として市販されているようなもの等の従来の
フォトレジスト組成の層で被覆することが便利である。
【００５７】いわゆる基板表面は、その後従来のＥＢＥ
Ｓ（電子ビーム露光システム）マスク等で被覆される。
このマスクは、所定の位置に配置されたその内部の円形
または細長ホールのパターンを除き、特徴的に不透明で
ある。ホール領域（ｓ）内のフォトレジスト層を撮像す
るためにマスクに対して紫外光が入射される。結果とし
て得られる撮像層は、その後従来の現像溶液と当接す
る。現像後、基板表面上の撮像ホール領域（ｓ）が合金
蒸気にさらされ、一方近接領域は現像されたフォトレジ
スト物質の層化堆積によって被覆されたままに残存す
る。結果として得られる合金被覆された基板表面は、そ
の後堆積室から除去されて溶液内に配置される。この溶
液はフォトレジスト化合物の層堆積を除去するが、基板
表面の所望位置上の合金の局部堆積領域はそのまま残
す。
【００５８】（ｃ）アニーリング 本発明に係るその上面に合金が堆積された基板は、好ま
しくはアニーリングを受ける。一般に、アニーリング
は、合金被覆された基板を約４５０℃〜９５０℃の範囲
の温度にまで約１０〜２００分にわたって加熱すること
で行われる。現在好適であるのは、約１０分間行うこと
である。実例となる具体的な条件及び処理、例えば特定
半導体デバイスを調製するために典型的に使用されてい
るものや、本発明の合金から成る少なくとも一つの接点
を有するＭＥＳＦＥＴの調製に使用されるもの等を以下
に示す。アニーリング中においては、合金と基板表面と
の間の接続領域にきわめて限定された範囲で相互拡散が
生じるが、薄膜及び基板は熱力学的にほぼ平衡している
ので、このような相互拡散は所望の電気特性を実質上変
化させるには至らないことが理論化されている（ここで
の目的は理論を追究することではない）。
【００５９】（ｄ）電気接点 当業者であれば理解できるように、本発明の合金は、電
気接点層などの幅広い種々の半導体デバイスに使用可能
である。一般に、本発明の合金を含む半導体デバイス
は、式ＡｌvＧａ1-vＡｓにより特徴付けられる単結晶半
導体基板を有する。ここでvは０〜１の範囲の正数であ
り、該基板はウェハなどの形態である。
【００６０】基板は、少なくとも一つの第１金属電気接
点電極を有し、この電極は基板の一表面と導電関係にお
かれており、本発明の合金から成る。さらに、この基板
は、基板の一表面と導電関係にある少なくとも一つの第
２金属電気接点電極を有し、各第２電極は第１電極と間
隔を介した近接関係におかれている。また、前記各第２
電極は、オーム金属（すなわち、変動電圧及び電流量が
通過した時に均一抵抗を示す金属）から成る。
【００６１】好適には、基板はガリウムヒ素から成る
が、アルミニウムヒ素及びアルミニウムガリウムヒ素な
どの適切な基板でもよい。好適な第１接点電極は、上記
の本発明の好適な合金から成る。本発明の好適なデバイ
スは、少なくとも約１０分間にわたって少なくとも約８
００℃の温度でアニールした後に熱的に安定化する。
【００６２】適切なオーム金属の例としては、インジウ
ム、金及びゲルマニウムの合金、金、ゲルマニウム及び
ニッケルの合金等が挙げられる。
【００６３】基板は、通常はドープされる。セレニウム
などの種々の従来のドーピング剤が使用可能である。
【００６４】図１において、本発明の合金をその電気接
点部品として使用した固体集積回路（ＩＣ）デバイスの
構成例が示されている。ここで、ｎ−チャンネルデプレ
ッション(depletion）モードＧａＡｓ ＭＥＳＦＥＴデ
バイス２１が簡略化され、模式的な垂直断面図で示され
ている。デバイス２１は、ソース２２、ゲート２３及び
ドレイン２４の各電極（または接点）を互いに間隔を介
した近接関係でＧａＡｓ単結晶基板２７の共通面２６上
に有している。ゲート２３は、本発明の少なくとも一つ
の合金から成り、典型的に約０.５〜１.０μｍ（マイク
ロメータ）の範囲にあるゲート長さＬを有し、ゲート厚
Ｔは、典型的に約０.１〜０.２μｍの厚さである。しか
しながら、より大きな及び小さな長さ及び厚さを要望に
応じて使用可能である。本発明のこのようにして形成さ
れたゲート２３は、通常ショットキーバリヤ層及びショ
ットキーダイオードの特性である電圧依存性抵抗または
整流特性を特徴として示す。ソース２２及びドレイン２
４接点は、同様の寸法を有することができる。これらの
接点は、特徴的に一定抵抗を示しそして従来技術のオー
ム接点の特徴である線形Ｉ−Ｖ作用を示すＧａＡｓ Ｍ
ＥＳＦＥＴの従来技術に以前使用された金属または合金
から成ることが可能である。例えば、これらの接点はＡ
ｕ／Ｇｅ／Ｎｉ（金／ゲルマニウム／ニッケル）の合金
等から構成可能である。
【００６５】導電作用は、基板２７内の表面近接チャン
ネル２８内で生じる。基板２７の厚さは可変であるが、
通常は約０．７５〜約１μｍの範囲であると考えられ
る。ゲート接点２３は、チャンネル２８をもつショット
キーバリヤを形成する。ゼロバイアスがゲート２３へ印
加された時、バリヤの固有または内蔵電圧は、図１の領
域２９で示すように、物質キャリヤのチャンネル２８の
部分を空ぼう化する。ゲート２３がチャンネル２８に関
してそれ自体に印加された正バイアスを有するとき、空
ぼう領域２９は狭くなり、チャンネル２８はさらに導電
性となる。
【００６６】しかしながら、従来技術のＭＥＳＦＥＴデ
バイスにおいては典型的に約０.７Ｖ（ボルト）である
ある電圧では、かなりの順電流がショットキバリヤ内で
流れ始め、チャンネル２８内における導電性はそれ以上
増大しない。ゲート２３がチャンネル２８に関してそれ
自体に印加された負バイアスを有している時、空ぼう領
域２９の厚さは、それがチャンネル２８の全厚にわたっ
て伸長してチャンネル２８の導電性がゼロに傾くまで増
大する。
【００６７】ＭＥＳＦＥＴデバイスフィールドでは、こ
れが生じるバイアス電圧は、「ピンチオフ」電圧として
知られていることがある。ＭＥＳＦＥＴデバイス２１
は、典型的にその周囲が領域３６によって包囲されてい
る。領域３６は、従来の分離インプラントによってドー
プされており、そして層３７下方のＧａＡｓ基板３７
は、半絶縁性である。要求に応じて、層３８を基板３７
内に配置して従来の絶縁バリヤを形成することも可能で
ある。
【００６８】本発明の空ぼうモードＭＥＳＦＥＴデバイ
スに対するしきい値電圧は、現在約−０.３〜約−３Ｖ
の範囲であると考えられ、本発明のエンハンスメントモ
ードＭＥＳＦＥＴに対しては約０〜約＋０．３Ｖの範囲
であると考えられ、これらの範囲は対応する従来技術Ｍ
ＥＳＦＥＴデバイスと同様である。
【００６９】しかしながら、ゲート２３が本発明の合金
からなる場合には、本発明のＭＥＳＦＥＴは、（従来技
術のＭＥＳＦＥＴに比較して）より高い温度（最大約８
００℃まで）でアニール可能である。このようにして、
領域３１及び３２におけるドーパントは完全に活性化さ
れる。また、ゲート、ソース、及びドレイン領域にわた
る連続抵抗が低減される。ＭＥＳＦＥＴはまた、要望に
応じてさらに高いクロック速度で機能可能である。
【００７０】本発明の合金は、また、ＭＯＤＥＴ（変調
ドープ電界効果トランジスタ）とも呼ばれるいわゆる高
電子移動性トランジスタ（ＨＥＭＴ）等の改良されたＭ
ＥＳＦＥＴデバイスにも有用である。本発明の合金は、
従来技術のＨＥＭＴに伴う低い温度制限を回避し、これ
によって比較的高い作用温度（例えばＭＥＳＦＥＴ等と
比較して）でかなりの速度改善が達成される。
【００７１】ＨＥＭＴ３０の断面図を図２に示す。ここ
では、図１に示すように、ソース、ドレイン及びゲート
の各電極は、符号２２、２４及び２３の各数字が付さ
れ、それぞれが同様の合金から成る。層３１は、通常０
〜約１ｎｍの厚さを有し、ｎ+ドープされたＧａＡｓか
ら成る。層３２は同様の厚さであり、ｎ+ドープされた
ＡｌＧａＡｓから成る。層３３は、同様の厚さを有し、
ドープされていないＧａＡｓから成る。層３４は同様の
厚さを有し、ドープされたＧａＡｓからなる。層３５は
より厚く、ドープされていないＧａＡｓから成る。ＨＥ
ＭＴ３０は、その周囲が、従来の分離インプラントでド
ープされた領域３６で包囲されていることが便利であ
る。
【００７２】このようにして、ＨＥＭＴ３０において
は、強くドープされたＡｌＧａＡｓ層３２が非ドープさ
れたＧａＡｓチャンネル層３３へ近接して配置される。
電子ポテンシャルエネルギーはＧａＡｓ層３３内ではよ
り低いので、電子は弱くドープされたＧａＡｓチャンネ
ル３２内へ「落下」する。層３２内では、電子移動性
は、低ドーピングレベルによってより高くなる。
【００７３】室温（環境温度）においてまたはそれ以上
の温度では、ＨＥＭＴはＭＥＳＦＥＴよりも移動性面で
は有利である。
【００７４】（ｅ）デバイスの製造 本発明の合金をここで特徴化されるような基板上へ堆積
及びアニールすることによって得られた電気接点は、当
業者であれば理解できるように、幅広く種々の固体デバ
イスへ組み入れることができる。例としては、ショット
キーバリヤダイオード、ＭＥＳＦＥＴ、ＨＥＭＴ、及び
金属接点をゲート電極またはショットキーバリヤとして
使用した他のデバイス等が含まれる。
【００７５】本発明の合金を、ガリウムヒ素（ＧａＡ
ｓ）半導体基板上の表面電気接点として組み込んだ本発
明のデバイスは、よりすぐれた高温度安定性、増大した
歩留り、及び改善された信頼性によって特徴づけられ
る。より浅い機能及び低減された接点抵抗が得られる。
約５０％を超えないＧａＡｓデバイスの既存の（従来技
術の）歩留りは、本発明の合金／ＧａＡｓ接点によって
実質上増大される。製品デバイスの一のクラスはトラン
ジスタを含み、各トランジスタ内では基板アセンブリの
第１部分がコレクタであり第２部分がエミッタである。
各接点の少なくとも一つがコレクタと電気伝導関係にあ
り、各接点の他の少なくとも一つがエミッタと電気伝導
関係にある。
【００７６】ＧａＡｓ基板で形成されたショットキーバ
リヤダイオード及びショットキーバリヤとしての金属の
合金接点は、インジウム、金ゲルマニウム等の圧縮され
た接点等の従来のオーム接点と組み合わせて使用可能で
ある。基板は、従来は合金接点下方ではｎ−であり、オ
ーム接点下方では従来はドープｎ＋である。
【００７７】当業者であれば理解できるように、ショッ
トキーバリヤダイオードは、垂直タイプまたは水平タイ
プのいずれかである。次に示すのは垂直タイプダイオー
ド構造である：
【００７８】（１）出発物質：ｎタイプ、（１００）指
向、中間Ｔｅ−ドープ（約３×１０-17）、（１１０）
へ向けて２度、２面研磨ＧａＡｓ基板である。
【００７９】（２）クリーニング：ＧａＡｓウェハは、
トリクロロエチレン（ＴＣＥ）中で超音波クリーナによ
り脱グリースされ、続いてそれぞれ約５分間にわたって
２度のアセトンリンスを行う。ウェハは、その後ＤＩ水
でリンスされる。ウェハはその後約２分にわたってＨＣ
ｌ：ＤＩ水の約１：５溶液中でリンスされ、ついでイオ
ン除去水中で５分間リンスされ、これによって自生酸化
物が除去される。
【００８０】（３）薄膜堆積：本発明の合金は、上述の
処理を用いてスパッタリングによりウェハの全部反対側
上に堆積される。インジウムはオーム接点であるウェハ
の背側上に堆積される。
【００８１】（４）熱処理：水は、約２００℃で熱処理
され、ウェハの背側にオーム接点を形成する。ウェハは
その後上昇した温度でアニールされ、ドーパントを活性
化する。本発明においては、この温度は、約８００℃と
いう高い温度にすることができ、これによってこうして
生成されたデバイスに対して良好な歩留りが達成され
る。
【００８２】（５）リソグラフィー： 各ウェハに前側
は、標準的リソグラフィー処理によってフォトリソグラ
フィー処理がなされる。このようにして生成されたダイ
オードは、約１５０〜約１２００ミクロンの範囲の寸法
を有する。必要であれば、より小さいダイオードを生成
することも可能である。
【００８３】（６）図１に示したような本発明の平面ｎ
チャンネルＧａＡｓ ＭＥＳＦＥＴの実施例の製造等
は、基板洗浄、酸化、マスキング、エッチング、注入、
アニール、メタライジング及びダイシング等のシリコン
ＩＣで用いられているのと同じ処理ステップの多くを含
む。これらのステップは、従来技術のＭＥＳＦＥＴの製
造にこれまで使用されてきており、当業者にとっては周
知である。
【００８４】本発明の合金を用いた本発明のＧａＡｓ
ＭＥＳＦＥＴに対する高速作用性能を達成する要望のた
めに、使用される製造方法は最適化されることが好適で
あり、使用される最小寸法は好適には約１μｍ以下であ
る。ＭＥＳＦＥＴ構造の基本簡素性により、そうした小
ジオメトリの制御が容易となるが、商業的に需要され得
る構成、再生可能ライン幅及び適切なアラインメント精
度には、直接オンウェハステッピング、直接書き込みＥ
−ビームパターン発生及び／またはｘ線レプリケーショ
ンを用いた低減プロジェクションフォトリソグラフィー
等の技術を含む高精度なマイクロリソグラフィー技術が
必要になる。ガリウムヒ素ウェハ及びチップはシリコン
のそれよりも脆いので、約５.１または７.６cm（約２ま
たは３インチ）等のより小さい径とすることが好適であ
る。本発明のＧａＡｓ ＭＥＳＦＥＴを製造するため、
マスク組は次のように使用可能である。
【００８５】チャンネルドーピング注入のためのマスク
１。シリコンまたはセレニウムが、ＭＥＳＦＥＴの導電
チャンネルに対して約１０17ｃｍ-3のレベルにまでドー
パントとして注入される。これにより、非空ぼう化チャ
ンネルの最終シート抵抗は約１０００〜約２０００ＳＬ
（オーム）／平方となる。
【００８６】ソース及びドレインドーピングのためのマ
スク２。硫黄注入は、ｎ+ソース及びドレイン接点領域
に対しては一般的であり、約１００〜２００ＳＬ／平方
のシート抵抗を生成する。制御された約８００〜８５０
℃における熱アニールサイクルは、第１の２個のインプ
ラントを電気的に活性化する。
【００８７】オーム接点のためのマスク３。オーム金属
が基板のソース及びドレインドープ領域へ接触する領域
が定められる。適切な従来技術金属合金は上記に定め
た。
【００８８】分離領域ドーピングのためのマスク４。近
接ＩＣデバイスの分離は、水素またはボロンのイオンを
近接デバイス間領域に注入することにより達成され、こ
の注入によって分離領域内の抵抗が増大する。
【００８９】ソース及びドレイン接点とのゲート接点及
び接続のためのマスク５。それらのゲート、ソース及び
ドレインの各接点間のショットキーバリヤゲート及び接
続は、マスクされたウェハ上の全面にわたり初期に堆積
されている本発明の合金から製造される。マスク５は、
ゲート領域及びソース、ゲート及びドレインへの接続を
のぞく全金属を除去する。
【００９０】接点ウィンドウのためのマスク６。ウェハ
は、ＳｉＯ2またはＳｉ3Ｎ4の絶縁層で被覆されてい
る。ウィンドウは、全所望接続領域にわたって開放され
ている。
【００９１】金属相互接続のためのマスク７。従来のオ
ーム金属または合金の第２層は、ウェハの全表面上にわ
たって堆積される。最終マスクはこの金属をパターンし
て所望の回路接続を生成する。ウェハプロービング及び
ダイシング後、デバイスはパッケージング、保存または
使用する準備が整う。
【００９２】図２に示すようなＨＥＭＴデバイスを生成
するための製造処理は、図１のＭＥＳＦＥＴデバイスを
得るための製造処理よりも実質上複雑であり、分子ビー
ムエピタキシ（ＭＢＥ）及び金属有機化学蒸着（ＭＯＣ
ＶＤ）を含み、これによって、互いに大幅に異なる各ド
ーピング濃度をそれぞれがもつＧａＡｓ及びＡｌＧａＡ
ｓの交互層を形成する。
【００９３】ＨＥＭＴを製造するには、次の処理が適切
である：
【００９４】（１）出発物質：半絶縁性単結晶ＧａＡｓ
基板（Ｃｒドープ）のウェハ。
【００９５】（２）クリーニング：ショットキーバリヤ
ダイオードに関して記載されたのと極めて近似。
【００９６】（３）ＧａＡｓ及びＡｌＧａＡｓの薄膜堆
積：ＭＢＥまたはＣＶＤの使用。ＭＢＥに対しては、処
理は約５８０℃で超高真空で約５分間にわたる酸化分解
で開始可能である。基板の温度は、その後約６３０℃〜
７００℃にまで上昇され、図２に示すように同じスタッ
クの基板上へ堆積される。
【００９７】（４）本発明の合金の薄膜堆積：本発明の
合金は、（３）の堆積処理に先だってスパッタリングに
よって生成されたスタック上へ堆積可能である。ウェハ
のゲート部は、フォトレジスト層によってマスクされ
る。合金の他の部分はエッチアウトされる。オーム金属
層（ＩｎまたはＡｕ−Ｇｅ−Ｎｉ）は、全ウェハ面上に
蓄積される。ソース及びドレイン領域はフォトレジスト
によりマスクされ、オーム合金の他の部分はエッチアウ
トされる。フォトレジストの除去によって、図２に示す
ような形状が明らかとなる。
【００９８】本発明のＭＥＳＦＥＴデバイスにおいて
は、基板はｎ＋ドープＡｌＧａＡｓからなる第１ドープ
層で好適には被覆され、そして第１金属接点電極は第１
ドープ層上に形成される。また、第１接点電極に対して
間隔を介した近接関係で、第１ドープ層がｎ＋ドープＧ
ａＡｓから成る第２ドープ層で被覆され、２個の第２金
属接点電極の各々の第１及び第２双方が第２ドープ層上
に形成される。
【００９９】本発明の合金は、ここで述べるような基板
を含む集積回路及び固体デバイスの製造にこれまで使用
されてきた従来技術の半導体デバイス製造技術に使用さ
れ得、これが本発明独特の特徴及び利点である。
【０１００】
【実施例】以下の各実施例は、さらに本発明を示すもの
である。
【０１０１】例１．１〜１．３ Ｎｉ（ＡｌxＧａ1-x）
合金の調製 Ｎｉ（ＡｌxＧａ1-x）の２個の異なる合金が次の処理に
よって調製された：Ｎｉ（Ｇａ、Ａｌ）インターメタリ
ック合金が加熱プレス方法により製造された。合金の分
子サイズは、ＮｉＡｌ及びＮｉＧａ粉末の各々に対して
約３００メッシュであった。ＮｉＡｌ粉末は、Ｃｅｒａ
ｃ社から購入された。ＮｉＧａ粉末は、次のようにいく
つかのステップにて調製された：
【０１０２】まず、同量の純粋Ｎｉ及び純粋Ｇａが重量
測定され、石英管内へ封止された。封止されたサンプル
は６００℃で１日アニールされ、これによってＧａはＮ
ｉと完全に反応し、各サンプルはまずＮｉＧａインター
メタリック化合物の溶融温度より高い１２００℃で１０
分間にわたってアニールされ、その後固体処理中に発生
した偏析を除去するために１カ月間６００℃に保持され
る。生成された各ＮｉＧａインターメタリック合金化合
物は、その後粉末状態に研削された。各ＮｉＧａ及びＮ
ｉＡｌ粉末の所望量が５cm（２”）の構造のグラファイ
トダイ中で互いに混合され、ホットプレス炉内に配置さ
れた。ホットプレッシング温度は、ＮｉＧａ合金に対す
る１０５０℃からＮｉＡｌ合金に対する１４００℃の範
囲にわたる。各合金組成は、６００ｐｓｉの圧力で４時
間にわたってホットプレスされた。最終合金組成は、タ
ブレット形状で、径が５cm（２”）で厚さが０.３２cm
（１／８”）であった。グラファイトモールドが使用さ
れた。理由は、グラファイトモールドは高温で本発明の
合金と反応せず、また使用される高温及び高圧力で変形
しないからである。
【０１０３】各製品の解析では、各合金が式Ｎｉ（Ａｌ
xＧａ1-x）に対応することが示された。例１．１に示さ
れた製品では、ｘの値は０であった（すなわち、製品は
ＮｉＧａであった）。例１．２で示された製品では、ｘ
の値は０．５であった（すなわち、製品はＮｉ（Ａｌ
0.5Ｇａ0.5）であった）。
【０１０４】さらに、他の出発合金がセラック（Cera
c）社から得られた。この合金は、確認の便宜性のため
に例１．３に示した。この合金において、前記のそのた
めの合金式を用いると、ｘの値は１であった（すなわ
ち、この合金はＮｉＡｌであった）。
【０１０５】ホットプレスの前に、例１．１、１．２及
び１．３の各合金は微細黒粉の物理形態であった。
【０１０６】例２． スパッタリングによる前形成され
た合金のＧａＡｓ上への堆積。 ＧａＡｓの単結晶ウェハは、ワッカー化学（Wacker Che
mie）から購入した。溶媒クリーニング後、各基板は、
イオンテックスパッタリング機器及び上記の各条件そし
て“VLSI Technology"、S.M.、141〜183頁、McGraw-Hil
l Book社、1988年に記載されたリソグラフィック処理を
用いてコーティングされた。
【０１０７】スパッタリング条件及び製品特性は、以下
の表ＩＩに要約した。それらの各基板は分析使用目的の
ため、ダイアモンドスクライバを用いていくつかの小片
へ割裂された。
【０１０８】
【表４】
【０１０９】例３． アニーリング 例２（上記）のように調整された各基板は、３００℃〜
８００℃の範囲の温度で１０分〜１時間にわたってアニ
ールされた。各基板に対するアニーリング条件は次の表
ＩＩＩのように要約される：
【０１１０】
【表５】
【０１１１】
【表６】
【０１１２】例４ 合金特性 上記例３に記載したように調製されたアニール製品のい
くつかは、以下により特徴づけられる： ＳＥＭ（走査電子顕微鏡）； ＴＥＭ（伝送電子顕微鏡）（Transmission Elecron Mic
roscopy）； ＸＲＤ（Ｘ線回折）；及び ＳＡＭ（走査オージェ顕微鏡）。 これらの製品の他のものは、電気的測定のためにリソグ
ラフィーによってパターン化された。
【０１１３】使用される処理は、L.C.Feldman及びJ.W.M
ayerによる“Fundamentals of Surface and Thin Film
Analysis”及びD.C.Ivy、A.D.Romig、Jr.及びJ.I.Goldste
inによる“Principles of Analytical Electron Micros
copy"(Plenum Press(1986年)）に記載されている。
【０１１４】例４．１ ＳＥＭ 表面形態 例２及び３（上記）に記載されたように調製されたＮｉ
（ＡｌxＧａ1-x）／ＧａＡｓ接点の表面形態に対する熱
作用は、アニールされたサンプルに対する表面のＳＥＭ
副次電子イメージ（SEM secondary electron image）を
用いて研究された。
【０１１５】ＮｉＧａ薄膜（例１．１で得られたもの）
に対しては、６００℃未満の温度で１時間にわたってア
ニールした後、表面形態は平滑且つ連続的な状態として
残った。これは、上記のGuivarc'hらによる研究と合致
する。７００℃になると、膜は不連続となった。８００
℃でアニールすると、膜の凝塊化が生じた。
【０１１６】Ｎｉ（Ａｌ0.5Ｇａ0.5）薄膜（例１．２で
得られたもの）に対しては、表面形態は６００℃までは
平滑で連続的であった。６００℃を超えるアニーリング
温度では、平滑形態は保持しているもののアニールされ
た薄膜上にダークパッチが発見された。円形バブルやダ
ークパッチは、８００℃で１０分間にわたってアニール
された薄膜上に観察された。
【０１１７】ＮｉＡｌ薄膜（例１．３で得られたもの）
に対しては、表面は４００℃までのアニーリングでは特
徴は表さなかった。アニーリング温度が５００℃を超え
ると、円形バブルが発見された。８００℃でアニーリン
グした後、微細暗組織が薄膜上に見いだされた。
【０１１８】ＳＥＭマイクログラフはサンプルから調製
され、このサンプルはＮｉＡｌ薄膜を剥離するために８
００℃から超高速で冷却された。このマイクログラフに
よって、バブル及び組織化パッチの基になる特徴が明ら
かとなった。この特徴は、元素Ａｌが極めて容易に酸化
することから、堆積処理中に酸化が導入されることだと
思われる。
【０１１９】前記ＳＥＭデータより、上記例１．２の合
金はその表面形態特性により最適の合金となる。
【０１２０】例４．２ ＴＥＭ及び電子回折解析 ＴＥＭ研究は、ＧａＡｓへのＮｉＧａ（例１．１合金）
及びＮｉＡｌ（例１．３）接点上で行われた。堆積Ｎｉ
Ｇａ／ＧａＡｓ接点に対する平面高輝度フィールドＴＥ
Ｍイメージ（plan-view btight field TEM image）及び
電子回析パターンは、多結晶ＮｉＧａ膜の形成を示して
いる。連続リングは、共スパッタリングされた膜がラン
ダム指向の多結晶ＮｉＧａであることを示すＮｉＧａと
してインデックスされた。
【０１２１】６００℃で１時間にわたりアニールされた
ＮｉＧａ／ＧａＡｓ接点の平面高輝度フィールドＴＥＭ
イメージ及び電子回析パターンは、ＮｉＧａの粒子サイ
ズが、堆積されたＮｉＧａ／ＧａＡｓ接点のそれよりも
大きいことを示した。これは、アニーリング中に多結晶
ＮｉＧａ膜が形成されたことを意味する。連続リングが
ＮｉＧａとしてインデックスされ、これは共スパッタリ
ングされた膜がランダム指向した多結晶ＮｉＧａである
ことを示す。
【０１２２】６００℃で１時間にわたりアニールされた
ＮｉＧａ／ＧａＡｓ接点の平面高輝度フィールドＴＥＭ
イメージ及び電子回析パターンは、ＮｉＧａの粒子サイ
ズが堆積されたサンプルのそれよりも大きいことを示し
た。これは、粒子が温度上昇に伴って成長したことを意
味する。また、ＴＥＭイメージ中のＮｉＧａ粒子は、一
方向の構造である。回析パターン中の連続リングが不連
続となり且つＧａＡｓからの点近傍領域が他の領域より
も強度が大きいことが観察された。これは、膜が高温ア
ニーリング後に指向されたことを示し、ＴＥＭイメージ
中の観察と合致する。
【０１２３】堆積された状態にあり６００℃でアニーリ
ングされた後のＮｉＡｌ／ＧａＡｓサンプルに対する平
面高輝度フィールドＴＥＭイメージ及び電子回析パター
ンは、ＮｉＡｌ／ＧａＡｓのＴＥＭ解析から得られた情
報がＮｉＧａ／ＧａＡｓに対するそれと同じであること
を示している。
【０１２４】上述のようにＭＢＥ成長ＮｉＡｌ及びＮｉ
Ｇａ膜は生成されたが、このような膜はＧａＡｓ基板に
対してはエピタキシャルではないことが見いだされた。
この研究では、金属薄膜が規定真空室内で堆積され、基
板ホルダは基板を加熱させる能力はなかった。従って、
ここでは成長した薄膜の堆積前に自生酸化物を除去する
ことはできず、ＧａＡｓ基板は堆積薄膜のエピタキシャ
ル成長に対するテンプレートとはなり得なかった。さら
に、本発明の基板は生成薄膜の堆積中は室温であるの
で、堆積したＮｉ及びＧａ（またはＡｌ）原子は、エピ
タキシャル膜形成に極めて重要な、な適切な格子位置を
介して表面拡散を行うのに十分なエネルギーを有してい
ない。
【０１２５】すべての合金は、同様の格子パラメータを
有することが見いだされ、これによって電子回析によっ
て、合金間には限られた相違しか存在しないことが明ら
かとなった。
【０１２６】例４．３ ＡＥＳ 構成プロフィール ＡＥＳ回析は、２個の堆積構成プロフィール及び６００
℃でアニーリングしたＮｉＧａ／ＧａＡｓ接点プロフィ
ールをそれぞれ用いた薄膜Ｎｉ（Ａｌ、Ｇａ）／ＧａＡ
ｓ接点内の反応生成物の構成を確認するためにそれぞれ
使用される。堆積されたサンプルにおいては、６００℃
で１時間にわたってアニーリングされたＮｉＧａ／Ｇａ
Ａｓサンプルの成分プロフィールのわずかな制限された
侵入しか存在しない。ＮｉＧａ膜は、この温度でＧａＡ
ｓに対して不活性のままであった。これによって、Ｎｉ
−Ｇａ−Ａｓ相図に基づき、ＮｉＧａがＧａＡｓに対し
て化学的に安定であるという従来からの観察が確認され
た。それぞれ６００℃及び８００℃でアニーリングされ
たＮｉＡｌ／ＧａＡｓ接点のＡＥＳ構成プロフィールも
また研究された。６００℃のアニーリングサンプルで
は、ＮｉＡｌ膜とＧａＡｓ基板との間には限られた相互
反応しか観察されなかった。８００℃で１時間アニーリ
ングされたＮｉＡｌ／ＧａＡｓサンプルの構成プロフィ
ールにおいては、成分元素Ａｌ及びＧａはそれぞれ侵入
したＧａＡｓ及びＮｉＡｌを有していることが観察さ
れ、成分元素Ａｓ及びＮｉの濃度は一定のままであっ
た。これによって、６００℃より温度が高くなるとＡｌ
−Ｇａ交換反応が激しく生じることがわかる。これは、
二端相内における相互拡散係数の強い温度依存性による
ものであろう。
【０１２７】ＮｉＡｌは、８００℃でＧａＡｓ基板と激
しい反応を起こすことが見いだされた。ＮａＡｌ0.5Ｇ
ａ0.5は８００℃でＮｉＡｌよりも反応性が著しく低く
なることが見いだされた。従って、ＮａＡｌ0.5Ｇａ0.5
合金は、ＧａＡｓ基板上の電極合金としてはＮｉＡｌよ
りも優れている。
【０１２８】例４．４ 電気的特徴化 アニーリング温度の関数として、（００１）ｎ−ＧａＡ
ｓに対するＮｉＡｌ及びＮｉ（Ａｌ0.5Ｇａ0.5）接点の
ショットキーバリヤは、電圧に対する電流束（Ａ／ｃｍ
2）の測定により研究された。４００℃、７５０℃及び
８００℃のアニーリング温度に対しては、ＧａＡｓ基板
上のＮｉ（Ａｌ0.5Ｇａ0.5）に対して０から約０.６Ｖ
までの電圧増大に対して、電流束は線形のままであっ
た。
【０１２９】典型的なＩ−Ｖ及びＣ−Ｖ結果を図３に示
す。図３では、測定されたショットキーバリヤ高さは、
アニーリング温度の関数としてプロットして示された。
Ｎｉ／ＧａＡｓ接点のショットキーバリヤを比較のため
に図４に示す。ここで、電気的作用が４００℃程度の温
度にまで低下するＮｉ／ＧａＡｓ接点に対して、ＮｉＡ
ｌ／ＧａＡｓ接点は最大約６００℃にまで整流作用を保
持する。もし処理温度が６００℃よりも高ければ、Ｎｉ
Ａｌ／ＧａＡｓ接点は、オーミックとなる。しかしなが
ら、一方、Ｎｉ（Ａｌ0.5Ｇａ0.5）／ＧａＡｓ接点は、
アニーリング中に１０分間にわたる最大８００℃にまで
の露出の後に整流作用を続けた。
【０１３０】上記各例４．１〜４．４に報告された研究
に基づいて、以下の結論が導き出される：
【０１３１】（ａ）本発明の合金は、ＧａＡｓ基板とは
実質的に反応せず、基板の表面部分にしっかりと接合さ
れるので、両者間に有用な電気接点が達成される；
【０１３２】（ｂ）本発明の合金は、電圧依存性抵抗を
示す整流特性を有し、従ってショットキーバリヤ層とし
て適切である；
【０１３３】（ｃ）従来技術のＮｉＡｌ合金及びＮｉＧ
ａ合金に比較して本発明の合金は、上昇した温度でより
優れたＧａＡｓ単結晶基板表面との非反応性を示し、そ
して上昇した温度でより優れた熱安定性特性を示す；
【０１３４】（ｄ）Ｎｉ（Ａｌ0.5Ｇａ0.5）等の本発明
の合金でＧａＡｓ上に形成された電気接点の電気作用
は、上昇した温度でアニーリングされた後のＮｉＡｌ及
びＮｉＧａ等の従来技術の合金で形成された電気接点の
電気作用よりも優れている；そして
【０１３５】（ｅ）例４の試験構造は、いわゆるショッ
トキーダイオードである。例４で得られたものは、例え
ば図１のデバイスへ直接適用可能である。
【０１３６】他のそして更なる態様は、当業者であれば
明らかである。以上の説明から、不当な限定は何等導か
れない。
【図面の簡単な説明】
【図１】本発明の合金を含む電気接点を備えた本発明の
デバイスの一実施例の透視部分垂直断面図である。
【図２】図１と同様の他のデバイスの実施例を示す図で
ある。
【図３】Ｎｉ（Ａｌ0.5Ｇａ0.5）／ＧａＡｓ接点の３種
のアニーリング温度における電流束（アンペア／ｃ
ｍ2）と電圧（ボルト）との関係を示すグラフ図であ
る。
【図４】ガリウムヒ素基板への接点として使用される３
種の合金組成を比較したアニーリング温度（℃）対する
ショットキーバリヤ高さ（ｅＶ）のグラフ図である。
【符号の説明】
２１ デバイス ２２ ソース ２３ ゲート ２４ ドレイン ２６ 共通面 ２７ 基板 ２８ チャンネル ３０ ＨＥＭＴ ３７ ＧａＡｓ基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/40 Ｚ 9055−4Ｍ (72)発明者 チァ−ホン・ジャン アメリカ合衆国、オレゴン州、ポートラン ド、エヌダブリュ・ワンハンドレッドセブ ンティシックスス・アベニュー 3995

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 式ＡｌzＧａ1-z（式中、ｚは０〜１の範
    囲の正数である）を有する半導体基板の電気接点として
    使用するための合金であって、前記合金は、式： ［Σ
    Ｍ］（ＡｌxＧａ1-x）（式中、ΣＭはＮｉ、Ｃｏ、Ｒ
    ｕ、Ｒｈ及びＩｒから成る群から選択された少なくとも
    一つの第ＶＩＩＩ族金属であり、ｘは０と１との間の正
    数である）で表されることを特徴とする、半導体基板の
    電気接点として使用するための合金。
  2. 【請求項２】 ｘは約０.３５よりも大きく約０.６０よ
    りも小さい、請求項１に記載の合金。
  3. 【請求項３】 ｘは約０.５である、請求項１に記載の
    合金。
  4. 【請求項４】［ΣＭ］が［Ｍ1 yＭ2 1-y］（式中、Ｍは上
    記に定義したとおりである）であり、Ｍ1はＭ2とは異な
    り、ｙは０〜１の正数である、請求項１に記載の合金。
  5. 【請求項５】 Ｍ1がニッケルであり、ｙが１である、
    請求項４に記載の合金。
  6. 【請求項６】 Ｍ1はコバルトであり、ｙは１である、
    請求項４に記載の合金。
  7. 【請求項７】 Ｍ1はニッケルであり、Ｍ2はコバルトで
    ある、請求項４に記載の合金。
  8. 【請求項８】 ［ΣＭ］が［Ｍ1 yＭ2 2Ｍ3 1-y-z］（式
    中、yは０〜１の正の整数であり、zは０〜１の正の整数
    であり、得られるすべての化合物におけるｙ、ｚ及び
    ［１−ｙ−ｚ］の総和は常に１であり、Ｍ1、Ｍ2及びＭ
    3はそれぞれ互いに相違する）である、請求項１に記載
    の合金。
  9. 【請求項９】 約４０〜２００ｎｍの範囲の厚さを有す
    る層の形態である、請求項１に記載の合金。
  10. 【請求項１０】 （ａ）式ＡｌvＧａ1-vＡｓ（式中、ｖ
    は０〜１の範囲の正の整数数である）を有する半導体単
    結晶基板と； （ｂ）前記基板の一表面と導電関係を有し、請求項１の
    合金である少なくとも一つの第１金属電気接点電極と； （ｃ）前記基板の一表面と導電関係にある少なくとも一
    つの第２金属電気接点電極であって、各第２接点電極は
    前記第１接点電極と間隔を介して近接されており、前記
    第２接点電極はオーム金属から成る第２金属電気接点電
    極と、 を組み合わせて成ることを特徴とする半導体デバイス。
  11. 【請求項１１】 半導体基板が、ガリウムヒ素である、
    請求項１０に記載のデバイス。
  12. 【請求項１２】 半導体基板が、ガリウムヒ素、アルミ
    ニウムヒ素及びアルミニウムガリウムヒ素から成る群か
    ら選択される、請求項１０に記載のデバイス。
  13. 【請求項１３】 合金において、ｘは約３．５よりも大
    きく約０．６０よりも小さく、ｙは１であり、且つ基板
    においてｖは０である、請求項１０に記載のデバイス。
  14. 【請求項１４】 合金において、ｘは約０．５でありｙ
    は１であり、基板においてｖは０である、請求項１０に
    記載のデバイス。
  15. 【請求項１５】 合金Ｍが、ニッケル及びコバルトから
    成る群から独立的に選択されたものである、請求項１０
    に記載のデバイス。
  16. 【請求項１６】 合金Ｍが、コバルトである、請求項１
    ５に記載のデバイス。
  17. 【請求項１７】 合金Ｍが、ニッケルである、請求項１
    ５に記載のデバイス。
  18. 【請求項１８】 接点は、デバイスが約８００℃の温度
    で少なくとも約１０分間にわたってアニールされた後で
    熱的に安定となる、請求項１０に記載のデバイス。
  19. 【請求項１９】 接点が、Ｎｉ（ＡｌxＧａ1-x）から成
    る薄層であり、基板はガリウムヒ素を含む、請求項１０
    に記載のデバイス。
  20. 【請求項２０】 基板の第１部はコレクタであり、且つ
    前記基板の第２部はエミッタであり、各接点の少なくと
    も一つが前記コレクタと導通し、前記各接点の少なくと
    も他の一つが前記エミッタと導通するトランジスタであ
    る、請求項１０に記載のデバイス。
  21. 【請求項２１】 ショットキーバリヤダイオードとして
    機能する、請求項１０に記載のデバイス。
  22. 【請求項２２】 第２電極のうちの２個を組み込み、 前記第１金属接点電極はゲートとして機能し、 前記第２電極の第１の一つはソースとして機能し、そし
    て前記第２電極の第２の一つはドレインとして機能する
    ＭＥＳＦＥＴである請求項１０に記載のデバイス。
  23. 【請求項２３】 基板がｎ+ドープＡｌＧａＡｓから成
    る第１ドープ層で被覆され、第１金属接点電極は前記第
    １ドープ層上に形成され、前記第１金属接点電極と間隔
    を介した近接関係において前記第１ドープ層はｎ+ドー
    プＧａＡｓから成る第２ドープ層で被覆され、第２金属
    接点電極の第１の一つ及び第２の一つの各々は前記第２
    ドープ層上に形成されている、請求項２２に記載のデバ
    イス。
  24. 【請求項２４】 オーム金属は、インジウム、金及びゲ
    ルマニウムの合金、および金、ゲルマニウム及びニッケ
    ルの合金から成る群から選択される、特徴とする請求項
    １０に記載のデバイス。
  25. 【請求項２５】 式［ΣＭ］（ＡｌxＧａ1-x）（式中、
    ΣＭはニッケル、コバルト、ルテニウム、ロジウム及び
    イリジウムから成る群から選択された少なくとも一つの
    第ＶＩＩＩ族金属であり、ｘは０〜１の数である）の合
    金を製造する方法であって、 （ａ）実質的に純粋なアルミニウム、ガリウム及び少な
    くとも一つの前記Ｍ群の金属を混合するステップであっ
    て、前記金属は微粉末形態であり、得られた混合体中の
    前記Ｍ群金属、前記アルミニウム及び前記ガリウムの各
    モル比は、前記結果として得られた混合体が前記式の合
    金の範囲内にある組成を有するような比となるようなス
    テップと； （ｂ）前記結果として得られた混合体を約５００〜約８
    ００ポンド／平方インチ（約３５〜５６kg／cm2）の圧
    力下で圧縮し、これによって前記混合体から成る少なく
    とも一つのペレットを形成するステップと； （ｃ）前記ペレットを、その内部ガス相圧が約１０-3〜
    約１０-5Ｔｏｒｒの範囲内にある不活性室領域内にシー
    ルするステップと； （ｄ）前記ペレットを前記室領域内で約１０５０℃〜約
    １４００℃の温度範囲内で約３０〜約３６０時間にわた
    ってアニールし、その後冷却するステップと； （ｅ）前記ペレットを前記室領域から除去し、且つ前記
    ペレットを粉末化するステップと； （ｆ）前記粉末を約５００〜８００ポンド／平方インチ
    （約３５〜５６kg／cm2）の圧力下で再圧縮し、前記粉
    末から成る少なくとも一の結果として得られるペレット
    を形成するステップと； （ｇ）前記結果として得られたペレットを、その内部ガ
    ス相圧が約１０-4Ｔｏｒｒ以下である不活性室領域内に
    シールするステップと； （ｈ）前記結果として得られたペレットを、前記室領域
    内で約６００℃〜約８００℃の範囲内の温度で約３〜３
    ０日に亘る時間、再アニーリングするステップと、 （ｉ）このように形成されたアニールされたペレット
    を、約０〜５℃の範囲の温度に維持された液体冷却媒体
    内で冷却するステップと、 を含むことを特徴とする合金の製造方法。
  26. 【請求項２６】 次の式の合金を製造する方法におい
    て： ［ΣＭ］（ＡｌxＧａ1-x）（式中、ΣＭは、ニッケル、
    コバルト、ルテニウム、ロジウム及びイリジウムから成
    る群から選択された少なくとも一つの第ＶＩＩＩ族金属
    であり、ｘは０〜１の数である）、前記方法は、 （ａ）（１）前記群Ｍの少なくとも一つの金属、（２）
    アルミニウム、及び（３）ガリウムを含む独立した各出
    発金属を個別かつ同時にスパッタリングするステップで
    あって、前記各出発金属に対するスパッタリング率は、
    前記式の合金中における前記金属の量に対応しているス
    テップと； （ｂ）前記スパッタされた金属を共堆積して式ＡｌvＧ
    ａ1-vＡｓ（式中、ｖは０〜１の範囲内の数である）の
    半導体単結晶基板化合物の選択された表面領域上へ前記
    式の合金を生成するステップとを包含する、合金の製造
    方法。
  27. 【請求項２７】 少なくとも一つの第ＩＩＩ族元素と少
    なくとも一つの第Ｖ族元素との化合物を含む半導体基板
    上に電気接点を製造するための改良された方法であっ
    て、該方法は、 前記基板の少なくとも一つの局在表面部分上に式［Σ
    Ｍ］（ＡｌxＧａ1-x）（式中、ΣＭは、Ｎｉ、Ｃｏ、Ｒ
    ｕ、Ｒｈ及びＩｒから成る群から選択された少なくとも
    一つの第ＶＩＩＩ族金属であり、ｘは０と１との間の正
    数である）により表される合金の層を堆積するステップ
    と；結果として得られた積層基板を、前記表面部分と前
    記堆積された合金との間に電気接点を形成するに十分な
    時間にわたって、かつ十分な温度でアニールするステッ
    プと、 を含むことを特徴とする、半導体基板上に電気接点を製
    造するための方法。
  28. 【請求項２８】 堆積ステップは、予備成形された前記
    合金のスパッタリングによって達成される、請求項２７
    に記載の方法。
  29. 【請求項２９】 アニーリングステップは、真空内で行
    われる、請求項２７に記載の方法。
  30. 【請求項３０】 アニーリングは、少なくとも約８００
    ℃の温度及び少なくとも約１０分間の時間を用いる、請
    求項２７に記載の方法。
  31. 【請求項３１】 堆積ステップは、フォトリソグラフィ
    ック処理によって局在される、請求項２７に記載の方
    法。
JP5057357A 1992-03-17 1993-03-17 半導体基板の電気接点として使用するための合金 Pending JPH0673476A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85172992A 1992-03-17 1992-03-17
US07/851729 1992-03-17

Publications (1)

Publication Number Publication Date
JPH0673476A true JPH0673476A (ja) 1994-03-15

Family

ID=25311520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5057357A Pending JPH0673476A (ja) 1992-03-17 1993-03-17 半導体基板の電気接点として使用するための合金

Country Status (5)

Country Link
US (1) US5516725A (ja)
EP (1) EP0561567A3 (ja)
JP (1) JPH0673476A (ja)
KR (1) KR930019843A (ja)
TW (1) TW232079B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937817B2 (ja) * 1995-08-01 1999-08-23 松下電子工業株式会社 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
JP3685429B2 (ja) * 1996-08-06 2005-08-17 シャープ株式会社 ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置
WO1999033172A1 (fr) * 1997-12-22 1999-07-01 Hitachi, Ltd. Systeme d'amplification de puissance et terminal de communication radio mobile
TW385366B (en) * 1998-06-05 2000-03-21 Nat Science Council Hydrogen-sensitive palladium (Pd) membrane/semiconductor Schottky diode sensor
KR100351238B1 (ko) * 1999-09-14 2002-09-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6693033B2 (en) * 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6861905B2 (en) * 2000-05-08 2005-03-01 Renesas Technology Corp. Power amplifier system and mobile communication terminal device
KR20030011083A (ko) 2000-05-31 2003-02-06 모토로라 인코포레이티드 반도체 디바이스 및 이를 제조하기 위한 방법
US6406929B1 (en) * 2000-06-21 2002-06-18 University Of Vermont And State Agricultural College Structure and method for abrupt PN junction diode formed using chemical vapor deposition processing
AU2001277001A1 (en) 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6678507B1 (en) * 2000-08-31 2004-01-13 Hitachi, Ltd. Power amplifier system and mobile communication terminal device
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6661039B1 (en) * 2001-05-18 2003-12-09 Lucent Technologies Inc. Velocity-cooled hot-electron bolometric mixer/detector
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6872644B1 (en) * 2001-07-03 2005-03-29 Advanced Micro Devices, Inc. Semiconductor device with non-compounded contacts, and method of making
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6764551B2 (en) * 2001-10-05 2004-07-20 International Business Machines Corporation Process for removing dopant ions from a substrate
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US6967154B2 (en) 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
ES2302663B2 (es) * 2008-02-28 2009-02-16 Universidad Politecnica De Madrid Procedimiento para la obtencion de peliculas de materiales semiconductores incorporando una banda intermedia.
EP2319087A1 (en) 2008-06-11 2011-05-11 Solar Implant Technologies Inc. Solar cell fabrication with faceting and ion implantation
US8816356B2 (en) 2008-09-30 2014-08-26 Youngstown State University Silicon carbide barrier diode
SG186005A1 (en) * 2009-03-20 2012-12-28 Intevac Inc Advanced high efficiency crystalline solar cell fabrication method
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
EP2814051A1 (en) * 2010-02-09 2014-12-17 Intevac, Inc. Shadow mask implantation system
JP6087520B2 (ja) * 2011-07-13 2017-03-01 キヤノン株式会社 ダイオード素子及び検出素子
MY175007A (en) 2011-11-08 2020-06-02 Intevac Inc Substrate processing system and method
US9318332B2 (en) 2012-12-19 2016-04-19 Intevac, Inc. Grid for plasma ion implant
KR20240091238A (ko) * 2015-12-23 2024-06-21 마테리온 코포레이션 바이오센서용 니켈 합금
RU2666180C2 (ru) * 2016-01-26 2018-09-06 Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") Способ изготовления выпрямляющих контактов к арсениду галлия электрохимическим осаждением рутения
US9966230B1 (en) * 2016-10-13 2018-05-08 Kla-Tencor Corporation Multi-column electron beam lithography including field emitters on a silicon substrate with boron layer
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
CN109585570A (zh) * 2018-12-19 2019-04-05 吉林麦吉柯半导体有限公司 肖特基二极管、nipt95合金及肖特基二极管的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB931541A (en) * 1960-09-13 1963-07-17 Siemens Ag A process for making a material suitable for use in producing shaped sintered parts
LU61433A1 (ja) * 1970-07-29 1972-04-04
JPS53925B2 (ja) * 1974-05-04 1978-01-13
US4526624A (en) * 1982-07-02 1985-07-02 California Institute Of Technology Enhanced adhesion of films to semiconductors or metals by high energy bombardment
JPS59220966A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置
US4796082A (en) * 1987-03-16 1989-01-03 International Business Machines Corporation Thermally stable ohmic contact for gallium-arsenide
US4847675A (en) * 1987-05-07 1989-07-11 The Aerospace Corporation Stable rare-earth alloy graded junction contact devices using III-V type substrates
US4771017A (en) * 1987-06-23 1988-09-13 Spire Corporation Patterning process
US5016074A (en) * 1987-10-20 1991-05-14 Bell Communications Research, Inc. Epitaxial intermetallic contact for compound semiconductors
JPH02502324A (ja) * 1987-10-20 1990-07-26 ベル、コミュニケーションズ、リサーチ、インコーポレーテッド 化合物半導体用エピタキシャル金属間コンタクト
US5019891A (en) * 1988-01-20 1991-05-28 Hitachi, Ltd. Semiconductor device and method of fabricating the same
US5116438A (en) * 1991-03-04 1992-05-26 General Electric Company Ductility NiAl intermetallic compounds microalloyed with gallium

Also Published As

Publication number Publication date
TW232079B (ja) 1994-10-11
US5516725A (en) 1996-05-14
EP0561567A2 (en) 1993-09-22
KR930019843A (ko) 1993-10-19
EP0561567A3 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
JPH0673476A (ja) 半導体基板の電気接点として使用するための合金
US5962883A (en) Article comprising an oxide layer on a GaAs-based semiconductor body
US12387944B2 (en) Semiconductor device and method of manufacturing semiconductor device
US4555301A (en) Formation of heterostructures by pulsed melting of precursor material
IE842707L (en) Thin film resistors
KR920007822B1 (ko) 헤테로 에피택셜 구조의 제조 방법
US4574298A (en) III-V Compound semiconductor device
Ohmi ULSI reliability through ultraclean processing
EP0024625B1 (en) Method of producing an electrical contact on a si substrate
US5371378A (en) Diamond metal base/permeable base transistor and method of making same
US4833042A (en) Nonalloyed ohmic contacts for n type gallium arsenide
US6271069B1 (en) Method of making an article comprising an oxide layer on a GaAs-based semiconductor body
US20250331229A1 (en) Semiconductor device with improved source/drain contact and method for forming the same
Ko et al. Amorphous phase formation and initial interfacial reactions in the platinum/GaAs system
US6495407B1 (en) Method of making an article comprising an oxide layer on a GaAs-based semiconductor body
CA1184020A (en) Method of manufacturing semiconductor device
JPS61183961A (ja) 電極の製造方法
Yokoyama et al. Refractory Suicide Schottky Contacts to GaAs
Mohney Metallurgical studies of the nickel/indium phosphate, palladium/indium phosphate, and platinum/indium phosphate systems and their application to the design of electrical contacts to indium phosphate
Fathy et al. X-ray Microanalysis and High Resolution Imaging of Ge-Au-Ni Metal Layers on Gallium Arsenide
Herold Selective Dry Etch for Defining Ohmic Contacts for High Performance ZnO TFTs
Liu et al. High-Energy Ion Implantation for Multigigabit-Rate GaAs Integrated Circuits.
Welch et al. Metallization Technology for GaAs Integrated Circuits
Tucker et al. Nanoscale FETs and STM lithography
Wang Interfacial structures and electrical properties of Ti and Ge/Ni metallizations to InP