JPH0674992A - プリント配線板上の試験しようとする点の数を減らす システム及び方法 - Google Patents

プリント配線板上の試験しようとする点の数を減らす システム及び方法

Info

Publication number
JPH0674992A
JPH0674992A JP4038875A JP3887592A JPH0674992A JP H0674992 A JPH0674992 A JP H0674992A JP 4038875 A JP4038875 A JP 4038875A JP 3887592 A JP3887592 A JP 3887592A JP H0674992 A JPH0674992 A JP H0674992A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
network
block
points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4038875A
Other languages
English (en)
Inventor
Robert E Whitehead
ラバト、イー、ホワイトヘッド
Evan J Evans
エヴァン、ジェイ、エヴァンズ
Stephen J Foster
スティーヴン、ジェイ、フォスタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELECTRON PACKAGING CO
Electronic Packaging Co
Original Assignee
ELECTRON PACKAGING CO
Electronic Packaging Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELECTRON PACKAGING CO, Electronic Packaging Co filed Critical ELECTRON PACKAGING CO
Publication of JPH0674992A publication Critical patent/JPH0674992A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 回路網トレース及び実装パッドを解析してデ
ュアル・サイド・プリント配線板上部及び下部の表面間
の連続性を判定することによって、試験しようとする点
の数を減らすことにある。 【構成】 プリント配線板２０は、上部下部の面２０
ａ，２０ｂと、この配線板の両表面を横切って延びる複
数の回路網トレース２２，２４とを備えている。各回路
網トレースはエンド・ポイントを持つ。このシステム
は、プリント配線板の前記両表面に沿って延びる回路網
トレースのエンド・ポイントを識別する第１のプロセッ
サ手段を設ける。プリント配線板の両表面に共通であっ
て、回路網トレースに沿うスルーホール２８，３０を識
別する第２のプロセッサ手段を設ける。前記プリント配
線板の上部表面の１つのエンド・ポイント及び前記スル
ーホールの間と、このプリント配線板の下部表面の前記
スルーホール及び第２のエンド・ポイントとの間とでこ
のプリント配線板の各表面を互いに独立して試験する試
験手段を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プリント配線板を試験
するシステム、ことにデュアル・サイドプリント配線板
（ｄｕａｌ ｓｉｄｅｄ ｐｒｉｎｔｅｄ ｃｉｒｃｕ
ｉｔ ｂｏａｒｄ）を試験するシステムに関する。
【０００２】
【発明の背景】プリント配線板を試験する自動試験シス
テムは、種種の刺激信号を加えるプリント配線板上の多
数の点を利用する。これ等の刺激信号を加えるのと同時
にこのプリント配線板上の他の点を、これ等の刺激信号
に対するレスポンスについて監視する。これ等のレスポ
ンスの結果を解析することにより、このプリント配線板
上のどの点を相互に接続しどの点を隔離するかを定める
ことができる。このデータを基準の公知の良好なプリン
ト配線板のデータ又はプリント配線板を作るのに使われ
る設計データと比較することによりこの配線板が適正に
作られたかどかを判定することができる。
【０００３】典型的なプリント配線板試験システムは、
試験しようとするプリント配線板に加える種種の刺激信
号を生ずる多数のプログラマブル信号ドライバを備えて
いる。これ等のシステムはさらに、刺激信号に応答して
試験プリント配線板により生ずる信号を受け取る多数の
プログラマブル信号受信器を備えている。表面取付け技
術及び多重層製法の急激な進歩によって、多数の配線板
では現用の自動試験システムの能力を超えるような最小
間隔で配線板上に位置する多数の試験点又は点を必要と
する。
【０００４】プリント配線板の両表面の比較的高い密度
と面実装技術（ｓｕｒｆａｃｅ ｍｏｕｎｔ ｔｅｃｈ
ｎｏｌｏｇｙ）の使用とによって、プリント配線板が正
確に作られたかどうかを判定するのにプリント配線板の
両側面を試験することが必要になっている。この技術を
使うと、プリント配線板の両側面を試験するのに上下の
フィクスチャ（ｆｉｘｔｕｒｅ）を利用する。上部のフ
ィクスチャは、このプリント配線板上面の各試験点に対
しインタフェースを取る試験プローブを備える。これ等
の試験プローブは、自動試験システムに接続した下部の
フィクスチャのプローブに組合うプローブに対しインタ
フェースを取るように接続する。従って試験を必要とす
るプリント配線板の上面の各点に対し３つの試験プロー
ブ及び相互結線が必要である。上下面の試験用フィクス
チャは、単一側面の試験よりはるかに費用がかかり、又
少量生産のプリント配線板の試験ではこの費用は極めて
著しくなる。
【０００５】すなわちプリント配線板試験システムによ
り、配線板を試験するのに必要な試験点の数を減らすこ
とが必要であり、この場合プリント配線板の各側面は、
単一側面試験用フィクスチャとは別個に試験してプリン
ト配線板の完全かつ正確な試験が費用上の考慮を減らし
て確実にできるようにしなければならない。
【０００６】
【発明の概要】本発明によれば、デュアル・サイド・プ
リント配線板（ｄｕａｌ ｓｉｄｅｄｐｒｉｎｔｅｄ
ｃｉｒｃｕｉｔ ｂｏａｒｄ）上の試験しようとする点
の数を減らすシステムが得られる。この配線板は、上部
及び下部の表面とこのプリント配線板の両表面を横切っ
て延びる複数のネットワーク・トレース（ｎｅｔｗｏｒ
ｋ ｔｒａｃｅ）すなわち回路網トレースとを備える。
各回路網トレースはエンド・ポイント（ｅｎｄ ｐｏｉ
ｎｔ）を持つ。このシステムは、プリント配線板の両表
面に沿って延びる回路網トレースを識別するようにして
ある。このプリント配線板の両表面に共通な回路網トレ
ースのミッド・ポイント（ｍｉｄ−ｐｏｉｎｔ）を識別
する。プリント配線板の上部表面の一方のエンド・ポイ
ント及びミッド・ポイントの間とこのプリント配線板の
下部面のミッド・ポイント及び第２のエンド・ポイント
の間とでプリント配線板の各表面を独立して（他に依存
しないで）試験する構造を設ける。
【０００７】本発明及びその利点をさらに詳しく説明す
るために好適な実施例を添付図面について以下に述べ
る。
【０００８】
【実施例】図１及び図２にはプリント配線板２０を例示
してある。プリント配線板２０は、たとえばガラス繊維
又はプラスチックのような非導電性材料から成る板基体
材料により構成してある。プリント配線板２０は、上部
表面２０ａすなわちプリント配線板２０のコンポーネン
ト側表面と下部表面２０ｂすなわちプリント配線板２０
の回路側表面とを備えている。プリント配線板２０の上
部表面２０ａは回路網トレース２２を備え、又下部表面
２０ｂは回路網トレース２４を備えている。プリント配
線板２０は、コンポーネント・マウンティング・スルー
ホール２６と、回路網トレースをプリント配線板２０の
一方の層から他方の層に移すのに使われるスルーホール
２８，３０と、面実装コンポーネント・マウンティング
・パッド（ｓｕｒｆａｃｅ ｍｏｕｎｔ ｃｏｍｐｏｎ
ｅｎｔ ｍｏｕｎｔｉｎｇ ｐａｄ）３２と、完成した
プリント配線板をホスト装置（ｈｏｓｔ ｄｅｖｉｃ
ｅ）に対しインタフェースするのに使われる面実装エッ
ジ・フィンガー（ｓｕｒｆａｃｅ ｍｏｕｎｔ ｅｄｇ
ｅ ｆｉｎｇｅｒ）３４，３６とを備えている。
【０００９】本発明システムは、プリント配線板２０の
回路網トレース及び経路を形成するためのＣＡＤ（ｃｏ
ｍｐｕｔｅｒ ａｉｄｅｄ ｄｅｓｉｇｎ）データを利
用しプリント配線板２０の構造を解析し判定する。この
システムは次いでサーキットリを解析し各別の回路網ト
レース２２，２４を判定する。
【００１０】図３及び図４に示すように、本発明システ
ムは各回路網トレースを解析して、試験しようとする回
路網トレースのエンド・ポイントを判定する。プリント
配線板２０の単一の側面から、全体を試験することので
きる回路網トレースは、隔離される。プリント配線板２
０の上部表面２０ａは、回路網トレース２２ａを備えて
おり、この回路網トレース２２ａは、プリント配線板２
０の下部表面２０ｂの回路網トレース２４に相互接続さ
れる。回路網トレース２４は、部分２２ｃでエンド・ポ
イントに達する前に、プリント配線板２０の上部表面２
０ａの回路網トレース２２ｂに戻る。面実装コンポーネ
ント・マウンティング・パッド３２及びスルーホール３
０は、プリント配線板２０の上部表面２０ａの面実装コ
ンポーネント・マウンティング・パッドへの単一の試験
プローブで試験することができる。その理由は、これ等
の単位体（ｉｔｅｍｓ）が、これ等に他の回路網トレー
スを接続してなくて、これ等の各点がいずれの他の回路
網トレースにも確実に短絡されないように試験しなけれ
ばならないエンド・ポイント（ｅｎｄ ｐｏｉｎｔ）が
１つだけしかないからである。
【００１１】プリント配線板２０は、単一のプローブで
試験される面実装エッジ・フィンガー・コネクタ３８を
備えこれ等の面実装エッジ・フィンガー・コネクタが確
実に短絡しないようにする。面実装エッジ・フィンガー
４０は、他の回路網トレースへの短絡に対して試験しな
ければならなくて又これ等の回路網の他のエンド・ポイ
ントとの接続についても試験しなければならない。図２
ｂに例示したように回路網トレース４２は、この回路網
トレース４２の反対側の端部で面実装エッジ・フィンガ
ー４０及びコンポーネント・マウンティング・スルーホ
ール２６を調べることによりプリント配線板２０の下部
表面２０ｂから全体を試験することのできる回路網トレ
ースである。回路網トレース４２に沿いコンポーネント
・マウンティング・スルーホール４４を位置させてあ
る。コンポーネント・マウンティング・スルーホール４
４は、回路網トレース４２の中間点であり、回路網トレ
ース４２の完全な試験ができるようにするのに調べる必
要がない。
【００１２】図５及び図６に示すように本システムは、
プリント配線板２０の両表面から試験しなければならな
い回路網トレースを処理する。コンポーネント・マウン
ティング・スルーホール５０は、電源及び接地の各回路
網接続の面実装エッジ・フィンガー５２及び全部の面実
装デバイス・マウンティング・パッドと共に前記の各点
を調べることにより連続及び短絡について試験しなけれ
ばならない内部の電源及び接地の各回路網を相互に接続
する。各回路網５４，５６，５８は、プリント配線板２
０の各表面の全部のエンド・ポイントを調べ又共通のコ
ンポーネント・マウンティング・スルーホール６０，６
２を選定することにより試験しなければならない回路網
である。各コンポーネント・マウンティング・スルーホ
ール６０，６２は、この回路網トレースのミッド・ポイ
ントを表わす。本発明は、プリント配線板の上部表面の
回路網トレースの全部のエンド・ポイントが共通のコン
ポーネント・マウンティング・スルーホールに対し連続
性を確実に持つと共にこの同じコンポーネント・マウン
ティング・スルーホールがこのプリント配線板の下部表
面の全部の回路網トレースのエンド・ポイントに対し連
続性を確実に持つようにする。各エッジ・フィンガー６
４は、これ等の回路網の十分な試験のために共通のコン
ポーネント・マウンティング・スルーホール・ミッド・
ポイントと共に調べる。
【００１３】図７及び図８に示すようにプリント配線板
２０の若干の回路網トレースは、プリント配線板２０の
一方の表面の面実装コンポーネント・マウンティング・
パッド及び面実装エッジ・フィンガーの間を、プリント
配線板２０の他方の表面の面実装コンポーネント・マウ
ンティング・パッド及び面実装エッジ・フィンガーまで
走り、試験することのできるコンポーネント・マウンテ
ィング・スルーホールには接続してない。これ等の回路
網は、短絡と不完全な連続とに対してだけしか試験する
ことができない。これ等の回路網トレースのエンド・ポ
イントは、自動試験に次いで手動の連続性試験で表示す
るようにメモリ・ファイルでは省いてある。面実装デバ
イス・マウンティング・パッド７０は、スルーホール７
４，７６を使い面実装エッジ・フィンガー７２に接続
し、回路網トレースを１つの層から他の層に移すように
し試験することはできない。これ等の面実装デバイス・
マウンティング・パッド及び面実装エッジ・フィンガー
はすべて調べなければならない。最少のプローブを持つ
側面の試験点は手動の試験で使うようにファイルでは省
いてある。
【００１４】図９及び図１０に示すように試験しようと
する最終群の回路網トレースは、面実装マウンティング
・パッド又はエッジ・フィンガーを持たない回路網であ
り、エンド・ポイントはすべてコンポーネント・マウン
ティング・スルーホールである。使用されないコンポー
ネント・マウンティング・スルーホール８０はどの回路
網トレースにも接続してなくて短絡について試験しなけ
ればならない。回路網トレース８２はプリント配線板２
０の表面２０ｂの回路網であり、回路網トレース８４は
プリント配線板２０の表面２０ａの回路網トレースであ
る。各回路網図形８２，８４は、コンポーネント・マウ
ンティング・スルーホールに終り、面実装マウンティン
グ・パッドを持たない。従ってこれ等の回路網トレース
は、配線板２０の各側面から試験することができる。本
発明システムは、プリント配線板２０の他の回路網の試
験プローブに対するデータを調べ、プリント配線板２０
の最少のプローブを持つ側面に最後の群の回路網に対す
る試験プローブを置く。
【００１５】図１１は、プリント配線板２０を試験する
のに必要な全部の試験プローブ９０を示す試験フィクス
チャ（ｔｅｓｔ ｆｉｘｔｕｒｅ）の図を示す。図１１
に示すような試験フィクスチャは、２つのプリント配線
板２０を同時に試験するのに使われ、上部表面２０ａ及
び下部表面２０ｂを２つの互いに異なるプリント配線板
に対し同時に試験することができる。
【００１６】図１２ないし図１４には、二重側面形プリ
ント配線板を試験する本発明システムのソフトウエアの
各工程を示すコンピュータ・ソフトウエア流れ図を示し
てある。図１２に示すようにこのプログラムはブロック
１００で開始し、プリント配線板用のＣＡＤデータをブ
ロック１０２でこのシステムにロッドする。ブロック１
０４でこのＣＡＤデータは各別の回路網に分け、そして
試験することのできるスルーホールの識別と面実装パッ
ドを含む層の識別とが行われる。第１の回路網は、ブロ
ック１０８で選定され、第１回路網の各エンド・ポイン
トはブロック１１０で位置決めする。次いでブロック１
１２として判定を行い各回路網のエンド・ポイントが面
実装パッドであるかどうかを判定する。判定が否定であ
れば、このシステムはブロック１１４，１１６でＣＡＤ
データ・ファイルに戻る。処理する付加的な回路網トレ
ースがあると、ブロック１１８で次の回路網が得られ、
流れ図がブロック１１０に戻る。最後の回路網を処理す
ると流れ図は図１３に続く。
【００１７】ブロック１１２における判定が肯定である
と、ブロック１２０で判定が行われ面実装パッドがすべ
てプリント配線板２０の部品側にあるかどうかを判定す
る。この判定が肯定であれば、ブロック１２２で試験プ
ローブが生じ、選定した回路網が回路網データ・ファイ
ルから除かれる。次いでブロック１２４で判定が行わ
れ、これが試験する最後の回路網であるかどうかを判定
する。判定が否定であれば、ブロック１２６でデータ・
ファイルから次の回路網が得られ、コンピュータ流れ図
がブロック１１０に戻る。判定が肯定であれば、流れ図
は図８で継続する。
【００１８】判定ブロック１２０における判定が否定で
あると、ブロック１２８で判定が行われ、面実装パッド
がすべてプリント配線板２０の回路側にあるかどうかを
判定する。この判定が肯定であれば、ブロック１３０で
試験プローブが生じ、回路網データ・ファイルから回路
網図形が除かれる。次いでブロック１３２で判定が行わ
れこれが試験する最後の回路網トレースであるかどうか
を判定する。判定が否定であれば、次の回路網がブロッ
ク１３４で得られ、流れ図はブロック１１０に続く。判
定が肯定であると、流れ図は図１３に続く。
【００１９】ブロック１２８における判定が否定であり
すなわち面実装パッドがプリント配線板２０の両側にあ
ることを意味すると、流れ図はブロック１３６で回路網
キュー（ｎｅｔｗｏｒｋ ｑｕｅｕｅ）に続き、ブロッ
ク１３８で判断が行われこれが解析する最後の回路網で
あるかどうかを判断する。判定が否定であれば、ブロッ
ク１３４で次の回路網が得られる。判定が肯定であれば
流れ図は図１３に続く。最後の回路網を処理した後プリ
ント配線板の一方の側面から試験することのできる面実
装パッドを持つ回路に対する全部の試験点が生成され、
プログラムは、ＣＡＤ回路データによって継続し、プリ
ント配線板の両側面から試験することのできる回路網を
定める。
【００２０】図１３に示すように第１の回路網はブロッ
ク１４０で得られ、この回路綱のエンド・ポイントはブ
ロック１４２で位置決めする。ブロック１４４で判断が
行われ選定した回路網のエンド・ポイントのいずれが面
実装パッドであるか判断する。面実装パッドがなけれ
ば、回路網はブロック１４６で回路網ファイルに戻り、
ブロック１４８で判断が行われ、これが最後の処理回路
網であるかどうかを判定する。この判定が否定であれ
ば、ブロック１５０で次の回路網が得られ、プログラム
はブロック１４２に戻る。判定が肯定であれば、プログ
ラムはブロック１５２（図１３）に続く。
【００２１】ブロック１４４における判定が肯定である
と、ブロック１５４で判断が行われ面実装パッドが試験
可能なスルーホールであるかどうかを判断する。判定が
否定であれば、回路網はブロック１５６で回路網データ
・ファイルに戻る。次いでブロック１５８でこれが最後
の試験回路網であるかどうかについて判定を行う。この
判定が否定であれば、ブロック１６０で次の回路網が得
られ、プログラムはブロック１４２に戻る。判定が肯定
であれば、プログラムはブロック１５２に続く。
【００２２】ブロック１５４における判定が肯定であれ
ば、ブロック１６２で試験プローブが生成する。次いで
ブロック１６４で判断を行いこれが処理する最後の回路
網であるかどうかを判定する。この判断が否定であれ
ば、ブロック１６０で次の回路網が得られる。この判断
が肯定であれば、処理は後処理試験として連続性を検査
しなければならない面実装パッドに対し回路網を検査す
るようにブロック１５２に続く。第１の回路網はブロッ
ク１５２で得られ、各エンド・ポイントはブロック１６
６で位置決めする。次いでブロック１６８で判断が行わ
れエンド・ポイントが面実装パッドであるかどうかを判
定する。判断が肯定であれば、プログラムは図１４に続
く。判断が否定であれば、回路網はブロック１７０で回
路網ファイルに戻る。次いでブロック１７２で判定が行
われこれが最後の処理回路網であるかどうかを判定す
る。判断が否定であれば、ブロック１７４で次の回路網
を得る。判断が肯定であれば、プログラムは図１４に続
く。
【００２３】図９に示すように面実装パッドが回路網の
エンド・ポイントに存在すれば、ブロック１８０で試験
プローブが生じ、ブロック１８２で連続性に対する後試
験に使う表示ファイルが生ずる。次の回路網が得られ、
ブロック１８４で判断が行われこれが最終回路網である
かどうかを判定する。判断が否定であれば、ブロック１
８６で次の回路網が得られプログラムはブロック１６６
（図１３）に続く。
【００２４】ブロック１８４における判断が肯定であ
り、回路網が試験できるスルーホールだけしか持たない
ことを指示すると、第１の回路網がブロック１８８で得
られ、この回路網の各エンド・ポイントはブロック１９
０で位置決めする。ブロック１９２でフィクスチャ・デ
ータを調べてプリント配線板のいずれの側が最も少ない
試験点を持つかを定める。ブロック１９４で試験プロー
ブが生じ、回路網はデータ・ファイルから除かれる。次
いでブロック１９６で判断が行われこれが最後の処理回
路網であるかどうかを判定し、この判断が否定であれ
ば、ブロック１９８で次の回路網が得られ、プログラム
はブロック１９０に続く。
【００２５】ブロック１９６における判断が肯定であれ
ば第１の未使用のスルーホールがブロック２００で得ら
れる。ブロック２０２でフィクスチャ・データを調べ、
プリント配線板２０のいずれの側が最少の試験点を持つ
かを判定する。次いでブロック２０４でフィクスチャの
特定の側の未使用のパッドに対し試験プローブデータを
生ずる。次いで未使用のパッド・データをファイルから
除く。次いでブロック２０６でこの除いたデータが最後
の未使用のスルーホールを表わすかどうかについて判断
を行う。この判断が否定であれば、ブロック２０８で次
の未使用のスルーホール・データが得られプログラムは
ブロック２０２に続く。ブロック２０６における判断が
肯定であり回路網を表わすと、トレース及び未使用パッ
ドが処理され、プログラムはブロック２１０で試験フィ
クスチャ・データを生ずる。後連続性試験表示データが
ブロック２１２で得られ、そして試験フィクスチャ・デ
ータがブロック２１４でアンロードされブロック２１６
で処理が終了する。
【００２６】従って本発明により、回路網トレース及び
パッドを解析してデュアル・サイド・プリント配線板の
上下の表面間の連続性を判定することによってこのプリ
ント配線板の試験しようとする点の数を減らす。回路網
トレースは５群に分けられる。その第１群はその全体を
プリント配線板の上面から試験することができる。第２
群の回路網トレースはその全体をプリント配線板の下面
から試験することのできるものである。第３群の回路網
トレースは、回路網トレース内の共通のミッド・ポイン
ト（ｍｉｄ−ｐｏｉｎｔ）を選定し、上面のエンド・ポ
イント及びミッド・ポイントを調べることにより回路網
トレースの一部分を試験し、プリント配線板の下面のエ
ンド・ポイントと前回に試験したのと同じミッド・ポイ
ントとを調べることにより回路網トレースの残りの部分
を試験することによって完全に試験することのできる回
路網である。第４群の回路網トレースは、プリント配線
板の両面のエンド・ポイントを持ち、手動の試験を除い
て試験することのできない覆われたスルーホールを介し
て相互に接続する回路網トレースである。最後の群の回
路網トレースは、プリント配線板の各側面から試験する
ことのできるエンド・ポイント・スルーホールを備えた
ものである。本発明システムにより、１つのプリント配
線板の上部表面と第２のプリント配線板の下部表面とを
同時に試験することのできるフィクスチャを生成するフ
ィクスチャ・データを生ずることができる。本システム
により、デュアル・サイド・プリント配線板の試験用の
高価な労働集約的フィクスチャ（ｌａｂｏｒ ｉｎｔｅ
ｎｓｉｖｅ ｆｉｘｔｕｒｉｎｇ）を生成する必要がな
くなる。
【００２７】以上本発明をその特定の実施例について述
べたが当業者には明らかなように本発明はその精神を逸
脱しないで種種の変化変型を行うことができるのはもち
ろんである。
【図面の簡単な説明】
【図１】回路網トレースを持つプリント配線板の上面図
である。
【図２】回路網トレースを持つプリント配線板の下面図
である。
【図３】図１のプリント配線板の一方の側面から全体を
試験することのできる回路網トレースを示す配線板上面
図である。
【図４】図１のプリント配線板の一方の側面から全体を
試験することのできる回路網トレースの下面図である。
【図５】一方の配線板側面の回路網の部分と他方の配線
板側面の回路網の部分とを試験することにより全体を試
験することのできる回路網トレースを示す図１のプリン
ト配線板の上面図である。
【図６】図５に示すプリント配線板の下面図である。
【図７】一方の配線板側面の回路網の部分と他方の配線
板側面の回路網の部分とを試験することにより他方の回
路網トレースへの短絡に対し試験することのできる回路
網トレースを示す図１に示したプリント配線板の上面図
である。
【図８】図７に示すプリント配線板の下面図である。
【図９】いずれかの配線板側面から全体を試験すること
のできる回路網トレースを示す図１のプリント配線板の
上面図である。
【図１０】図９に示すプリント配線板の下面図である。
【図１１】図１に例示したプリント配線板を試験するフ
ィクスチャの試験点を示す。
【図１２】本発明により実施されるコンピュータ・ソフ
トウェア機能を示すコンピュータ流れ図である。
【図１３】本発明により実施されるコンピュータ・ソフ
トウェア機能を示すコンピュータ流れ図である。
【図１４】本発明により実施されるコンピュータ・ソフ
トウェア機能を示すコンピュータ流れ図である。
【符号の説明】
２０ プリント配線板 ２０ａ 上面 ２０ｂ 下面 ２２，２４ 回路網トレース ２８，３０ スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エヴァン、ジェイ、エヴァンズ アメリカ合衆国テクサス州76225、アルヴ ォード、 バックス 370−６、ルート １番 (72)発明者 スティーヴン、ジェイ、フォスタ アメリカ合衆国テクサス州75040、ガーラ ンド、 ライムストゥン 2502番

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 上部表面及び下部表面と、スルーホール
    と、エンド・ポイントを持ち、プリント配線板の前記両
    表面を横切って延びる複数の回路網トレースとを持つ、
    プリント配線板上の試験しようとする点の数を減らすシ
    ステムにおいて、 前記プリント配線板の両表面に沿って延びる前記回路網
    トレースのエンド・ポイントを識別する第１のプロセッ
    サ手段と、 前記プリント配線板の両表面に沿って延びる前記回路網
    トレースに共通であって、この回路網トレースに沿うス
    ルーホールを識別する第２のプロセッサ手段と、 前記
    プリント配線板の前記上部表面の１つのエンド・ポイン
    ト及び前記スルーホールの間と、前記プリント配線板の
    前記下部表面の前記スルーホール及び１つのエンド・ポ
    イントの間とにおいて、前記プリント配線板の各表面を
    独立して試験する試験手段と、を備えた、プリント配線
    板上の試験しようとする点の数を減らすシステム。
  2. 【請求項２】 前記プリント配線板の同じ側の回路網ト
    レースのエンド・ポイントを識別する識別手段を備えた
    請求項１のプリント配線板上の試験しようとする点の数
    を減らすシステム。
  3. 【請求項３】 上部表面及び下部表面と、スルーホール
    と、エンド・ポイントを持ち、プリント配線板の前記両
    表面を横切って延びる複数の回路網トレースとを持つ、
    プリント配線板上の試験しようとする点の数を減らす方
    法において、 前記プリント配線板の両表面に沿って延びる回路網トレ
    ースのエンド・ポイントを識別する段階と、 前記プリント配線板の両表面に沿って延びる前記回路網
    トレースに共通であって、この回路網トレースに沿うス
    ルーホールを識別する段階と、 前記プリント配線板の上部表面の１つのエンド・ポイン
    ト及び前記スルーホールの間と、前記プリント配線板の
    下部表面の前記スルーホール及び１つのエンド・ポイン
    トの間とにおいて、前記プリント配線板の各表面を独立
    して試験する段階と、を包含する、プリント配線板上の
    試験しようとする点の数を減らす方法。
  4. 【請求項４】 前記プリント配線板の同じ側の回路網ト
    レースのエンド・ポイントを識別する段階を包含する請
    求項１のプリント配線板上の試験しようとする点の数を
    減らす方法。
JP4038875A 1991-01-10 1992-01-10 プリント配線板上の試験しようとする点の数を減らす システム及び方法 Pending JPH0674992A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/639,821 US5124633A (en) 1991-01-10 1991-01-10 Dual sided printed circuit board test system
US639821 1996-04-29

Publications (1)

Publication Number Publication Date
JPH0674992A true JPH0674992A (ja) 1994-03-18

Family

ID=24565686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4038875A Pending JPH0674992A (ja) 1991-01-10 1992-01-10 プリント配線板上の試験しようとする点の数を減らす システム及び方法

Country Status (4)

Country Link
US (1) US5124633A (ja)
JP (1) JPH0674992A (ja)
DE (1) DE4200115A1 (ja)
IT (1) IT1252585B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08226831A (ja) * 1995-02-20 1996-09-03 Takemura Seisakusho:Kk 量水器の接続装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2702568B1 (fr) * 1993-03-12 1995-04-21 Thomson Csf Procédé de test électrique de lignes équipotentielles.
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970934A (en) * 1974-08-12 1976-07-20 Akin Aksu Printed circuit board testing means
DE3013215A1 (de) * 1980-04-03 1981-10-15 Luther & Maelzer Gmbh, 3050 Wunstorf Adapter fuer ein selbstprogrammierbares leiterplattenpruefgeraet
US4598246A (en) * 1982-09-08 1986-07-01 Pylon Company, Inc. Printed circuit board tester having a flex and wiping action free vacuum actuated edge connector
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US4769596A (en) * 1985-04-23 1988-09-06 Faucett Dale L Printed circuit board tester

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08226831A (ja) * 1995-02-20 1996-09-03 Takemura Seisakusho:Kk 量水器の接続装置

Also Published As

Publication number Publication date
ITMI913455A1 (it) 1993-06-23
DE4200115A1 (de) 1992-07-16
US5124633A (en) 1992-06-23
IT1252585B (it) 1995-06-19
ITMI913455A0 (it) 1991-12-23

Similar Documents

Publication Publication Date Title
US6104198A (en) Testing the integrity of an electrical connection to a device using an onboard controllable signal source
JP3228982B2 (ja) インサーキット試験装置
EP0123828B1 (en) Method and apparatus for testing electrical interconnection networks
JPH07280887A (ja) 基板トポロジデータの利用により強化された相互接続テスト方法
US7137083B2 (en) Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure
JPH0618635A (ja) モデルのパターンマッチングに基づくプリント回路基板のための機能テストの生成方法
CN100561245C (zh) 输入输出板的测试系统及方法
US5654646A (en) Apparatus for testing printed circuit boards
JPH055772A (ja) プリント回路板試験システム
JPH0674992A (ja) プリント配線板上の試験しようとする点の数を減らす システム及び方法
US5590136A (en) Method for creating an in-circuit test for an electronic device
US6442718B1 (en) Memory module test system with reduced driver output impedance
JPH08507610A (ja) プリング抵抗を備える接続部をテストする装置
JP7464442B2 (ja) 検査データ作成装置および検査データ作成方法
US5442301A (en) LSI test circuit
US20050075820A1 (en) Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map
JPH0843494A (ja) 電子回路
JPH11202016A (ja) 回路基板の検査方法及び装置
JPS62206468A (ja) プローブポイント決定装置
JPS60225441A (ja) Ｌｓｉのテスト方法
JPS6235644A (ja) 半導体装置
KR100311010B1 (ko) 집적회로소자들의 검사방법
JPH0572296A (ja) 半導体集積回路
JPH09159728A (ja) プリント基板の試験方法
JPS61147168A (ja) プラント基板の検査方法