JPH0677232B2 - マイクロプログラム制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関し、特に画像
処理等に用いられて好適なマイクロプログラム制御装置
に関する。

〔従来の技術〕

マイクロプログラム制御装置を使用した画像処理におい
ては、処理すべきデータ量が膨大なために１マイクロプ
ログラムステップでもステップ数を短縮することが処理
速度の向上につながる。

例えば、1000×1000画素の画像データを処理するような
場合には、１マイクロプログラムステップが200nsの速
度で実行されるとすれば、全データの処理に対して１マ
イクロプログラムステップ当たり0.2秒の処理時間がか
かることになる。したがって、マイクロプログラム全体
で10マイクロプログラムステップが必要であるとするな
らば、マイクロプログラム全体で２秒という時間がかか
ることになるので、マイクロプログラムのステップ数の
短縮は重要な課題である。

しかし、従来のこの種のマイクロプログラム制御装置で
は、マイクロ命令のオペレーションフィールドで指定さ
れたオペレーションを演算ユニットで処理してマイクロ
命令の実行を行うようになっていたので、１マイクロ命
令で実行されるオペレーション数が１オペレーションに
限定され、マイクロプログラムのステップ数の短縮にも
おのずから限界があった。

〔発明が解決しようとする問題点〕

上述した従来のマイクロプログラム制御装置では、１マ
イクロ命令で１オペレーションしか実行できないように
なっていたので、マイクロプログラムのステップ数の短
縮が困難であるという欠点がある。

本発明の目的は、上述の点に鑑み、１マイクロ命令で異
なるオペレーションを同時に実行可能とすることによ
り、マイクロプログラムのステップ数を短縮することが
できるようにしたマイクロプログラム制御装置を提供す
ることにある。

〔問題点を解決するための手段〕

本発明のマイクロプログラム制御装置は、複数のマイク
ロ命令からなるマイクロプログラムを格納するマイクロ
プログラムメモリと、マイクロプログラムアドレスを生
成して前記マイクロプログラムメモリに与えるアドレス
シーケンサと、前記マイクロプログラムメモリの前記マ
イクロプログラムアドレスから読み出されたマイクロ命
令を少なくともオペレーションフィールド，アドレスフ
ィールドおよびレジスタフィールドに対応させて格納す
るパイプラインレジスタと、前記マイクロ命令のオペレ
ーションフィールドで指定されたオペレーションに従っ
て動作する演算ユニットと、この演算ユニットのソース
バス，リファレンスバスおよびディステイネーションバ
スに接続されたランダムアクセスメモリおよびレジスタ
群と、前記ソースバス，リファレンスバスおよびディス
ティネーションバスに接続されマイクロ命令のレジスタ
フィールドで指定されたロード指示，カウントアップ指
示およびカウントダウン指示に従ってロード動作，カウ
ントアップ動作およびカウントダウン動作，カウントア
ップ動作およびカウントダウン動作を行う１つ以上のカ
ウンタとを有する。

〔作用〕

本発明のマイクロプログラム制御装置では、マイクロプ
ログラムメモリが複数のマイクロ命令からなるマイクロ
プログラムを格納し、アドレスシーケンサがマイクロプ
ログラムアドレスを生成してマイクロプログラムメモリ
に与え、パイプラインレジスタがマイクロプログラムメ
モリのマイクロプログラムアドレスから読み出されたマ
イクロ命令を少なくともオペレーションフィールド，ア
ドレスフィールドおよびレジスタフィールドに対応させ
て格納し、演算ユニットがマイクロ命令のオペレーショ
ンフィールドで指定されたオペレーションに従って動作
し、ランダムアクセスメモリおよびレジスタ群が演算ユ
ニットのソースバス，リファレンスバスおよびディステ
ィネーションバスに接続され、１つ以上のカウンタがソ
ースバス，リファレンスバスおよびディスティネーショ
ンバスに接続されマイクロ命令のレジスタフィールドで
指定されたロード指示，カウントアップ指示およびカウ
ントダウン指示に従ってロード動作，カウントアップ動
作およびカウントダウン動作を行う。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明の一実施例のマイクロプログラム制御
装置を示すブロック図である。本実施例のマイクロプロ
グラム制御装置は、マイクロプログラムメモリ１と、パ
イプラインレジスタ２と、アドレスシーケンサ３と、マ
ッピングアレイ４と、分岐条件を選択するマルチプレク
サ５と、分岐アドレスを選択するマルチプレクサ６と、
演算ユニット７と、アドレスバッファ８と、ランダムア
クセスメモリ（以下、RAMと略記する）９と、レジスタ
群10と、Ｍカウンタ11およびＮカウンタ12と、ラッチ13
と、プログラマブルロジックアレイ（以下、RLAと略記
する）14と、画像メモリ15とから、その主要部が構成さ
れている。

マイクロプログラムメモリ１は、複数のマイクロ命令か
らなるマイクロプログラムを格納するメモリである。例
えば、マイクロプログラムの１つとして第４図に示すよ
うなマイクロプログラムを格納している。

パイプラインレジスタ２は、マイクロプログラムメモリ
１の出力側に接続されていて、シーケンスクロックSE
（第３図(a)参照）に応じてアドレスシーケンサ３によ
り生成されたマイクロプログラムアドレスのマイクロ命
令20（第２図参照）をマイクロプログラムメモリ１から
読み出して、マイクロ命令20のオペレーションフィール
ド21,アドレスフィールド22およびカウンタフィールド2
3に対応させて格納するようになっている。パイプライ
ンレジスタ２の出力は、オペレーションフィールド21に
対応するオペレーションバス2aが分岐条件を選択するマ
ルチプレクサ５および演算ユニット７に接続され、アド
レスフィールド22に対応するアドレスバス2bが分岐アド
レスを選択するマルチプレクサ６に接続され、レジスタ
フィールド23に対応するオペランドバス2cがPLA14に接
続されている。

アドレスシーケンサ３は、マッピングアレイ４から供給
されたマイクロプログラムの開始アドレスをシーケンス
クロックSEに応じてカウントアップしてマイクロプログ
ラムアドレスを生成し、生成されたマイクロプログラム
アドレスをマイクロプログラムメモリ１に与える。な
お、アドレスシーケンサ３は、分岐条件を選択するマル
チプレクサ５の出力に応じて分岐アドレスを選択するマ
ルチプレクサ６からの分岐アドレスを選択するようにも
なっている。

マッピングアレイ４は、与えられたマイクロインストラ
クションから対応するマイクロプログラムの開始アドレ
スを生成し、アドレスシーケンサ３に供給する。

演算ユニット７は、パイプラインレジスタ２に格納され
たマイクロ命令20のオペレーションフィールド21で指定
されたオペレーションに応じて動作するユニットであ
る。演算ユニット７は、ソース端子Ｓがソースバス7a
に、リファレンス端子Ｒがリファレンスバス7bに、ディ
ティネーション端子Ｄがディティネーションバス7cにそ
れぞれ接続されている。また、オペレーション端子がオ
ペレーションバス2aを介してパイプラインレジスタ２
に、ステータス端子がラッチ13にそれぞれ接続されてい
る。

アドレスバッファ８は、分岐アドレスを選択するマルチ
プレクサ６から出力されるアドレスまたは値を格納する
バッファであり、その出力は演算ユニット７のソースバ
ス7aおよびリファレンスバス7bに接続されている。

RAM9は、演算ユニット７のソースバス7a,リファレンス
バス7bおよびディスティネーションバス7cに接続されて
いて、ライトイネーブルクロックWE（第３図(a)参照）
に応じて演算ユニット7,Mカウンタ11またはＮカウンタ1
2からの出力を書き込んだり、ソースバス7aまたはリフ
ァレンスバス7bにデータを読み出したりするようになっ
ている。

レジスタ群10は、演算ユニット７のソースバス7a,リフ
ァレンスバス7bおよびディスティネーションバス7cに接
続されているとともに画像メモリ15に接続されており、
ライトネーブルクロックWEに応じて演算ユニット７の出
力または画像メモリ15のデータを入出力するようになっ
ている。

Ｍカウンタ11およびＮカウンタ12は、通常のカウンタで
構成されているが、後に詳述するようにマイクロ命令20
のレジスタフィールド23でＭおよびＮのいずれか一方ま
たは双方が指定されるとロード動作，カウントアップ動
作またはカウントダウン動作を実行することになるの
で、便宜的にＭカウンタおよびＮカウンタと呼ばれる。
これらＭカウンタ11およびＮカウンタ12は、演算ユニッ
ト７のソースバス7a,リファレンスバス7bおよびディス
ティネーションバス7cに接続されていて演算ユニット７
の出力をロードできるとともに、PLA14に接続されてい
てこのPLA14からのロード信号，カウントアップ信号ま
たはカウントダウン信号に基づいてＭカウンタ11および
Ｎカウンタ12のいずれか一方または双方がロード動作，
カウントアップ動作またはカウントダウン動作するよう
になっている。また、Ｍカウンタ11およびＮカウンタ12
の出力は、分岐アドレスを選択するマルチプレクサ６お
よびRAM9に接続されている。

ラッチ13は、演算ユニット７のステータス端子に接続さ
れていてライトイネーブルクロックWEに応じて演算ユニ
ット７のステータスをラッチする。このラッチ13の出力
は、分岐条件を選択するマルチプレクサ５に接続されて
いる。

PLA14は、パイプラインレジスタ２のレジスタフィール
ド2cに対応するオペランドパス2cに接続されていて、マ
イクロ命令20のレジスタフィールド23で指定されたＭカ
ウンタ11およびＮカウンタ12のいずれか一方または双方
を、ライトイネーブルクロックWEに応じてロード動作さ
せ、またカウントクロックCNT（第３図(b)参照）に応じ
てカウントアップ動作またはカウントダウン動作させる
ようになっている。

画像メモリ15は、レジスタ群10を経由して画像データを
入出力するメモリである。

第２図を参照すると、本実施例のマイクロプログラム制
御装置で使用されるマイクロ命令20は、オペレーション
フィールド21と、アドレスフィールド22と、レジスタフ
ィールド23とから構成されている。オペレーションフィ
ールド21では演算ユニット７のファンクションや分岐な
どのオペレーションが指定され、アドレスフィールド22
では分岐アドレスや値等が指定され、レジスタフィール
ド23ではソースバス7a,リファレンスバス7bおよびディ
スティネーションバス7cに接続されているRAM9,レジス
タ群10,Mカウンタ11およびＮカウンタ12等が指定され
る。

ところで、本実施例のマイクロプログラム制御装置で使
用されるマイクロ命令20で特徴的なことは、アドレスフ
ィールド22ばかりでなくレジスタフィールド23でＭおよ
びＮのいずれか一方または双方を指定することによりＭ
カウンタ11およびＮカウンタ12のいずれか一方または双
方を指定できるとともに、さらにはレジスタフィールド
23でＭ＋,N＋,M−,N−,MN＋,MN−,NM＋またはNM−と指
定することによりＭカウンタ11およびＮカウンタ12のい
ずれか一方または双方のカウントアップ動作またはカウ
ントダウン動作を同時に指定できるようになっているこ
とである。

詳しくは、Ｍ＋,N＋,M−またはＮ−と指定することによ
り、指定されたＭカウンタ11またはＮカウンタ12がカウ
ント値をカウントアップまたはカウントダウンさせてソ
ースバス7aまたはリファレンスバス7bに出力させること
ができる。また、MN＋,MN−,NM＋またはNM−と指定する
ことにより、Ｍカウンタ11とＮカウンタ12とが同時にカ
ウント値をカウントアップまたはカウントダウンさせ
て、先頭に指定された方のカウンタのカウント値をソー
スバス7aまたはリファレンスバス7bに出力させることが
できる。

また、本実施例のマイクロプログラム制御装置では、例
えば第３図(a)および(b)に示すように、１サイクルが20
0nsに設定されており、１サイクル内の先頭60nsがシー
ケンスクロックSEとされ、１サイクル内の120〜180nsが
ライトイネーブルクロックWEとされている。また、カウ
ントクロックCNTが、シーケンスクロックSEの後半20ns
と対応するように設定されている。

次に、このように構成された本実施例のマイクロプログ
ラム制御装置の動作について説明する。

なお、ここでは、第４図に示すマイクロプログラムを一
例にとって説明する。

マイクロプログラムを指定するマイクロインストラクシ
ョンが入力されると、マッピングアレイ４はマイクロイ
ンストラクションに対応するマイクロプログラムの開始
アドレスを出力する。

マッピングアレイ４からマイクロプログラムの開始アド
レスを入力したアドレスシーケンサ３は、シーケンスク
ロックSEに同期してこの開始アドレスをマイクロプログ
ラムメモリ１に与える。これと同時に、シーケンスクロ
ックSEに同期したマイクロプログラムメモリ１から開始
アドレスに格納されているマイクロプログラムの第１ス
テップのマイクロ命令（CLR Ｎ）がパイプラインレジ
スタ２に読み出される。

次に、演算ユニット７は、第１ステップのマイクロ命令
20のオペレーションフィールド21で指定されたオペレー
ションを実行する。この結果、Ｎカウンタ12がゼロクリ
アされる。

マイクロプログラムの第１ステップの実行が終了する
と、アドレスシーケンサ３がシーケンスクロックSEに応
じてカウントアップされることによりマイクロプログラ
ムメモリ１に与えられるアドレスがインクリメントされ
る。これにより、第２ステップ以降のマイクロ命令20が
順次実行される。第３ステップのマイクロ命令（MEMR
D）および第４ステップのマイクロ命令（MOVE MEMREG,
RAM−Ｍ）では、画像メモリ15のデータがレジスタ群10
中のレジスタを介してRAM9の21番地に転送される。

パイプラインレジスタ２に第５ステップのマイクロ命令
（COMP NM＋，＄４）が読み出されると、レジスタフィ
ールド23の指定（NM＋）に従いカウントクロックCNTに
応じてＭカウンタ11およびＮカウンタ12がそれぞれ＋１
だけカウントアップされ、かつＮカウンタ12のカウント
アップ出力（値“1"）がリファレンスバス7bに出力され
る。また、アドレスフィールド22の指定に従いアドレス
バッファ８に値“4"が格納され、この値“4"がソースバ
ス7aに出力される。

したがって、演算ユニット７は、マイクロ命令20のオペ
レーションフィールド21で指定された比較（COMP）をソ
ースバス7aの値“4"とリファレンスバス7bの値“1"とに
対して実行する。

第５ステップのマイクロ命令20の初回の通過時には、演
算ユニット７のソース端子Ｓの値“4"の方がリファレン
ス端子Ｒの値“1"より小さく差が負となるので、演算ユ
ニット７はその旨のステータスを出力し、このステータ
スはライトイネーブルクロックWEに応じてラッチ13にラ
ッチされる。

このため、次の第６ステップのマイクロ命令（JLT ＊A
A）の実行時に分岐条件を選択するマルチプレクサ５に
より分岐アドレス（＊AA）が選択されて、制御が第３ス
テップに戻る。これにより、同様の処理が繰り返され
る。

このようにして第３〜第６ステップのマイクロ命令20が
繰り返し実行されると、第５ステップのマイクロ命令20
の４回目のループ時にリファレンスバス7bに出力される
Ｎカウンタ12のカウントアップ出力が値“4"となり、ラ
ッチ13に差が負である旨のステータスがラッチされなく
なる。この結果、第６ステップのマイクロ命令20の実行
時に分岐条件を選択するマルチプレクサ５が動作せず、
第３ステップのマイクロ命令20に制御が戻らずに第７ス
テップのマイクロ命令（NEXT）に移行して、マイクロイ
ンストラクションで指定されたマイクロプログラムの処
理が終了される。

このように本実施例のマイクロプログラム制御装置で
は、Ｍカウンタ11およびＮカウンタ12のロード，カウン
トアップまたはカウントダウンと他のオペレーション、
例えば比較とが１マイクロプログラムステップで実行で
きる。したがって、第４図に示した本実施例のマイクロ
プログラム制御装置によるマイクロ命令を使用したマイ
クロプログラムを、全く同様の処理を行う第５図に示す
従来のマイクロプログラム制御装置によるマイクロ命令
を使用したマイクロプログラムと比較すると、第５図中
に実線で囲んだ２ステップ分を短縮することができ、こ
の分マイクロプログラムの実行時間を短くすることがで
きる。

〔発明の効果〕

以上説明したように本発明は、カウンタのロード，カウ
ントアップおよびカウントダウンの指示をマイクロ命令
のオペレーションを指定するフィールドばかりではなく
レジスタを指定するフィールドで行うことができるよう
にしたことにより、カウンタのロード，カウントアップ
（インクリメント）またはカウントダウン（デイクリメ
ント）と他のオペレーション、例えば比較とを１マイク
ロプログラムステップで実行でき、マイクロプログラム
のステップ数の短縮が可能となって画像データ等の処理
速度の向上を図ることができるという効果がある。

また、複数のカウンタを同時にロード，カウントアップ
またはカウントダウンできるようにしたことにより、さ
らにマイクロプログラムのステップ数の短縮が可能とな
り、より一層の画像データ等の処理速度の向上を図るこ
とができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、 第２図は本実施例のマイクロプログラム制御装置で使用
するマイクロ命令の構成を示す図、 第３図(a)および(b)は本実施例のマイクロプログラム制
御装置における各種クロックをそれぞれ示すタイミング
チャート、 第４図は本実施例のマイクロプログラム制御装置で実行
されるマイクロプログラムの一例を示す図、 第５図は第４図に示したマイクロプログラムと全く同様
の処理を行う従来のマイクロプログラムの一例を示す図
である。 図において、 １……マイクロプログラムメモリ、 ２……パイプラインレジスタ、 ３……アドレスシーケンサ、 ４……マッピングアレイ、 ５……分岐条件を選択するマルチプレクサ、 ６……分岐アドレスを選択するマルチプレクサ、 ７……演算ユニット、 7a……ソースバス、 7b……リファレンスバス、 7c……ディスティネーションバス、 ８……アドレスバッファ、 ９……ランダムアクセスメモリ、 10……レジスタ群、 11……Ｍカウンタ、 12……Ｎカウンタ、 13……ラッチ、 14……プログラマブルロジックアレイ、 15……画像メモリ、 20……マイクロ命令、 21……オペレーションフィールド、 22……アドレスフィールド、 23……レジスタフィールドである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のマイクロ命令からなるマイクロプロ
   グラムを格納するマイクロプログラムメモリと、 マイクロプログラムアドレスを生成して前記マイクロプ
   ログラムメモリに与えるアドレスシーケンサと、 前記マイクロプログラムメモリの前記マイクロプログラ
   ムアドレスから読み出されたマイクロ命令を少なくとも
   オペレーションフィールド，アドレスフィールドおよび
   レジスタフィールドに対応させて格納するパイプライン
   レジスタと、 前記マイクロ命令のオペレーションフィールドで指定さ
   れたオペレーションに従って動作する演算ユニットと、 この演算ユニットのソースバス，リファレンスバスおよ
   びディスティネーションバスに接続されたランダムアク
   セスメモリおよびレジスタ群と、 前記ソースバス，リファレンスバスおよびディスティネ
   ーションバスに接続されマイクロ命令のレジスタフィー
   ルドで指定されたロード指示，カウントアップ指示およ
   びカウントダウン指示に従ってロード動作，カウントア
   ップ動作およびカウントダウン動作を行う１つ以上のカ
   ウンタと、 を有することを特徴とするマイクロプログラム制御装
   置。