JPH0677476B2 - マグネトロンの駆動回路 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、マグネトロンの駆動回路に関する。

（ロ）従来の技術 第３図は、特開昭59−194378号公報に見られるマグネト
ロンを20KHz程度の高周波で駆動する高周波駆動回路を
示す。商用電源（10）の電圧は整流回路（11）にて整流
され、その出力はコンデンサ（12）（14）及びコイル
（13）から成るローパスフィルタを介して、コイル（1
5）、昇圧トランス（16）の１次巻線（16p）、コンデン
サ（17）、ダイオード（18）、トランジスタ、サイリス
タ等のスイッチング素子（19）及びスイッチング制御回
路（20）から成るインバータ回路に与えられる。スイッ
チング素子（19）はスイッチング制御回路（20）が出力
する高周波パルス信号にてオンオフ制御される。

スイッチング素子（19）のオン、オフにより昇圧トラン
ス（16）の２次巻線（16s）には高電圧が発生するが、
この高電圧はコンデンサ（23）及びダイオド（21）から
成る半波倍電圧整流回路（22）に与えられて、この出力
がマグネトロン（24）に与えられてこれを励振する。ま
た、昇圧トランス（16）の３次巻線（16t）はマグネト
ロン（24）の陰極のヒータ用電源となっている。

スイッチング制御回路（20）は、整流回路（11）の出力
電圧、即ちインバータ回路の入力電圧を検出する入力回
路（20a）と、整流回路（11）の出力電流、つまりイン
バータ回路の入力電流を検出する抵抗（25）からの信号
を入力する入力回路（20d）と、これら入力回路（20a）
（20d）からの信号を入力する信号変換回路（20b）と、
該信号変換回路の出力を増幅する増幅回路から成り、そ
してこの出力に基きスイッチング素子（19）をオンオフ
制御する駆動回路（20c）とからなる。

また、電源回路（60）は、整流回路（11）への電源投入
と同時に商用電源（10）の電圧を入力してスイッチング
制御回路（20）の入力電圧を発生する定電圧回路となっ
ている。

第４図は、斯るスイッチング制御回路（20）を詳細に示
す回路図である。

整流回路（11）の正側出力ラインは２つの抵抗を直列接
続してなる入力回路（20a）に接続されており、各抵抗
の接続点の電位を整流回路（11）の出力電圧、換言すれ
ばインバータ回路の入力電圧を表す信号として乗算器
（30）の一入力として与えるようにしている。整流回路
（11）の負側出力ラインには抵抗（25）を介装してお
り、その検出電流、つまりインバータ回路の入力電流を
限流抵抗からなる入力回路（20d）に通流せしめ、この
入力回路（20d）の電位を乗算器（30）の低入力として
与えるようにしている。信号変換回路（20b）の入力段
に設けた乗算器（30）は例えばEXAR社製汎用乗算器XR−
2208を用いてなり、その外付け抵抗（30a）にてオフセ
ット調節が、また抵抗（30b）にて内部オペアンプの倍
率が決定され、その出力端子には両入力の積にこの倍率
が乗ぜられた信号が得られる。

この乗算器（30）の出力はオペアンプ（42）の−入力端
子へ与えられる。オペアンプ（42）の＋入力端子に与え
られる基準電圧V33はこれに連なる抵抗（31）、（32）
及び（33）にて決定される。従ってこのオペアンプ（4
2）への入力が大きい（又は小さい）程低い（又は高
い）レベルの出力信号V42が発せられることになる。該
出力信号V42は抵抗（34）を介してコンパレータ（47）
の＋入力端子へ与えられる。コンパレータ（47）の＋入
力端子はダイオード（38）（38）及び抵抗（39）（39）
（39）からなる過入力制限回路に連なってその保護が図
られている。このコンパレータ（47）はこのスイッチン
グ制御回路（20）の出力パルス信号の時間幅、つまりハ
イレベルとなっている時間を定めるものであって、抵抗
（40a）（40a）（40a）及びトランジスタ（40b）からな
る定電流回路（40）にてコンデンサ（41）を極めてリニ
アに充電し、この充電電圧V41をコンパレータ（47）の
−入力端子へ与えており、＋入力端子へ与えられる信号
（即ち、信号V42）が−入力端子への信号（即ち、信号V
41）よりも高レベルである間には高レベル出力を発す
る。このコンパレータ（47）の出力は、NANDゲート（4
3）（43）からなるＲ−Ｓフリップフロップへそのリセ
ット入力として与えられ、該Ｒ−Ｓフリップフロップ
のＱ出力は駆動回路（20c）へ与えられ、また出力は
抵抗（44）及びコンデンサ（45）の並列回路を介して、
コンデンサ（41）の端子に接続したトランジスタ（46）
のベースへ与えてある。このトランジスタ（46）がオン
されるとコンデンサ（41）は放電されることになる。一
方コンパレータ（48）はスイッチング制御回路（20）の
出力パルスがローレベルとなっている時間を定めるもの
であり、コンデンサ（49）の充電電圧をその−入力と
し、抵抗（50による分圧回路出力を＋入力としてある。
そしてこのコンパレータ（48）の出力は前記Ｒ−Ｓフリ
ップフロップへそのセット入力として与えられるよう
にしてある。またコンデンサ（49）の端子はトランジス
タ（51）を介して接地されるようにしてあり、そのベー
スにはＲ−ＳフリップフロップのＱ出力が与えられるよ
うにしてある。以上の如く構成されたスイッチング制御
回路（20）において乗算器（30）の出力Ｖはインバータ
回路の入力電圧・入力電流の積に比例し、インバータ回
路の入力電力を代表することとなる。従ってこの出力Ｖ
はインバータ回路の入力電圧又は入力電流単独の変化状
態と比較するとこれらと非線形の関係を有している。こ
の電圧Ｖはオペアンプ（42）の−入力端子に与えられる
のでオペアンプ出力V42はＶが大きい（又は小さい）程
低レベル（又は高レベル）となる。このようにして得ら
れたオペアンプ（42）の出力V42はコンパレータ（47）
にてコンデンサ（41）の充電電圧と比較される。オペア
ンプ（42）の出力V42がコンデンサ（41）の充電電圧V41
より高い間はコンパレータ（47）の出力はハイレベル、
即ちＲ−Ｓフリップフロップのリセット入力はハイレ
ベルであり、そのＱ出力がハイレベル、出力がローレ
ベルにある状態とされている。これによりトランジスタ
（51）はオン、トランジスタ（46）はオフとなってい
る。やがて充電電圧V41が出力V42より高くなり、コンパ
レータ（47）の出力がローレベルになると、Ｒ−Ｓフリ
ップフロップのリセット入力がローレベルにおち、Ｒ
−Ｓフリップフロップは状態を反転して出力がローレ
ベル、Ｑ出力がハイレベルになる。従ってトランジスタ
（46）がオンしてコンデンサ（41）の充電電荷を放電さ
せる一方、トランジスタ（51）はオフしてコンデンサ
（49）の充電が開始される。コンパレータ（48）の＋入
力がコンデンサ（49）の充電電圧よりも高い間はコンパ
レータ（48）の出力、つまりＲ−Ｓフリップフロップの
セット入力はハイレベルにあるが、コンデンサ（49）
の充電が進むとやがてセット入力はローレベルに転
じ、これによってＲ−Ｓフリップフロップは反転し、Ｑ
出力がハイレベル、出力がローレベルの状態に転じ
る。

こうして、Ｒ−ＳフリップフロップのＱ出力として高周
波信号が形成され、更にこの信号はインバータ回路の入
力電力の大、小、即ちオペアンプ（42）の出力V42の
低、高に応じてハイレベル期間た短、長に変化し、これ
に基く高周波パルス信号が駆動回路（20c）を介してス
イッチング素子（19）に与えられる。

第５図は、電源回路（60）を詳細に示す回路図である。

商用電源（10）の出力電圧は降圧トランス（61）にて例
えば12Vに降圧された後、整流回路（62）にて全波整流
され、その整流電圧は電解コンデンサ（63）（64）、抵
抗（65）、コンデンサ（66）、トランジスタ（67）及び
ツェナダイオード（68）から成る定電圧回路に与えら
れ、所定電圧Vde例えば８（Ｖ）の電圧V64が得られる。
そして、この電圧V64が第４図の端子Ｔに与えられる。

ここで、電圧V64は、第６図に示すように、電源投入時
から段階状に上昇し最終的に所定電圧Vdeに達する。こ
れは、電解コンデンサ（63）（64）の容量が大きいた
め、整流電圧の一周期中にこれらコンデンサ（63）（6
4）が十分に充電されないためである。なお、同図の破
線は、コンデンサ（63）（64）が存在しない場合の整流
回路（62）の波形を示している。

（ハ）発明が解決しようとする問題点 上述のように、電源回路（60）が発生する電圧V64は、
スイッチング制御回路（20の信号変換回路（20b）にお
ける各部の電圧（例えば、基準電圧V41）を決定するも
のである。従って、電圧V64が所定電圧になっていない
場合（例えば、上記の如く、電源投入直後における場合
やある時点において電源回路（60）に異常が生じた場
合）、スイッチング制御回路（20）は正常に動作するこ
とができない。よって、インバータ回路のスイッチング
素子（19）が適宜にオンオフ制御されず、マグネトロン
（24）の励振が異常となる。特に、スイッチング素子
（19）が長時間オン状態となると、昇圧トランス（16）
の２次巻線（16s）側に異常な高電圧が発生してダイオ
ード（21）やコンデンサ（23）を破壊する。更に、その
後、スイッチング素子（19）がオフ状態となったときの
共振電圧が大きくなり、スイッチング素子（19）やダイ
オード（18）を破壊する。

そこで、本発明の目的は、インバータ回路の異常な動作
を防止してマネトロンの異常励振を防止すると共に、回
路素子の破壊をも防止することにある。

（ニ）問題点を解決するための手段 本発明は、高周波電圧を得るためのスイッチング素子を
有するインバータ回路の出力を昇圧してマグネトロンに
与えることによりマグネトロンの励振を行なうマグネト
ロンの駆動回路において、上記スイッチング素子のオン
オフ制御を行なうスイッチング制御回路と、該スイッチ
ング制御回路への入力電圧を発生する電源回路と、該電
源回路より発生するスイッチング制御回路への入力電圧
を検出する検出回路と、該検出回路により上記入力電圧
が所定値より小さいことが検出された時に上記スイッチ
ング制御回路による上記スイッチング素子のオンオフ制
御を禁止して上記スイッチング素子をオフ状態にするス
イッチング停止回路とを具備したことを特徴とする。

（ホ）作用 本発明は、インバータ回路のスイッチング素子のオンオ
フ制御を行なうスイッチング制御回路への入力電圧を検
出し、所定電圧以下の場合、スイッチング素子をオフ状
態にするものである。

（ヘ）実施例 第１図は、本発明の一実施例を示す要部回路図である。
なお、同図において、電源回路（60）は第５図と全く同
じであるため、同一番号を付してその説明を省略する。

検出回路（70）は本発明の特徴であって、電源回路（6
0）の出力電圧V64の値を検出する回路である。また、ス
イッチング停止回路（80）は、検出回路（70）の検出結
果に基いてスイッチング素子（19）をオフ状態にする回
路であり、本実施例ではANDゲート（81）から構成され
ている。

電源回路（60）の電圧V64（即ち、スイッチング制御回
路（20）への入力電圧）は、直列に接続された２つの抵
抗（71）（72）及び同じく直列に接続された２つの抵抗
（74）（75）に与えられる。抵抗（71）（72）の接続点
の電位V73は、これに連なるツェナダイオード（73）に
より、これの逆降伏電圧V73thに制限され、コンパレー
タ（77）の−入力端子に与えられている。また、抵抗
（74）（75）の接続点の電位V76は、これに連なるコン
デンサ（76）により定められており、コンパレータ（7
7）の＋入力端子に与えらている。コンパレータ（77）
は、＋入力端子に与えられる信号（即ち、電位V76）が
−入力端子に与えられる信号（即ち、電位V73）より高
レベルの時に高レベル信号を出力する。このコンパレー
タ（77）の出力はANDゲート（81）の一つの入力端子に
与えられ、ANDゲート（81）の他の入力端子には、端子
（90）に与えられたNANDゲート（43）のＱ出力（第４図
参照）が与えられる。そして、ANDゲート（81）の出力
に基いて、駆動回路（20c）はスイッチング素子（19）
のオンオフ制御を行なう。

以下、斯る検出回路（70）の動作について、第２図の各
信号波形図を参照して説明する。なお、第２図の信号波
形図は、電源回路（60）への電源投入時の状態を示し、
時間０で電源投入が行なわれものである。

第２図（ａ）に示す電源回路（60）電圧V64は、既述の
如く、電源投入後、段階状に上昇し、時間1.5toで所定
電圧Vdeとなり、以後この電圧Vdeが保持される。なお、
時間toを整流回路（62）による整流電圧（第２図（ａ）
の破線参照）の一周期分としている。

コンパレータ（77）の−入力端子に与えられる電位V73
は、第２図（ｂ）に示すように、電源回路（60）の電圧
V64に応じて上昇し、ツェナダイオード（73）の逆降伏
電圧V73thに達すると、以後この電圧V73thに保持され
る。

一方、コンパレータ（77）の＋入力端子に与えられる電
位V76は、第２図（ｃ）に示すように、コンデンサ（7
6）の充電が進むに従って上昇し、時間2toで電圧V73th
より高い電位となる。

従って、コンパレータ（77）の出力は、第２図（ｄ）に
示すように、電源投入時から時間2toまで、言い換えれ
ば、電源回路（60）の電圧V64が確実に所定電圧Vdeに達
するまで低レベルであるので、ANDゲート（81）は閉状
態であり、スイッチング素子（19）は駆動回路（20c）
により、オフ状態に保持される。そして、時間2toで電
源回路（60）の電圧V64が確実に所定電圧Vdeに達する
と、その後、コンパレータ（77）の出力は、高レベルと
なって、ANDゲート（81）は開状態となり、スイッチン
グ素子（19）は端子（90）に与えられるNANDゲート（4
3）のＱ出力（第４図参照）に基いて駆動回路（20c）に
よりオンオフ制御される。この時、スイッチング制御回
路（20）の信号変換回路（20b）は、所定電圧Vdeにて正
常に動作されているので、当然Ｑ出力は正常な信号であ
り、従って、インバータ回路は正常に動作する。

検出回路（70）は、上述のように電源回路（60）への電
源投入時のみならず、電源回路（60）の駆動時に電圧V6
4が降下し、電位V73に比して電位V76が小さくなると、
スイッチング素子（19）をオフ状態にする。

なお、本発明において、スイッチング制御回路（20）、
電源回路（60）、検出回路（70）及びスイッチング停止
回路（80）は、上述の例に限られるものではなく、種々
の変更が可能である。

例えば、検出回路（70）は整流回路（62）の出力電圧が
所定電圧（即ち、定電圧回路が安定した電圧を出力し得
る電圧）となっているか否かを検出するように構成して
もよい。

（ト）発明の効果 本発明によれば、電源回路より発生するスイッチング制
御回路への入力電圧を検知し、この入力電圧が所定電圧
になっていない場合、スイッチング制御回路によるスイ
ッチング素子のオンオフ制御を禁止してスイッチング素
子をオフ状態とするので、インバータ回路が異常な動作
を行なうことがなく、マグネトロンの異常励振を防止す
ると共に、インバータ回路及びマグネトロンの周辺回路
の回路素子の破壊を防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示す回路図、第２図
は信号波形図、第３図は典型例を示す回路図、第４図及
び第５図はその要部詳細回路図、第６図は信号波形図で
ある。 （19）……スイッチング素子、（20）……スイッチング
制御回路、（60）……電源回路、（70）……検出回路、
（80）……スイッチング停止回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−112138（ＪＰ，Ａ) 特開 昭58−204620（ＪＰ，Ａ) 特開 昭57−152025（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】高周波電圧を得るためのスイッチング素子
   を有するインバータ回路の出力を昇圧してマグネトロン
   に与えることによりマグネトロンの励振を行うマグネト
   ロンの駆動回路において、上記スイッチング素子のオン
   オフ制御を行うスイッチング制御回路と、該スイッチン
   グ制御回路への入力電圧を発生する電源回路と、該電源
   回路より発生するスイッチング制御回路への入力電圧を
   検出する検出回路と、該検出回路により上記入力電圧が
   所定値より小さいことが検出された時に上記スイッチン
   グ制御回路による上記スイッチング素子のオンオフ制御
   を禁止して上記スイッチング素子をオフ状態にするスイ
   ッチング停止回路とを具備したことを特徴とするマグネ
   トロンの駆動回路。