JPH0677493A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 浮遊ゲート電極３及び制御ゲート電極５の側
壁及びドレイン不純物拡散層６及びソース不純物拡散層
７の浮遊ゲート電極３側端部を覆うように層間熱酸化膜
８下に酸化剤を通さない窒化膜１５を設ける。 【効果】 層間熱酸化膜上に形成される層間絶縁膜の平
坦化のための熱処理によるリフロー時に、ゲート電極の
側壁及びソース及びドレインのゲート電極側端部が酸化
されないので、ソース及びドレインのゲート電極側端部
のゲート・バーズ・ビーグが厚くならないため、良好な
特性と高い信頼性が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ソースとドレインを
有するＭＯＳ型半導体装置に関し、特にソースとドレイ
ン近傍にゲートバーズビークを有するＭＯＳ型半導体装
置に関する。

【０００２】

【従来の技術】図３は、例えば従来の不揮発性メモリ半
導体装置であるＥＥＰＲＯＭを示す断面図である。同図
において、１は半導体基板、２は第一ゲート酸化膜、３
は浮遊ゲート電極、４はインターポリ絶縁膜、５は制御
ゲート電極、６はドレイン不純物拡散層、７はソース不
純物拡散層、８は層間熱酸化膜、９は層間絶縁膜、１０
はドレイン側ゲート・バーズ・ビーク酸化膜、１１はソ
ース側ゲート・バーズ・ビーク酸化膜、１２はドレイン
側インターポリ・バーズ・ビーク、１３はソース側イン
ターポリ・バーズ・ビーク、１４は金属配線層である。

【０００３】第一ゲート酸化膜２、浮遊ゲート電極３、
インターポリ絶縁膜４、制御ゲート電極５およびドレイ
ン不純物拡散層６及びソース不純物拡散層７により、二
層ゲート型の不揮発性メモリ半導体装置であるＥＥＰＲ
ＯＭの基本要素が構成される。

【０００４】金属配線１４は、半導体装置としての電気
配線を行うために設けられ、この金属配線層１４が浮遊
ゲート電極３や制御ゲート電極５と電気的に接触しない
ようにするために層間絶縁膜９が用いられる。

【０００５】また、層間絶縁膜９の平坦性を向上し金属
配線層１４の加工性をあげるために層間絶縁膜９にはボ
ロンやリンなどの不純物が含まれている。この層間絶縁
膜９のボロンやリンなどの不純物が半導体基板１や制御
ゲート電極５及び浮遊ゲート電極３に入り込んで電気特
性を変動させることを防ぐために、浮遊ゲート電極３及
び制御ゲート電極５並びにドレイン不純物拡散層６及び
ソース不純物拡散層７と層間絶縁膜９との間に層間熱酸
化膜８が配置される。

【０００６】層間絶縁膜９は、その平坦性をさらに向上
し金属配線層１４の加工性を向上させるために熱処理に
よってリフローされる。この熱処理時の酸化剤による酸
化で層間熱酸化膜８はさらに厚くなり、浮遊ゲート電極
３の端部と半導体基板１の間でドレイン不純物拡散層６
の側にドレイン側ゲート・バーズ・ビーク酸化膜１０が
形成されると共にソース不純物拡散層７の側にソース側
ゲート・バーズ・ビーク酸化膜１１が形成され、制御ゲ
ート電極５と浮遊ゲート電極３の端部でドレイン不純物
拡散層６側にドレイン側インターポリ・バーズ・ビーク
１２が形成されると共にソース不純物拡散層７側にソー
ス側インターポリ・バーズ・ビーク１３が形成される。

【０００７】次に、上述した構成の動作について説明す
る。図３に示すＥＥＰＲＯＭにおいては電気的に情報を
書き込みまたは消去する書き込み消去モードと情報を読
み出す読みだしモードがある。また、書き込み消去モー
ドには情報を電気的に書き込む書き込みモードと電気的
に消去する消去モードがある。

【０００８】消去モードは、例えばソース不純物拡散層
７からなるソース電極をフローティング状態にし、制御
ゲート電極５を接地状態にしてドレイン不純物拡散層６
からなるドレイン電極に例えば１２Ｖ程度の高電圧を掛
けることによりソース不純物拡散層７近傍の浮遊ゲート
電極３端部下にあるソース側ゲート・バーズ・ビーク酸
化膜１１を介してソース不純物拡散層７から浮遊ゲート
電極３へ流れるファウラー・ノルドハイム・トンネル電
流を用いて、浮遊ゲート電極３の電子を引きぬいて行わ
れる。

【０００９】また、書き込みモードは、ソース不純物拡
散層７からなるソース電極を接地状態にして、ドレイン
不純物拡散層６からなるドレイン電極に例えば７Ｖ程度
の電圧を掛けかつ制御ゲート電極５に例えば１２Ｖ程度
の電圧を掛けた状態で、浮遊ゲート電極３端部下のドレ
イン不純物拡散層６近傍で起こるアバランシュ現象によ
って発生したホットエレクトロンをドレイン側ゲート・
バーズ・ビーク酸化膜１０を介して半導体基板１から浮
遊ゲート電極３に注入することにより行われる。

【００１０】読み出しモードでは、ソース不純物拡散層
７からなるソース電極を接地状態にし、ドレイン不純物
拡散層６からなるドレイン電極に例えば１Ｖ程度の電圧
を掛けかつ制御ゲート電極５に例えば３Ｖ過程の電圧を
掛けて、ドレイン不純物拡散層６からソース不純物拡散
層７に電流が流れるか否かにより「１」または「０」の
状態即ち書き込み状態または読み出し状態を判断して読
み出しを行う。浮遊ゲート電極３に電子があればドレイ
ン不純物拡散層６からソース不純物拡散層７に電流が流
れず書き込み状態が読み出され、逆に浮遊ゲート電極３
から電子が引き抜かれておればドレイン不純物拡散層６
からソース不純物拡散層７に電流が流れることにより消
去状態が読み出される。

【００１１】

【発明が解決しようとする課題】従来の半導体装置の製
造方法では、上述したように、層間絶縁膜９の平坦性を
向上すべく熱処理を行うと熱処理による酸化剤が層間絶
縁膜９及び層間酸化膜８を貫通し半導体基板１と制御ゲ
ート電極５の表面及び端部さらに浮遊ゲート電極３の端
部を酸化する。

【００１２】このため、層間熱酸化膜８は厚くなりソー
ス側ゲート・バーズ・ビーク酸化膜１１とドレイン側ゲ
ート・バーズ・ビーク酸化膜１０が厚くなる。ソース側
ゲート・バーズ・ビーク酸化膜１１が厚くなると、消去
時のファウラー・ノルドハイム・トンネル電流が流れに
くくなり消去効率が悪くなるという問題点があった。ま
た、消去効率を良くすべく熱処理を低減すると、層間絶
縁膜９の平坦化が妨げられて金属配線不良をまねくとい
う問題点があった。

【００１３】この発明は上記のような問題点を解決する
ためになされたもので、層間絶縁膜が平坦化されて微細
化されていると共に消去効率の良い高い信頼性を有した
半導体装置を得ることを目的とする。

【００１４】また、層間絶縁膜の平坦化を妨げることな
く層間絶縁膜のリフロー時にソース側ゲート・バーズ・
ビーク酸化膜とドレイン側ゲート・バーズ・ビーク酸化
膜が酸化されることを防ぐことができる半導体装置の製
造方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】この発明に係る半導体装
置は、ゲート電極とソース及びドレイン上を覆う層間熱
酸化膜を有する半導体装置において、上記層間熱酸化膜
下にあって上記ゲート電極の側壁と上記ソース及び上記
ドレインの上記ゲート電極側端部を酸化剤を通さない酸
化防止用膜により覆ったものである。

【００１６】また、この発明に係る半導体装置の製造方
法においては、ゲート電極とソース及びドレイン上に酸
化剤を通さない酸化防止用膜を形成した後にエッチング
を行うことによって上記ゲート電極の側壁と上記ソース
及び上記ドレインの上記ゲート電極側端部に上記酸化防
止用膜の一部を残膜させ、その後上記ゲート電極と上記
ソース及び上記ドレインと上記残膜させた酸化防止用膜
上に層間熱酸化膜を形成する。

【００１７】

【作用】この発明に係る半導体装置は、ゲート電極の側
壁とソース及びドレインの上記ゲート電極側端部が酸化
剤を通さない酸化防止用膜により覆われる。

【００１８】また、この発明に係る半導体装置の製造方
法は、ゲート電極とソース及びドレイン上に酸化剤を通
さない酸化防止用膜を形成した後にエッチングを行うこ
とによって上記ゲート電極の側壁と上記ソース及び上記
ドレインの上記ゲート電極側端部に上記酸化防止用膜の
一部を残膜させ、その後上記ゲート電極と上記ソース及
び上記ドレインと上記残膜させた酸化防止用膜上に層間
熱酸化膜を形成することにより、層間熱酸化膜上に形成
される層間絶縁膜の平坦化のための熱処理時の酸化剤で
上記ゲート電極の側壁と上記ソース及び上記ドレインの
上記ゲート電極側端部が酸化されることを酸化防止用膜
によって防ぐ。

【００１９】

【実施例】以下、この発明の諸実施例を図について説明
する。 実施例１．図１は、この発明の実施例１を示す断面図で
ある。この図１において，図３と同一部分については同
一の符号を付し詳細な説明は省略する。また、図１にお
いて、１５は浮遊ゲート電極３及び制御ゲート電極５の
側壁とソース不純物拡散層７及びドレイン不純物拡散層
６のゲート電極側端部に形成された酸化剤を通さない酸
化防止用膜としての窒化膜、１６は浮遊ゲート電極３及
び制御ゲート電極５の側壁と窒化膜１５との間の熱酸化
膜である。なお、熱酸化膜１６はなくても良い。

【００２０】次に、この発明の半導体装置の製造方法を
図２を参照しながら説明する。層間熱酸化膜８の形成前
までは従来例の製造方法とまったく同様である。図２
（ａ）に示す通り、層間熱酸化膜８形成前に所望の膜厚
の窒化膜１５を成長させ直後に図２（ｂ）に示す様に窒
化膜１５を全面エッチングすることにより浮遊ゲート電
極３及び制御ゲート電極５の側壁及び両側のドレイン不
純物拡散層６及びソース不純物拡散層７の一部に自己整
合的に窒化膜１５を残膜させて所望の酸化防止用窒化膜
１５が形成される。窒化膜１５形成後は従来例の製造方
法とまったく同様である。

【００２１】上述したように、この実施例１では、浮遊
ゲート電極３及び制御ゲート電極５の側壁及び両側のド
レイン不純物拡散層６及びソース不純物拡散層７の浮遊
ゲート電極３側端部を覆うように層間熱酸化膜８下に窒
化膜１５を設けたことによって、層間絶縁膜９のリフロ
ー時に従来と同様な程度の熱処理を行っても熱処理によ
る酸化剤が窒化膜１５を貫通しないので、半導体基板
１、浮遊ゲート電極３のドレイン不純物拡散層６及びソ
ース不純物拡散層７の端部及び制御ゲート電極５のドレ
イン不純物拡散層６及びソース不純物拡散層の端部は酸
化されない。その結果、ゲート・バーズビーク酸化膜１
０及び１１とインターポリ・バーズビーク１２及び１３
は厚くならないので消去効率が良いと共に、層間絶縁膜
９のスムースな平坦化がなされるので金属配線層１４が
良好に形成される。

【００２２】実施例２．上記実施例１においては浮遊ゲ
ート電極３と制御ゲート電極５とでなる二層電極構造の
半導体装置であるＥＥＰＲＯＭを例として示したが、浮
遊ゲート電極３をもたない単層構造の半導体装置でも同
様の効果を期待することができる。

【００２３】実施例３．上記実施例１では、酸化防止用
膜として窒化膜１５を形成したが、多結晶シリコン膜の
ような酸化剤を通さない他の膜であっても良い。

【００２４】

【発明の効果】以上のように、この発明に係る半導体装
置は、層間熱酸化膜下にあってゲート電極の側壁とソー
ス及びドレインの上記ゲート電極側端部を酸化剤を通さ
ない酸化防止用膜により覆ったことによって、ソース側
ゲート・バーズ・ビーグ酸化膜とドレイン側ゲート・バ
ーズ・ビーグ酸化膜が厚くないので、消去効率が良く高
い信頼性を有するという効果を奏する。

【００２５】また、この発明に係る半導体装置の製造方
法は、ゲート電極とソース及びドレイン上に酸化剤を通
さない酸化防止用膜を形成した後にエッチングを行うこ
とによって上記ゲート電極の側壁と上記ソース及び上記
ドレインの上記ゲート電極側端部に上記酸化防止用膜の
一部を残膜させ、その後上記ゲート電極と上記ソース及
び上記ドレインと上記残膜させた酸化防止用膜上に層間
熱酸化膜を形成することによって、上記層間熱酸化膜上
に形成される層間絶縁膜のリフロー時にソース側ゲート
・バーズ・ビーク酸化膜とドレイン側ゲート・バーズ・
ビーク酸化膜が酸化されることを防ぐことができるとい
う効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施例１の半導体装置を示す断面
図。

【図２】この発明の実施例１の製造工程を示す断面図で
ある。

【図３】従来の半導体装置を示す断面図である。

【符号の説明】

３ 浮遊ゲート電極 ５ 制御ゲート電極 ６ ドレイン不純物拡散層 ７ ソース不純物拡散層 ８ 層間熱酸化膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ゲート電極とソース及びドレイン上を覆
   う層間熱酸化膜を有する半導体装置において、上記層間
   熱酸化膜下みにあって上記ゲート電極の側壁と上記ソー
   ス及び上記ドレインの上記ゲート電極側端部を酸化剤を
   通さない酸化防止用膜により覆ったことを特徴とする半
   導体装置。
2. 【請求項２】 ゲート電極とソース及びドレイン上に酸
   化剤を通さない酸化防止用膜を形成した後にエッチング
   を行うことによって上記ゲート電極の側壁と上記ソース
   及び上記ドレインの上記ゲート電極側端部に上記酸化防
   止用膜の一部を残膜させ、その後上記ゲート電極と上記
   ソース及び上記ドレインと上記残膜させた酸化防止用膜
   上に層間熱酸化膜を形成することを特徴とする半導体装
   置の製造方法。