JPH0677762A - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JPH0677762A JPH0677762A JP22546392A JP22546392A JPH0677762A JP H0677762 A JPH0677762 A JP H0677762A JP 22546392 A JP22546392 A JP 22546392A JP 22546392 A JP22546392 A JP 22546392A JP H0677762 A JPH0677762 A JP H0677762A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- drain
- control voltage
- variable attenuator
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】ＦＥＴのゲートに制御電圧を加えてマイクロ波
の可変減衰量を得る可変減衰器において、相互変調歪特
性を改善したＦＥＴをマイクロ波集積回路に組み込んで
可変減衰器を作成する。 【構成】ソースを接地したＦＥＴ４のドレインを信号ラ
イン３に接続し、ＦＥＴ４のゲートには制御電圧端子５
を接続し、ＦＥＴ４のドレインにはチョークコイル６を
介し電源端子７を接続し、制御電圧がスレショルド電圧
に近いときに電源端子５にバイアスを加えると、ＦＥＴ
の非線形性が緩和され相互変調歪特性を改善できること
を特徴とする。
の可変減衰量を得る可変減衰器において、相互変調歪特
性を改善したＦＥＴをマイクロ波集積回路に組み込んで
可変減衰器を作成する。 【構成】ソースを接地したＦＥＴ４のドレインを信号ラ
イン３に接続し、ＦＥＴ４のゲートには制御電圧端子５
を接続し、ＦＥＴ４のドレインにはチョークコイル６を
介し電源端子７を接続し、制御電圧がスレショルド電圧
に近いときに電源端子５にバイアスを加えると、ＦＥＴ
の非線形性が緩和され相互変調歪特性を改善できること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波半導体集積回
路に使用される可変減衰器に関する。
路に使用される可変減衰器に関する。
【０００２】
【従来の技術】従来、マイクロ波で使用される可変減衰
器を構成する場合には、電界効果トランジスタ（ＦＥ
Ｔ）、又はＰＩＮダイオードによる回路が良く用いられ
る。ＰＩＮダイオードで構成される可変減衰器の場合に
は、広いダイナミックレンジと低い歪のためにハイブリ
ッド集積回路等では良く使用されてきた。しかし、モノ
リシックマイクロ波集積回路では、可変減衰器が増幅器
等と共に回路に組み込まれることが多いために、ＦＥＴ
の製造プロセスだけで構成できる可変減衰器を用いるこ
とが多い。図３は従来例の可変減衰器であり、ＦＥＴ４
のドレインを信号ライン３に接続し、ソースを接地し、
ゲートに制御電圧を加える端子５を備えている。次に動
作原理を説明する。ＦＥＴ４がＧａＡｓＭＥＳＦＥＴの
場合では、ゲート端子電圧（ゲート・ソース間電圧）を
ＯＶから負電圧にするにつれてソース・ドレイン間抵抗
値が増加する。出力負荷抵抗とＦＥＴのドレイ・ソース
間抵抗は並列接続なので、ドレイン・ソース間抵抗値の
変化によって入力信号電流から負荷へ流れ込む電流値が
替わり、出力信号電力が変化するため、通過減衰量をコ
ントロールすることができる。
器を構成する場合には、電界効果トランジスタ（ＦＥ
Ｔ）、又はＰＩＮダイオードによる回路が良く用いられ
る。ＰＩＮダイオードで構成される可変減衰器の場合に
は、広いダイナミックレンジと低い歪のためにハイブリ
ッド集積回路等では良く使用されてきた。しかし、モノ
リシックマイクロ波集積回路では、可変減衰器が増幅器
等と共に回路に組み込まれることが多いために、ＦＥＴ
の製造プロセスだけで構成できる可変減衰器を用いるこ
とが多い。図３は従来例の可変減衰器であり、ＦＥＴ４
のドレインを信号ライン３に接続し、ソースを接地し、
ゲートに制御電圧を加える端子５を備えている。次に動
作原理を説明する。ＦＥＴ４がＧａＡｓＭＥＳＦＥＴの
場合では、ゲート端子電圧（ゲート・ソース間電圧）を
ＯＶから負電圧にするにつれてソース・ドレイン間抵抗
値が増加する。出力負荷抵抗とＦＥＴのドレイ・ソース
間抵抗は並列接続なので、ドレイン・ソース間抵抗値の
変化によって入力信号電流から負荷へ流れ込む電流値が
替わり、出力信号電力が変化するため、通過減衰量をコ
ントロールすることができる。
【０００３】
【発明が解決しようとする課題】しかしながら従来のＦ
ＥＴによる可変減衰器は、少ないマイクロ数減衰量で
は、ゲートバイアス電圧がスレショルド電圧値に近い場
合に、ＦＥＴの電流・電圧特性の非線形性のため相互変
調歪特性が劣化し、非線形の臨界点であるインターセプ
トポイントが低下するという欠点があった。これは入力
電力が高いときＦＥＴの非線形の歪を抑えるために、電
力レベルを制御する受信機のＡＧＣ回路等では、減衰器
の発生する歪のほうが大きくなったりするので、歪を問
題にする装置では使用できないという欠点がある。
ＥＴによる可変減衰器は、少ないマイクロ数減衰量で
は、ゲートバイアス電圧がスレショルド電圧値に近い場
合に、ＦＥＴの電流・電圧特性の非線形性のため相互変
調歪特性が劣化し、非線形の臨界点であるインターセプ
トポイントが低下するという欠点があった。これは入力
電力が高いときＦＥＴの非線形の歪を抑えるために、電
力レベルを制御する受信機のＡＧＣ回路等では、減衰器
の発生する歪のほうが大きくなったりするので、歪を問
題にする装置では使用できないという欠点がある。
【０００４】
【課題を解決するための手段】本発明の可変減衰器は、
信号ラインにドレインを接続しソースを接地しゲートに
制御電圧を印加する電界効果トランジスタと前記信号ラ
インに接続される前記電界効果トランジスタの制御電圧
を制御してソース・ドレイン間抵抗値を制御する可変減
衰器において、前記電界効果トランジスタのドレイン端
子にチョークコイルと電源端子を備えている。
信号ラインにドレインを接続しソースを接地しゲートに
制御電圧を印加する電界効果トランジスタと前記信号ラ
インに接続される前記電界効果トランジスタの制御電圧
を制御してソース・ドレイン間抵抗値を制御する可変減
衰器において、前記電界効果トランジスタのドレイン端
子にチョークコイルと電源端子を備えている。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図である。また図２
は本実施例の動作説明図である。図１において、ソース
を接地したＦＥＴ４のドレインを信号ライン３に接続
し、ＦＥＴ４のゲートは制御端子５に接続されている。
ドレインにはチョークコイル６を介し、電源端子７が接
続されている。図２は本実施例におけるドレイン電圧Ｖ
ｄをパラメータにした減衰量と３次相互変調積のインタ
ーセプトポイントの関係を示す。図２において、Ｖｄ＝
ＯＶの場合が従来例の場合に相当する。少し減衰させる
とインターセプトポイントも低下する。このインターセ
プトポインォも低下する。このインターセプトの低下の
原因は２つ考えられる。第１の原因はＦＥＴのドレイン
−ソース間のＩ−Ｖ特性において、ＩＤＳが飽和する電
圧ＶｓがＶＧＳを深くすると低下していくために、ドレ
イン−ソース間抵抗値の入力電圧線形性が強くなること
によって生ずる。第２の原因はＦＥＴのＩ−Ｖ特性がＶ
ＤＳの極性によって異なりＶＤＳに対し対象でないこと
である。特にＶＧＳがスレショルド電圧に近い電圧でこ
の２つの非線形性は強くなるために、ＶＧＳが深いとき
はドレインにバイアスをかけると非線形性が緩和され
る。例えば電源端子７からマイナス電圧をドレインに印
加してＶｄ＝−０．５×Ｖｇとして制御電圧と共にＶＤ
を変化させると、図２に示す様に減衰量のダイナミック
レンジを保ったままインターセプトポイントを高くする
ことが可能となる。
る。図１は本発明の一実施例の回路図である。また図２
は本実施例の動作説明図である。図１において、ソース
を接地したＦＥＴ４のドレインを信号ライン３に接続
し、ＦＥＴ４のゲートは制御端子５に接続されている。
ドレインにはチョークコイル６を介し、電源端子７が接
続されている。図２は本実施例におけるドレイン電圧Ｖ
ｄをパラメータにした減衰量と３次相互変調積のインタ
ーセプトポイントの関係を示す。図２において、Ｖｄ＝
ＯＶの場合が従来例の場合に相当する。少し減衰させる
とインターセプトポイントも低下する。このインターセ
プトポインォも低下する。このインターセプトの低下の
原因は２つ考えられる。第１の原因はＦＥＴのドレイン
−ソース間のＩ−Ｖ特性において、ＩＤＳが飽和する電
圧ＶｓがＶＧＳを深くすると低下していくために、ドレ
イン−ソース間抵抗値の入力電圧線形性が強くなること
によって生ずる。第２の原因はＦＥＴのＩ−Ｖ特性がＶ
ＤＳの極性によって異なりＶＤＳに対し対象でないこと
である。特にＶＧＳがスレショルド電圧に近い電圧でこ
の２つの非線形性は強くなるために、ＶＧＳが深いとき
はドレインにバイアスをかけると非線形性が緩和され
る。例えば電源端子７からマイナス電圧をドレインに印
加してＶｄ＝−０．５×Ｖｇとして制御電圧と共にＶＤ
を変化させると、図２に示す様に減衰量のダイナミック
レンジを保ったままインターセプトポイントを高くする
ことが可能となる。
【０００６】
【発明の効果】以上説明した様に本発明によれば、ＦＥ
Ｔで構成された可変減衰器においてインターセプトポイ
ントを約５ｄＢ程度改善することが可能となる効果があ
る。特にモノリシックマイクロ波集積回路のようにＰＩ
ＮダイオードよりＦＥＴのほうが作りやすい回路構成で
あるにもかかわらず、歪特性を重視する装置ではＦＥＴ
を用いた可変減衰器を使用できず、従来は増幅器部分と
減衰器部分を分割し、段間にＰＩＮダイオードの可変減
衰器をはさんで作成する非効率な回路であったが本発明
によりモノリシックマイクロ波集積回路上に１チップで
減衰器が構成可能となったので、装置の小型化をはかる
ことができる効果がある。
Ｔで構成された可変減衰器においてインターセプトポイ
ントを約５ｄＢ程度改善することが可能となる効果があ
る。特にモノリシックマイクロ波集積回路のようにＰＩ
ＮダイオードよりＦＥＴのほうが作りやすい回路構成で
あるにもかかわらず、歪特性を重視する装置ではＦＥＴ
を用いた可変減衰器を使用できず、従来は増幅器部分と
減衰器部分を分割し、段間にＰＩＮダイオードの可変減
衰器をはさんで作成する非効率な回路であったが本発明
によりモノリシックマイクロ波集積回路上に１チップで
減衰器が構成可能となったので、装置の小型化をはかる
ことができる効果がある。
【図１】本発明の一実施例の回路図である。
【図２】本実施例の減衰量対インターセプトポイントの
特性図である。
特性図である。
【図３】従来例の回路図である。
１ 入力 ２ 出力 ３ 信号ライン ４ 電界効果トランジスタ（ＦＥＴ） ５ 制御電圧端子 ６ チョークコイル ７ 電源端子
Claims (2)
- 【請求項１】 信号ラインにドレインを接続しソースを
接地しゲートに制御電圧を印加する電界効果トランジス
タと前記信号ラインに接続される前記電界効果トランジ
スタの制御電圧を制御してソース・ドレイン間抵抗値を
制御する可変減衰器において、前記電界効果トランジス
タのドレイン端子にチョークコイルと電源端子を備えて
いることを特徴とする可変減衰器。 - 【請求項２】 前記電界効果トランジスタのゲートの制
御電圧に対応してドレイン端子の電源電圧を可変するこ
とを特徴とする請求項１記載の可変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225463A JP3000795B2 (ja) | 1992-08-25 | 1992-08-25 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225463A JP3000795B2 (ja) | 1992-08-25 | 1992-08-25 | 可変減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677762A true JPH0677762A (ja) | 1994-03-18 |
| JP3000795B2 JP3000795B2 (ja) | 2000-01-17 |
Family
ID=16829726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4225463A Expired - Fee Related JP3000795B2 (ja) | 1992-08-25 | 1992-08-25 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000795B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542045B2 (en) | 2000-01-17 | 2003-04-01 | Nec Compound Semiconductor Devices, Ltd. | High-frequency variable attenuator having a controllable reference voltage |
| US6922115B2 (en) | 2002-12-19 | 2005-07-26 | Mitsubishi Denki Kabushiki Kaisha | Attenuator with switchable transistors for controlling attenuation |
| JP2010041159A (ja) * | 2008-08-01 | 2010-02-18 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
-
1992
- 1992-08-25 JP JP4225463A patent/JP3000795B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542045B2 (en) | 2000-01-17 | 2003-04-01 | Nec Compound Semiconductor Devices, Ltd. | High-frequency variable attenuator having a controllable reference voltage |
| US6922115B2 (en) | 2002-12-19 | 2005-07-26 | Mitsubishi Denki Kabushiki Kaisha | Attenuator with switchable transistors for controlling attenuation |
| JP2010041159A (ja) * | 2008-08-01 | 2010-02-18 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3000795B2 (ja) | 2000-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075414A (en) | High frequency amplifier having a variable attenuator connected to the base of an amplifier FET | |
| KR100679549B1 (ko) | 고주파 전력증폭기 모듈 및 무선통신장치 | |
| EP0818879B1 (en) | Amplifier circuit and multistage amplifier circuit | |
| US10673400B2 (en) | Gain stabilization for supply modulated RF and microwave integrated circuits | |
| US6414547B1 (en) | Variable gain RF amplifier | |
| US20040095192A1 (en) | Radio frequency power amplifier adaptive bias control circuit | |
| US4849710A (en) | Temperature compensated high gain FET amplifier | |
| JP3000795B2 (ja) | 可変減衰器 | |
| KR100375520B1 (ko) | 선형화기 | |
| US7400200B2 (en) | Linear variable gain traveling wave amplifier | |
| JP2849289B2 (ja) | 半導体装置 | |
| JP3000794B2 (ja) | 可変減衰器 | |
| JP2001077637A (ja) | プリディストーション回路 | |
| JP2924483B2 (ja) | 可変減衰器 | |
| US20260088775A1 (en) | Linear amplifying device and linear amplifying method thereof | |
| JP2822733B2 (ja) | 増幅回路 | |
| US6420923B1 (en) | Low supply, current-controlled FET Pi attenuator | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPS59126307A (ja) | 電界効果トランジスタ増幅器 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| JPH0746051A (ja) | Ｆｅｔのバイアス回路 | |
| JPH01269304A (ja) | 出力インピーダンス制御回路 | |
| JPH05121968A (ja) | 高周波回路用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |
|
| LAPS | Cancellation because of no payment of annual fees |