JPH0678007B2 - イオン流制御用電極装置 - Google Patents
イオン流制御用電極装置Info
- Publication number
- JPH0678007B2 JPH0678007B2 JP9664486A JP9664486A JPH0678007B2 JP H0678007 B2 JPH0678007 B2 JP H0678007B2 JP 9664486 A JP9664486 A JP 9664486A JP 9664486 A JP9664486 A JP 9664486A JP H0678007 B2 JPH0678007 B2 JP H0678007B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- potential
- ion flow
- opening
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Electrophotography Using Other Than Carlson'S Method (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、イオン流を制御して記録する静電記録方式
におけるイオン流制御用電極装置に関するものである。
におけるイオン流制御用電極装置に関するものである。
イオン流制御記録技術としては、文献（例えば、電子写
真学会誌 1986年 25巻 No.1P.65〜P.70）等に記載さ
れているように、高電圧を印加したコロナワイヤから発
生するイオンの通過量を制御電圧が印加された開口電極
で制御して静電潜像を形成するものである。
真学会誌 1986年 25巻 No.1P.65〜P.70）等に記載さ
れているように、高電圧を印加したコロナワイヤから発
生するイオンの通過量を制御電圧が印加された開口電極
で制御して静電潜像を形成するものである。
従来用いられてきた制御用電極を第６図，第７図に示
す。
す。
第６図では、基板11上に開口12を有する開口電極13が設
けられ、各開口電極13に制御用電圧を印加する配線14が
それぞれ施されている。そこで、サーマル記録等で用い
られる保持機能を有する制御用LSIと接続すれば、信号
の走査時間以外にもON状態を保持できるため、記録速度
の点では優れている。
けられ、各開口電極13に制御用電圧を印加する配線14が
それぞれ施されている。そこで、サーマル記録等で用い
られる保持機能を有する制御用LSIと接続すれば、信号
の走査時間以外にもON状態を保持できるため、記録速度
の点では優れている。
また第７図では長尺の表電極である開口電極21に複数の
開口22が形成されており、これを平行に配置し、それぞ
れの開口電極21に配線23を接続し、さらに、各開口電極
21と間隔をおいて対向しマトリックスを形成するように
裏面配線である裏電極24が並置される。この裏電極24に
も開口が設けられているが図では見えない。
開口22が形成されており、これを平行に配置し、それぞ
れの開口電極21に配線23を接続し、さらに、各開口電極
21と間隔をおいて対向しマトリックスを形成するように
裏面配線である裏電極24が並置される。この裏電極24に
も開口が設けられているが図では見えない。
この構成の場合には、両電極21,24がマトリックス状に
配置されているため、主走査方向Ｍ行，副走査方向Ｎ列
のマトリックスを組めば、制御用の回路数がＮ＋Ｍで済
むため、容積，価格が改善される。
配置されているため、主走査方向Ｍ行，副走査方向Ｎ列
のマトリックスを組めば、制御用の回路数がＮ＋Ｍで済
むため、容積，価格が改善される。
ところで、第６図の従来例では、イオン流制御のための
高電圧が必要であり、そのため高電圧制御用の回路が開
口数分必要となり、非常に大型，高価になるという欠点
があった。
高電圧が必要であり、そのため高電圧制御用の回路が開
口数分必要となり、非常に大型，高価になるという欠点
があった。
さらに、第７図の従来例では、各開口22を独立にオン，
オフできないため、記録速度が1/Nとなるという欠点が
あった。
オフできないため、記録速度が1/Nとなるという欠点が
あった。
この発明は、これらの欠点を除去するためになされたも
ので、記録速度を落すことなく、高電圧制御用の回路を
減少させることができるイオン流制御用電極装置を提供
することを目的とする。
ので、記録速度を落すことなく、高電圧制御用の回路を
減少させることができるイオン流制御用電極装置を提供
することを目的とする。
この発明にかかるイオン流制御用電極装置は、マトリッ
クス状に制御線と電位線とを配置し、これらの制御線と
電位線によって選択されるスイッチング素子をそれぞれ
介して各電位線と各開口電極とを接続し、開口電極の電
位状態を記憶するメモリ素子を各開口電極にそれぞれ設
けたものである。
クス状に制御線と電位線とを配置し、これらの制御線と
電位線によって選択されるスイッチング素子をそれぞれ
介して各電位線と各開口電極とを接続し、開口電極の電
位状態を記憶するメモリ素子を各開口電極にそれぞれ設
けたものである。
この発明においては、電位線と制御線とにより所要のス
イッチング素子を選択してオンにすると、そのスイッチ
ング素子を介して電位線の電位が開口電極に与えられ、
その電位に応じて開口電極の電位が変化しイオン流の通
過，または阻止を行う。そして、このときに開口電極の
電位状態はメモリ素子に記憶され、次の選択まで保持さ
れる。
イッチング素子を選択してオンにすると、そのスイッチ
ング素子を介して電位線の電位が開口電極に与えられ、
その電位に応じて開口電極の電位が変化しイオン流の通
過，または阻止を行う。そして、このときに開口電極の
電位状態はメモリ素子に記憶され、次の選択まで保持さ
れる。
第１図はこの発明の一実施例を示す部分平面概略図であ
る。この図で、１は絶縁基板で、これに多数の開口電極
２が形成されている。３は開口で、開口電極２の内部に
絶縁基板１を貫通して形成される。４は制御線で、Ｘア
ドレス用の配線となっており、５は電位線で、Ｙアドレ
ス用の配線となっている。６はアース線であり、前記各
線4,5,6はそれぞれ互に絶縁して設けられている。７は
スイッチング素子で、例えば、MOSFETが用いられ、その
ゲートが制御線４に接続され、ソースが電位線５に、ド
レインが開口電極２に接続されている。８はメモリ素子
で、例えばコンデンサが用いられ、開口電極２とアース
線６との間に接続される。
る。この図で、１は絶縁基板で、これに多数の開口電極
２が形成されている。３は開口で、開口電極２の内部に
絶縁基板１を貫通して形成される。４は制御線で、Ｘア
ドレス用の配線となっており、５は電位線で、Ｙアドレ
ス用の配線となっている。６はアース線であり、前記各
線4,5,6はそれぞれ互に絶縁して設けられている。７は
スイッチング素子で、例えば、MOSFETが用いられ、その
ゲートが制御線４に接続され、ソースが電位線５に、ド
レインが開口電極２に接続されている。８はメモリ素子
で、例えばコンデンサが用いられ、開口電極２とアース
線６との間に接続される。
第２図に第１図の等価回路を示す。なお、第１図，第２
図では開口電極２は１個のみ示されているが、これは複
数個がマトリックス状に配置されるものである。なお、
G,S,Dはゲート，ソース，ドレインを示す。
図では開口電極２は１個のみ示されているが、これは複
数個がマトリックス状に配置されるものである。なお、
G,S,Dはゲート，ソース，ドレインを示す。
第３図はスイッチング素子７として用いるMOSFETの一例
を示す断面図で、ガラス基板71上にポリシリコン層72を
形成し、これにソースＳとドレインＤを設け、このポリ
シリコン層72上にゲート絶縁膜73を形成し、さらにその
上にゲート電極74を設けるとともに、ゲート絶縁膜73に
穴あけして所要の配線用電極75を形成したものである。
を示す断面図で、ガラス基板71上にポリシリコン層72を
形成し、これにソースＳとドレインＤを設け、このポリ
シリコン層72上にゲート絶縁膜73を形成し、さらにその
上にゲート電極74を設けるとともに、ゲート絶縁膜73に
穴あけして所要の配線用電極75を形成したものである。
第４図はメモリ素子８として用いるコンデンサの一例を
示す断面図で、ガラス基板81上にコンデンサ用電極82を
形成し、その上にSi3N4の絶縁膜83と、SiO2の絶縁膜84
を２層に形成し、その上にもう一方のコンデンサ用電極
85を形成した後、各電極82,85に配線用電極86,87を設け
たものである。
示す断面図で、ガラス基板81上にコンデンサ用電極82を
形成し、その上にSi3N4の絶縁膜83と、SiO2の絶縁膜84
を２層に形成し、その上にもう一方のコンデンサ用電極
85を形成した後、各電極82,85に配線用電極86,87を設け
たものである。
次に第１図の動作について説明する。
まず、Ｘアドレス、つまり制御線４に周期的なオン信号
を与え、そのオン信号に同期してＹアドレス、つまり電
位線５にイオン流の通過を制御する信号を与える。
を与え、そのオン信号に同期してＹアドレス、つまり電
位線５にイオン流の通過を制御する信号を与える。
第５図にその例としてＸアドレスが“3"でＹアドレス
“2"の開口電極２にオン信号を書き込む場合のX,Yアド
レスの信号例を示す。
“2"の開口電極２にオン信号を書き込む場合のX,Yアド
レスの信号例を示す。
一度書き込まれた情報はメモリ素子８に蓄えられるた
め、次に書き込まれるまで保持される。したがって、単
純マトリックス配線の場合に比べて記録速度がＮ倍とな
る。その理由は単純マトリックス配線では、開口電極２
のオン動作はＸアドレスがオンで、かつＹアドレスがオ
ンの場合であるが、この発明によれば一度書き込まれた
開口のオン状態が次の書き込みがなされるまで保持され
るためである。
め、次に書き込まれるまで保持される。したがって、単
純マトリックス配線の場合に比べて記録速度がＮ倍とな
る。その理由は単純マトリックス配線では、開口電極２
のオン動作はＸアドレスがオンで、かつＹアドレスがオ
ンの場合であるが、この発明によれば一度書き込まれた
開口のオン状態が次の書き込みがなされるまで保持され
るためである。
なお、動作させるための電位条件は、従来のイオン流制
御記録と同等である。解像度４〜16ドット/mmでは開口
径は0.06〜0.3mmとなるため、イオン流を制御するため
に必要な電圧振幅は70〜300Vである。
御記録と同等である。解像度４〜16ドット/mmでは開口
径は0.06〜0.3mmとなるため、イオン流を制御するため
に必要な電圧振幅は70〜300Vである。
この発明は以上説明したように、マトリックス状に制御
線と電位線とを配置し、これらの制御線と電位線によっ
て選択されるスイッチング素子を介して各電位線と各開
口電極とを接続し、さらに開口電極の電位状態を記録す
るメモリ素子を各開口電極にそれぞれ設けたので、オ
ン，オフの信号をマトリックス状の制御線と電位線から
書き込むことができ、しかも各開口電極が次の走査時ま
でメモリ素子によって書き込まれた状態を保持できるた
め、単純なマトリックス配線の場合に比べて記録速度を
高速化することができる利点がある。また各開口電極ご
とに配線した場合にくらべて制御回路数が少なくてよ
く、これは開口電極とLSIとの接続を容易にし、配線間
の放電を防止できる効果がある。
線と電位線とを配置し、これらの制御線と電位線によっ
て選択されるスイッチング素子を介して各電位線と各開
口電極とを接続し、さらに開口電極の電位状態を記録す
るメモリ素子を各開口電極にそれぞれ設けたので、オ
ン，オフの信号をマトリックス状の制御線と電位線から
書き込むことができ、しかも各開口電極が次の走査時ま
でメモリ素子によって書き込まれた状態を保持できるた
め、単純なマトリックス配線の場合に比べて記録速度を
高速化することができる利点がある。また各開口電極ご
とに配線した場合にくらべて制御回路数が少なくてよ
く、これは開口電極とLSIとの接続を容易にし、配線間
の放電を防止できる効果がある。
第１図はこの発明の一実施例を示す部分平面概略図、第
２図はその等価回路図、第３図は第１図中のスイッチン
グ素子として用いられるMOSFETの断面図、第４図は同じ
くメモリ素子として用いられるコンデンサの断面図、第
５図は制御信号の一例を示す波形図、第６図，第７図は
従来の制御用電極をそれぞれ示す平面図および斜視図で
ある。 図中、１は絶縁基板、２は開口電極、３は開口、４は制
御線、５は電位線、６はアース線、７はスイッチング素
子、８はメモリ素子である。
２図はその等価回路図、第３図は第１図中のスイッチン
グ素子として用いられるMOSFETの断面図、第４図は同じ
くメモリ素子として用いられるコンデンサの断面図、第
５図は制御信号の一例を示す波形図、第６図，第７図は
従来の制御用電極をそれぞれ示す平面図および斜視図で
ある。 図中、１は絶縁基板、２は開口電極、３は開口、４は制
御線、５は電位線、６はアース線、７はスイッチング素
子、８はメモリ素子である。
Claims (1)
- 【請求項１】複数の開口電極を有し、これらの開口電極
に与える電位によりイオン流を制御して静電潜像を形成
する装置において、マトリックス状に制御線と電位線と
を配置し、これらの制御線と電位線によって選択される
スイッチング素子をそれぞれ介して前記各電位線と各開
口電極とを接続し、さらに開口電極の電位状態を記憶す
るメモリ素子を前記各開口電極にそれぞれ設けたことを
特徴とするイオン流制御用電極装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9664486A JPH0678007B2 (ja) | 1986-04-28 | 1986-04-28 | イオン流制御用電極装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9664486A JPH0678007B2 (ja) | 1986-04-28 | 1986-04-28 | イオン流制御用電極装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62253463A JPS62253463A (ja) | 1987-11-05 |
| JPH0678007B2 true JPH0678007B2 (ja) | 1994-10-05 |
Family
ID=14170536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9664486A Expired - Fee Related JPH0678007B2 (ja) | 1986-04-28 | 1986-04-28 | イオン流制御用電極装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0678007B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691928A (ja) * | 1992-09-14 | 1994-04-05 | Dainippon Screen Mfg Co Ltd | 複数ビーム走査記録装置 |
-
1986
- 1986-04-28 JP JP9664486A patent/JPH0678007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62253463A (ja) | 1987-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6321005Y2 (ja) | ||
| US4380804A (en) | Earom cell matrix and logic arrays with common memory gate | |
| JPH065472B2 (ja) | 電気泳動表示装置 | |
| JPH04233619A (ja) | タッチセンサアレイ装置 | |
| JPS60107690A (ja) | 活性マトリツクスの表示スクリ−ン | |
| JPH0126193B2 (ja) | ||
| CN85108819A (zh) | 改进传真电报书写头 | |
| US3827033A (en) | Semi-conductor memory device arrangements | |
| JP2969184B2 (ja) | 薄膜トランジスタメモリ | |
| US5003302A (en) | Dual addressing transistor active matrix display screen | |
| US4118794A (en) | Memory array with larger memory capacitors at row ends | |
| JPH0678007B2 (ja) | イオン流制御用電極装置 | |
| EP0036868A1 (en) | Program decoder for shared contact eprom | |
| JPS6295797A (ja) | 不揮発性半導体記憶装置 | |
| JP2660528B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH03188668A (ja) | 半導体記憶装置 | |
| JPS61267782A (ja) | 表示素子 | |
| JPS6191688A (ja) | 液晶表示パネル | |
| JP3143180B2 (ja) | 半導体不揮発性記憶装置とその書き込み方法 | |
| JPS63313132A (ja) | 反射型液晶表示デバイス | |
| JPS60233860A (ja) | 薄膜トランジスタ | |
| JPH02357A (ja) | 半導体装置 | |
| JPH0660684A (ja) | リード・オンリ・メモリ装置 | |
| JPH0713714B2 (ja) | 液晶表示装置 | |
| JPS60179780A (ja) | 薄膜トランジスタアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |