JPH0678242A

JPH0678242A - キードａｆｃ回路およびキードパルス有無判別回路

Info

Publication number: JPH0678242A
Application number: JP23310792A
Authority: JP
Inventors: Kenji Komori; 健司小森; Atsushi Hirabayashi; 敦志平林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-08-07
Filing date: 1992-08-07
Publication date: 1994-03-18

Abstract

(57)【要約】【目的】コンデンサを不要とするキードＡＦＣ回路を
提供する。【構成】シュミットトリガ回路８および１８を使用し
てラッチ回路を構成する。また、シュミットトリガ回路
の代わりに、Ｄフリップフロップ等を使用してラッチ回
路を構成してもよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば衛星放送受信機
に好適なキードＡＦＣ回路およびキードパルス有無判別
回路に関する。

【０００２】

【従来の技術】図１１は、従来の衛星放送受信機の一例
を示す。この衛星放送受信機においては、アンテナで受
信された電波がコンバータにより周波数変換されて得ら
れる第１中間周波信号が、第１中間周波増幅器１０１に
よって増幅され、選局命令に従って第２局部発振器１０
２から出力される局部発振信号と第２混合器１０２によ
って混合される。混合により得られる信号のうち、所要
の信号のみが、帯域制限フィルタである第２中間周波フ
ィルタ１０４を通過する（通過した信号を第２中間周波
信号という）。第２中間周波信号は、第２中間周波増幅
器１０５によって増幅された後、ＦＭ復調器１０６によ
って復調される。ＦＭ復調器１０６の検波出力は、ＭＵ
ＳＥデコーダ１０７に供給されるとともに、ＡＦＣ（自
動周波数制御）回路１０８に供給される。

【０００３】ＡＦＣ回路１０８は、コンバータの特性変
動等により第１中間周波数が変動した場合、第２局部発
振器１０３の発振周波数を変化させて、第２中間周波数
の変動を防ぐ。ＡＦＣ回路１０８は、受信機の入力波が
ＦＭ（周波数変調）波であるため、第２中間周波数の変
動がＦＭ復調器１０６の復調信号のＤＣオフセットとし
て表せるので、このオフセット分を検出し、これを低減
する方向に第２局部発振器１０３の発振周波数を制御し
ている。このオフセットは、通常は、復調信号をＬＰＦ
（ローパスフィルタ）により平均的なＤＣ電圧に変換し
て、このＤＣ電圧を基準電圧と比較することにより行っ
ている（このようにオフセットを検出してＡＦＣを行う
ことを平均値ＡＦＣと呼んでいる）。

【０００４】ところで、ハイビジョン放送等のＭＵＳＥ
エンコードされた信号は、一定周期（６０ＨＺ）のクラ
ンプ区間における電圧を基準電圧としてＦＭ変調されて
いるので、これを受信した場合には、平均値ＡＦＣでは
なく、クランプ区間における復調信号の電圧を取り出
し、これを基準電圧とするように第２局部発振器１０３
の発振周波数を制御するキードＡＦＣを行う必要があ
る。クランプ区間における復調信号の電圧を取り出すた
めに、ＭＵＳＥデコーダ１０７からＡＦＣ回路１０８に
キードパルスを供給している。

【０００５】図１２は、従来のキードＡＦＣ回路の一例
を示す。サンプルホールド回路１２１は、キードパルス
区間（クランプ区間）においてＡＦＣ入力電圧の正相分
の電圧レベルをホールドコンデンサＣＨにてレベルホー
ルドし、サンプルホールド回路１２２は、キードパルス
区間（クランプ区間）においてＡＦＣ入力電圧の逆相分
の電圧レベルをホールドコンデンサＣＨにてレベルホー
ルドする。増幅器１２３は、サンプルホールド回路１２
１および１２２の出力電圧差（正相分と逆相分の差）を
増幅する。コンパレータ１２４は、増幅器１２３の出力
電圧が、周波数を高めるアップ命令用の閾値電圧Ｖｕｐ
より高いときに、高レベル信号を出力し、コンパレータ
１２５は、増幅器１２３の出力電圧が、周波数を低める
ダウン命令用の閾値電圧Ｖｄｏｗｎより低いときに、高
レベル信号を出力する。コンパレータ１２４および１２
５の出力は、ＡＦＣ命令となる。

【０００６】また、従来、キードパルスの有無を判別す
るには、図１３に示すような抵抗Ｒ２１およびＲ２２な
らびにコンデンサＣ２０を含む平滑回路を用いて、キー
ドパルスが入力された場合には、コンデンサＣ２０の容
量を大きくすることにより抵抗Ｒ２２の値およびコンデ
ンサＣ２０の容量により定まる時定数を大きくして、キ
ードパルスがＬｏｗのパルス区間においても出力の電圧
が下がらないようにしようにしていた。

【０００７】

【発明が解決しようとする課題】図１２の従来のキード
ＡＦＣ回路のホールドコンデンサＣＨは、数万ｐＦ以上
のものが必要となるため、ＡＦＣ回路をＩＣ化した場合
には、外部部品としなければならない（ＩＣに内蔵可能
なコンデンサは、数十ＰＦ程度）。従って、外部部品数
が増加し、ＩＣのピン数も増加するので、基板のコンパ
クト化にも不利となってくる。また、コンデンサ部への
ノイズの飛び込みにより、回路が誤動作する危険性があ
る。

【０００８】図１３の従来のキードパルス有無判別回路
のコンデンサＣ２０の容量値は、数μＦ程度の大きい値
にする必要があり、このため、キードパルスが終了した
時にキードパルス有無判別を有から無に変えるのに要す
る時間が長くなってしまっていた（数十秒必要）。ま
た、図１３の回路をＩＣ化した場合には、コンデンサＣ
２０は、外部部品となるため部品数が増え、その分コス
トアップがある外、ＩＣのピン数も増える等の問題が生
じる。

【０００９】本発明は、このような状況に鑑みてなされ
たものであり、コンデンサを不要とするキードＡＦＣ回
路を提供することを第１の目的とする。

【００１０】本発明の第２の目的は、コンデンサの容量
を小さくできるキードパルス有無判別回路を提供するこ
とにある。

【００１１】本発明の第３の目的は、キードＡＦＣ用電
圧および平均値ＡＦＣ用電圧の双方を発生できる増幅器
を提供することにある。

【００１２】

【課題を解決するための手段】請求項１に記載のキード
ＡＦＣ回路は、ＦＭ復調出力の正相分電圧と逆相分電圧
との差電圧ならびにキードパルスを受けて、周波数を高
めるアップ命令、または周波数を低めるダウン命令を発
するキードＡＦＣ回路であって、（Ａ）上記差電圧と、
アップ命令用閾値電圧Ｖｕｐとを比較し、前者が後者よ
り大きいときに、高電圧Ｖ_Hを出力し、前者が後者以下
のときに、低電圧Ｖ_Lを出力する第１比較手段（例え
ば、図１のコンパレータ４）と、（Ｂ）キードパルスが
クランプ期間を示すときに、第１比較手段の出力電圧を
出力し、キードパルスがクランプ期間を示さないとき
に、Ｖ_L＜Ｖ_REF＜Ｖ_Hの関係を満たす所定電圧Ｖ_REFを出
力する第１スイッチング手段（例えば、図１のスイッチ
６）と、（Ｃ）Ｖ_L＜Ｖ_SL＜Ｖ_REF＜Ｖ_SH＜Ｖ_Hの関係を
満たす低閾値電圧Ｖ_SLおよび高閾値電圧Ｖ_SHを有し、第
１スイッチング手段の出力が、低閾値電圧Ｖ_SLより低い
ときに、低電圧を出力し、第１スイッチング手段の出力
が、高閾値電圧Ｖ_SHより高いときに、高電圧を出力する
第１シュミットトリガ回路（例えば、図１のシュミット
トリガ回路８）と、（Ｄ）上記差電圧と、ダウン命令用
閾値電圧Ｖｄｏｗｎとを比較し、後者が前者より大きい
ときに、高電圧Ｖ_Hを出力し、後者が前者以下のとき
に、低電圧Ｖ_Lを出力する第２比較手段（例えば、図１
のコンパレータ１４）と、（Ｅ）キードパルスがクラン
プ期間を示すときに、第２比較手段の出力電圧を出力
し、キードパルスがクランプ期間を示さないときに、Ｖ
_L＜Ｖ_REF＜Ｖ_Hの関係を満たす所定電圧Ｖ_REFを出力する
第２スイッチング手段（例えば、図１のスイッチ１６）
と、（Ｆ）Ｖ_L＜Ｖ_SL＜Ｖ_REF＜Ｖ_SH＜Ｖ_Hの関係を満た
す低閾値電圧Ｖ_SLおよび高閾値電圧Ｖ_SHを有し、第２ス
イッチング手段の出力が、低閾値電圧Ｖ_SLより低いとき
に、低電圧を出力し、第２スイッチング手段の出力が、
高閾値電圧Ｖ_SHより高いときに、高電圧を出力する第２
シュミットトリガ回路（例えば、図１のシュミットトリ
ガ回路１８）とを備え、第１シュミット回路の出力に基
づいて、アップ命令を出力し、第２シュミット回路の出
力に基づいて、ダウン命令を出力することを特徴とす
る。

【００１３】請求項２に記載のキードＡＦＣ回路は、Ｆ
Ｍ復調出力の正相分電圧と逆相分電圧との差電圧ならび
にキードパルスを受けて、周波数を高めるアップ命令、
または周波数を低めるダウン命令を発するキードＡＦＣ
回路であって、（ａ）キードパルスの入力の有無を判別
する判別手段（例えば、図３のキードパルス有無判別回
路３８）と、（ｂ）上記差電圧を増幅して出力する第１
増幅手段（例えば、図３のキードＡＦＣ用増幅器３２）
と、（ｃ）上記差電圧の変動を直流電圧化して出力する
第２増幅手段（例えば、図３の平均値ＡＦＣ用増幅器３
４）と、（ｄ）判別手段が、キードパルスが入力された
と判断したときに、第１増幅手段の出力を選択して出力
し、判別手段が、キードパルスが入力されていないと判
断したときに、第２増幅手段の出力を選択して出力する
入力選択手段（例えば、図３のスイッチ３６）と、
（ｅ）入力選択手段の出力電圧と、アップ命令用閾値電
圧Ｖｕｐとを比較し、前者が後者より大きいときに、高
電圧Ｖ_Hを出力し、前者が後者以下のときに、低電圧Ｖ_L
を出力する第１比較手段（例えば、図３のコンパレータ
４）と、（ｆ）キードパルスがクランプ期間を示すとき
に、第１比較手段の出力電圧を出力し、キードパルスが
クランプ期間を示さないときに、Ｖ_L＜Ｖ_REF＜Ｖ_Hの関
係を満たす所定電圧Ｖ_REFを出力する第１スイッチング
手段（例えば、図３のスイッチ６）と、（ｇ）Ｖ_L＜Ｖ
_SL＜Ｖ_REF＜Ｖ_SH＜Ｖ_Hの関係を満たす低閾値電圧Ｖ_SLお
よび高閾値電圧Ｖ_SHを有し、第１スイッチング手段の出
力が、低閾値電圧Ｖ_SLより低いときに、低電圧を出力
し、第１スイッチング手段の出力が、高閾値電圧Ｖ_SHよ
り高いときに、高電圧を出力する第１シュミットトリガ
回路（例えば、図３のシュミットトリガ回路８）と、
（ｈ）入力選択手段の出力電圧と、ダウン命令用閾値電
圧Ｖｄｏｗｎとを比較し、後者が前者より大きいときに
高電圧Ｖ_Hを出力し、後者が前者以下のときに、低電圧
Ｖ_Lを出力する第２比較手段（例えば、図３のコンパレ
ータ１４）と、（ｉ）キードパルスがクランプ期間を示
すときに、第２比較手段の出力電圧を出力し、キードパ
ルスがクランプ期間を示さないときに、Ｖ_L＜Ｖ_REF＜Ｖ
_Hの関係を満たす所定電圧Ｖ_REFを出力する第２スイッチ
ング手段（例えば、図３のスイッチ１６）と、（ｊ）Ｖ
_L＜Ｖ_SL＜Ｖ_REF＜Ｖ_SH＜Ｖ_Hの関係を満たす低閾値電圧
Ｖ_SLおよび高閾値電圧Ｖ_SHを有し、第２スイッチング手
段の出力が、低閾値電圧Ｖ_SLより低いときに、低電圧を
出力し、第２スイッチング手段の出力が、高閾値電圧Ｖ
_SHより高いときに、高電圧を出力する第２シュミットト
リガ回路（例えば、図３のシュミットトリガ回路１８）
とを備え、第１シュミット回路の出力に基づいて、アッ
プ命令を出力し、第２シュミット回路の出力に基づい
て、ダウン命令を出力することを特徴とする。

【００１４】請求項３に記載の増幅器は、ＦＭ復調出力
の正相分電圧を電流に変換する第１電流変換手段（例え
ば、図４のＰＮＰトランジスタＰ１、ＮＰＮトランジス
タＱ１、定電流源Ｉ１および抵抗Ｒ２）と、ＦＭ復調出
力の逆相分電圧を電流に変換する第２電流変換手段（例
えば、図４のＰＮＰトランジスタＰ２、ＮＰＮトランジ
スタＱ２、定電流源Ｉ２および抵抗Ｒ３）と、第１電流
変換手段によって得られる電流と、第２電流変換手段に
よって得られる電流との差に相当する電流を電圧に変換
する電圧変換手段（例えば、図４のＰＮＰトランジスタ
Ｐ３およびＰ４、ＮＰＮトランジスタＱ３およびＱ４、
抵抗Ｒ４乃至Ｒ７、ならびに抵抗Ｒ１２）と、第１電流
変換手段によって得られる電流と、第２電流変換手段に
よって得られる電流との差に相当する電流の変動を直流
電圧に変換する直流電圧変換手段（例えば、図４のＰＮ
ＰトランジスタＰ５およびＰ６、ＮＰＮトランジスタＱ
５およびＱ６、抵抗Ｒ８乃至Ｒ１１、抵抗Ｒ１３ならび
にコンデンサＣ１）とを備えることを特徴とする。

【００１５】請求項４に記載のキードＡＦＣ回路は、Ｆ
Ｍ復調出力の正相分電圧と逆相分電圧との差電圧ならび
にキードパルスを受けて、周波数を高めるアップ命令、
または周波数を低めるダウン命令を発するキードＡＦＣ
回路であって、（１）上記差電圧と、アップ命令用閾値
電圧Ｖｕｐとを比較し、前者が後者より大きいときに、
高電圧Ｖ_Hを出力し、前者が後者以下のときに、低電圧
Ｖ_Lを出力する第１比較手段（例えば、図１のコンパレ
ータ４）と、（２）第１比較手段の出力をＤ入力とし、
キードパルスをクロック入力とし、Ｑ出力を発生する第
１Ｄフリップフロップ（例えば、図５のＤフリップフロ
ップ５１）と、（３）キードパルスを反転させて出力す
る第１反転手段（例えば、図５のインバータ５４）と、
（４）第１比較手段の出力と、第１反転手段の出力との
論理積を出力する第１論理積手段（例えば、図５のＡＮ
Ｄゲート５２）と、（５）第１ＤフリップフロップのＱ
出力と、キードパルスとの論理積を出力する第２論理積
手段（例えば、図５のＡＮＤゲート５３）と、（６）第
１論理積手段の出力と、第２論理積手段の出力との論理
和を出力する第１論理和手段（例えば、図５のＯＲゲー
ト５５）と、（７）上記差電圧と、ダウン命令用閾値電
圧Ｖｄｏｗｎとを比較し、後者が前者より大きいとき
に、高電圧Ｖ_Hを出力し、後者が前者以下のときに、低
電圧Ｖ_Lを出力する第２比較手段（例えば、図１のコン
パレータ１４）と、（８）第２比較手段の出力をＤ入力
とし、キードパルスをクロック入力とし、Ｑ出力を発生
する第２Ｄフリップフロップ（例えば、図５のＤフリッ
プフロップ５１）と、（９）キードパルスを反転させて
出力する第２反転手段（例えば、図５のインバータ５
４）と、（１０）第２比較手段の出力と、第２反転手段
の出力との論理積を出力する第３論理積手段（例えば、
図５のＡＮＤゲート５２）と、（１１）第２Ｄフリップ
フロップのＤ出力と、キードパルスとの論理積を出力す
る第４論理積手段（例えば、図５のＡＮＤゲート５３）
と、（１２）第３論理積手段の出力と、第４論理積手段
の出力との論理和を出力する第２論理和手段（例えば、
図５のＯＲゲート５５）と、を備え、第１論理和手段の
出力に基づいて、アップ命令を出力し、第２論理和手段
の出力に基づいて、ダウン命令を出力することを特徴と
する。

【００１６】請求項５に記載のキードパルス有無判別回
路は、コンデンサ（例えば、図６のコンデンサＣ）と、
キードパルスに対応するパルスが高レベルのときにオン
状態となって、コンデンサを充電し、キードパルスに対
応するパルスが低レベルのときにオフ状態となるスイッ
チング手段（例えば、図６のＮＰＮトランジスタＱ）
と、このスイッチング手段がオフ状態のときに、コンデ
ンサの放電路となる定電流源（例えば、図６の定電流源
Ｉ）とを備え、コンデンサの出力電圧を使用して、キー
ドパルスの有無の判別を行うことを特徴とする。

【００１７】

【作用】請求項１の構成のキードＡＦＣ回路において
は、第１比較手段が、ＦＭ復調出力の正相分電圧と逆相
分電圧との差電圧と、アップ命令用閾値電圧Ｖｕｐとを
比較し、前者が後者より大きいときに、高電圧Ｖ_Hを出
力し、前者が後者以下のときに、低電圧Ｖ_Lを出力し、
キードパルスがクランプ期間を示すときに、第１スイッ
チング手段が、第１比較手段の出力電圧を出力し、キー
ドパルスがクランプ期間を示さないときに、第１スイッ
チング手段が、Ｖ_L＜Ｖ_REF＜Ｖ_Hの関係を満たす所定電
圧Ｖ_REFを出力し、第１シュミットトリガ回路が、第１
スイッチング手段の出力が低閾値電圧Ｖ_SLより低いとき
に、低電圧を出力し、第１スイッチング手段の出力が高
閾値電圧Ｖ_SHより高いときに、高電圧を出力し、第２比
較手段が、ＦＭ復調出力の正相分電圧と逆相分電圧との
差電圧と、ダウン命令用閾値電圧Ｖｄｏｗｎとを比較
し、後者が前者より大きいときに、高電圧Ｖ_Hを出力
し、後者が前者以下のときに、低電圧Ｖ_Lを出力し、キ
ードパルスがクランプ期間を示すときに、第２スイッチ
ング手段が、第２比較手段の出力電圧を出力し、キード
パルスがクランプ期間を示さないときに、第２スイツチ
ング手段が、Ｖ_L＜Ｖ_R _EF＜Ｖ_Hの関係を満たす所定電圧
Ｖ_REFを出力し、第２シュミットトリガ回路が、第２ス
イッチング手段の出力が低閾値電圧Ｖ_SLより低いとき
に、低電圧を出力し、第２スイッチング手段の出力が高
閾値電圧Ｖ_SHより高いときに、高電圧を出力し、第１シ
ュミット回路の出力に基づいて、アップ命令が出力さ
れ、第２シュミット回路の出力に基づいて、ダウン命令
が出力される。

【００１８】請求項２の構成のキードＡＦＣ回路におい
ては、判別手段が、キードパルスの入力の有無を判別
し、第１増幅手段が、ＦＭ復調出力の正相分電圧と逆相
分電圧との差電圧を増幅して出力し、第２増幅手段が、
ＦＭ復調出力の正相分電圧と逆相分電圧との差電圧の変
動を直流電圧化して出力し、判別手段が、キードパルス
が入力されたと判断したときに、入力選択手段が、第１
増幅手段の出力を選択して出力し、判別手段が、キード
パルスが入力されていないと判断したときに、入力選択
手段が、第２増幅手段の出力を選択して出力し、第１比
較手段が、入力選択手段の出力電圧と、アップ命令用閾
値電圧Ｖｕｐとを比較し、前者が後者より大きいとき
に、高電圧Ｖ_Hを出力し、前者が後者以下のときに、低
電圧Ｖ_Lを出力し、キードパルスがクランプ期間を示す
ときに、第１スイッチング手段が、第１比較手段の出力
電圧を出力し、キードパルスがクランプ期間を示さない
ときに、第１スイッチング手段が、Ｖ_L＜Ｖ_REF＜Ｖ_Hの
関係を満たす所定電圧Ｖ_REFを出力し、第１シュミット
トリガ回路が、第１スイッチング手段の出力が低閾値電
圧Ｖ_SLより低いときに、低電圧を出力し、第１スイッチ
ング手段の出力が高閾値電圧Ｖ_SHより高いときに、高電
圧を出力し、第２比較手段が、入力選択手段の出力電圧
と、ダウン命令用閾値電圧Ｖｄｏｗｎとを比較し、後者
が前後者より大きいときに、高電圧Ｖ_Hを出力し、後者
が前者以下のときに、低電圧Ｖ_Lを出力し、キードパル
スがクランプ期間を示すときに、第２スイッチング手段
が、第２比較手段の出力電圧を出力し、キードパルスが
クランプ期間を示さないときに、第２スイツチング手段
が、Ｖ_L＜Ｖ_REF＜Ｖ_Hの関係を満たす所定電圧Ｖ_REFを出
力し、第２シュミットトリガ回路が、第２スイッチング
手段の出力が、低閾値電圧Ｖ_SLより低いときに、低電圧
を出力し、第２スイッチング手段の出力が、高閾値電圧
Ｖ_SHより高いときに、高電圧を出力し、第１シュミット
回路の出力に基づいて、アップ命令が出力され、第２シ
ュミット回路の出力に基づいて、ダウン命令が出力され
る。

【００１９】請求項３の構成の増幅器においては、第１
電流変換手段が、ＦＭ復調出力の正相分電圧を電流に変
換し、第２電流変換手段が、ＦＭ復調出力の逆相分電圧
を電流に変換し、電圧変換手段が、第１電流変換手段に
よって得られる電流と、第２電流変換手段によって得ら
れる電流との差に相当する電流を電圧に変換し、直流電
圧変換手段が、第１電流変換手段によって得られる電流
と、第２電流変換手段によって得られる電流との差に相
当する電流の変動を直流電圧に変換する。

【００２０】請求項４の構成のキードＡＦＣ回路におい
ては、第１比較手段が、ＦＭ復調出力の正相分電圧と逆
相分電圧との差電圧と、アップ命令用閾値電圧Ｖｕｐと
を比較し、前者が後者より大きいときに、高電圧Ｖ_Hを
出力し、前者が後者以下のときに、低電圧Ｖ_Lを出力
し、第１Ｄフリップフロップが、第１比較手段の出力を
Ｄ入力とし、キードパルスをクロック入力とし、Ｑ出力
を発生し、第１反転手段が、キードパルスを反転させて
出力し、第１論理積手段が、第１比較手段の出力と、第
１反転手段の出力との論理積を出力し、第２論理積手段
が、第１ＤフリップフロップのＱ出力と、キードパルス
との論理積を出力し、第１論理和手段が、第１論理積手
段の出力と、第２論理積手段の出力との論理和を出力
し、第２比較手段が、ＦＭ復調出力の正相分電圧と逆相
分電圧との差電圧と、ダウン命令用閾値電圧Ｖｄｏｗｎ
とを比較し、後者が前者より大きいときに、高電圧Ｖ_H
を出力し、後者が前者以下のときに、低電圧Ｖ_Lを出力
し、第２Ｄフリップフロップが、第２比較手段の出力を
Ｄ入力とし、キードパルスをクロック入力とし、Ｑ出力
を発生し、第２反転手段が、キードパルスを反転させて
出力し、第３論理積手段が、第２比較手段の出力と、第
２反転手段の出力との論理積を出力し、第４論理積手段
が、第２ＤフリップフロップのＱ出力と、キードパルス
との論理積を出力し、第２論理和手段が、第３論理積手
段の出力と、前記第４論理積手段の出力との論理和を出
力し、第１論理和手段の出力に基づいて、アップ命令が
出力され、第２論理和手段の出力に基づいて、ダウン命
令を出力される。

【００２１】請求項５に記載のキードパルス有無判別回
路においては、スイッチング手段が、キードパルスに対
応するパルスが高レベルのときにオン状態となって、コ
ンデンサを充電し、キードパルスに対応するパルスが低
レベルのときにオフ状態となり、スイッチング手段がオ
フ状態のときに、コンデンサから定電流源を介して放電
され、コンデンサの出力電圧を使用して、キードパルス
の有無が判別される。

【００２２】

【実施例】図１は、本発明のキードＡＦＣ回路の一実施
例の構成を示す。増幅器２は、ＦＭ復調出力を正相と逆
相の差動信号として受けて、正相入力と逆相入力との電
圧差を増幅する。コンパレータ４は、増幅器２の出力電
圧と、周波数を高めるアップ命令用閾値電圧Ｖｕｐとを
比較する。コンパレータ４は、増幅器２の出力電圧がＶ
ｕｐを超えた場合に高電圧Ｖ_H、超えない場合に低電圧
Ｖ_Lを出力する（Ｖ_L＜Ｖ_H）。

【００２３】スイッチ６の一方の入力端子６Ａには、コ
ンパレータ４の出力電圧が供給され、他方の入力端子６
Ｂには、定電圧Ｖ_REFが供給され、出力端子６Ｃは、シ
ュミットトリガ回路８の入力端子に接続されている（た
だし、Ｖ_L＜Ｖ_REF＜Ｖ_H）。スイッチ６は、クランプ区
間（キードパルスがＬｏｗの区間）のみ、入力端子６Ａ
と出力端子６Ｃとを接続状態にして、コンパレータ４の
出力電圧をシュミットトリガ回路８に伝え、それ以外の
区間では、入力端子６Ｂと出力端子６Ｃとを接続状態に
して、定電圧Ｖ_REFをシュミットトリガ回路８に伝え
る。

【００２４】シュミットトリガ回路８は、次の式（１）
の関係を満たす閾値電圧Ｖ_SL，Ｖ_HL、を有し、図２の入
出力特性を有する。

【００２５】

【数１】

【００２６】前述のように、シュミットトリガ回路８に
はクランプ区間に、コンパレータ４の出力Ｖ_Lあるいは
Ｖ_Hが入力される。シュミットトリガ回路８は、入力電
圧が増大して閾値電圧Ｖ_SHを越えると、出力電圧をＶ_SH
とし、入力電圧が減少して閾値電圧Ｖ_SHより小さくなる
と、出力電圧をＶ_SLとしる。また、シュミットトリガ回
路８は、クランプ区間以外では、Ｖ_REFが入力されるの
で、図２に示されているように状態は変化しない。

【００２７】コンパレータ１０は、シュミットトリガ回
路８の出力を閾値電圧Ｖ_REFと比較し、シュミットトリ
ガ回路の出力がＶ_SLのときにＨｉｇｈを、Ｖ_SHの時Ｌｏ
ｗを出力し、Ｈｉｇｈの時にＡＦＣアップ命令として局
部発振周波数を高めるように命令を出す。

【００２８】コンパレータ１４は、増幅器２の出力電圧
と、周波数を低めるダウン命令用閾値電圧Ｖｄｏｗｎと
を比較する。コンパレータ１４は、増幅器２の出力電圧
がＶｄｏｗｎより低い場合に高電圧Ｖ_H、低くない場合
に低電圧Ｖ_Lを出力する（Ｖ_L＜Ｖ_H）。

【００２９】スイッチ１６の一方の入力端子１６Ａに
は、コンパレータ１４の出力電圧が供給され、他方の入
力端子１６Ｂには、定電圧Ｖ_REFが供給され、出力端子
１６Ｃは、シュミットトリガ回路１８の入力端子に接続
されている。スイッチ１６は、クランプ区間（キードパ
ルスがＬｏｗの区間）のみ、入力端子１６Ａと出力端子
１６Ｃとを接続状態にして、コンパレータ１４の出力電
圧をシュミットトリガ回路１８に伝え、それ以外の区間
では、入力端子１６Ｂと出力端子１６Ｃとを接続状態に
して、定電圧Ｖ_REFをシュミットトリガ回路１８に伝え
る。

【００３０】シュミットトリガ回路１８は、シュミット
トリガ回路８と同じ閾値電圧Ｖ_SLおよびＶ_HLならびに同
じ入出力特性を有する。前述のように、シュミットトリ
ガ回路１８にはクランプ区間に、コンパレータ１４の出
力Ｖ_LあるいはＶ_Hが入力される。シュミットトリガ回路
１８は、入力電圧が増大して閾値電圧Ｖ_SHを越えると、
出力電圧をＶ_SHとし、入力電圧が減少して閾値電圧Ｖ_SH
より小さくなると、出力電圧をＶ_SLとしる。また、シュ
ミットトリガ回路１８は、クランプ区間以外では、Ｖ
_REFが入力されるので、図２に示されているように状態
は変化しない。

【００３１】コンパレータ２０は、シュミットトリガ回
路１８の出力を閾値電圧Ｖ_REFと比較し、シュミットト
リガ回路の出力がＶ_SLのときにＨｉｇｈを、Ｖ_SHの時Ｌ
ｏｗを出力し、Ｈｉｇｈの時にＡＦＣダウン命令として
局部発振周波数を低めるように命令を出す。

【００３２】上述のように、図１の実施例では、クラン
プ区間のみ入力された信号の正相と逆相との電圧差を検
出して閾値電圧ＶｕｐおよびＶｄｏｗｎを越えるかどう
か判別しその結果をＡＦＣ命令とするが、クランプ区間
以外ではＡＦＣ命令の変化はなくキードパルスがＨｉｇ
ｈとなる直前の状態を保持（ラッチ）する。

【００３３】従来のサンプルホールドを用いたキードＡ
ＦＣ回路（図１２）と図１の実施例と比較すれば、図１
の実施例は、ホールドコンデンサＣＨを用いるサンプル
ホールド回路を使用しないのでＩＣ化を考えた場合、ホ
ールドコンデンサ（２個）分の外部部品数およびＩＣの
ピン数を削減でき、従ってコストを低くできるととも
に、基板占有面積の低減によりコンパクト化を実現でき
る。特に、ＦＭ復調器のＩＣ化は、このＡＦＣ回路だけ
でなく、第２中間周波増幅およびＡＧＣ回路、映像信号
処理回路、音声復調回路等の周辺回路をも内蔵する方向
となってきているので、外部部品及びピン数の削減は重
要課題であり、本発明はこれに大きく貢献しうるもので
ある。

【００３４】図３は、平均値ＡＦＣとキードＡＦＣを併
用する場合の本発明の実施例を示すブロック図である。
ここでは、ＡＦＣ入力、すなわちＦＭ復調出力の正相分
電圧と逆相分電圧との電圧差をキードＡＦＣ用増幅器３
２と平均値ＡＦＣ用増幅器３４とにより別個に増幅す
る。平均値ＡＦＣ用増幅器３４は、従来通りコンデンサ
Ｃ１によりＬＰＦ（ローパスフィルタ）を構成して入力
電圧の変動をＤＣ電圧化している。キードＡＦＣ用増幅
器３２の出力電圧は、スイッチ３６の一方の入力端子３
６Ａに供給され、平均値ＡＦＣ用増幅器３４の出力電圧
は、スイッチ３６の他方の入力端子３６Ｂに供給され
る。

【００３５】スイッチ３６は、キードパルス有無判別回
路３８がキードパルスの存在を検出すると、入力端子３
６Ａと出力端子３６Ｃとを接続状態として、キードＡＦ
Ｃ用増幅器３２の出力をコンパレータ４および１４に供
給する。また、スイッチ３６は、キードパルス有無判別
回路３８がキードパルスが無いと判断すると、入力端子
３６Ｂと出力端子３６Ｃとを接続状態として、平均値Ａ
ＦＣ用増幅器３４の出力をコンパレータ４および１４に
供給する。コンパレータ４および１４以降の構成は、図
１の実施例を使用できる。平均値ＡＦＣ用増幅器３４と
キードＡＦＣ用増幅器３２のゲインを変える事でＡＦＣ
のアップ命令もダウン命令も出さない周波数範囲である
不感帯幅を別々に設定することが可能となり、キードＡ
ＦＣを行うＭＵＳＥ受信時のＡＦＣ動作を平均値ＡＦＣ
より厳しく設定したりできる。

【００３６】また、増幅器３２および３４を、図４に示
すように部分的に共有して構成する事ができる。ＦＭ復
調出力の正相分電圧は、ＮＰＮトランジスタＱ１のベー
スに供給される。ＦＭ復調出力の逆相分電圧は、ＮＰＮ
トランジスタＱ２のベースに供給される。

【００３７】ＮＰＮトランジスタＱ１のコレクタは、Ｐ
ＮＰトランジスタＰ１のコレクタに接続され、ＮＰＮト
ランジスタＱ１のエミッタは、定電流源Ｉ１を介して接
地されている。ＰＮＰトランジスタＰ１のコレクタとベ
ースとが接続され、ＰＮＰトランジスタＰ１のエミッタ
は、抵抗Ｒ２を介してバイアス電圧源に接続されてい
る。

【００３８】ＮＰＮトランジスタＱ２のコレクタは、Ｐ
ＮＰトランジスタＰ２のコレクタに接続され、ＮＰＮト
ランジスタＱ２のエミッタは、定電流源Ｉ２を介して接
地されている。ＰＮＰトランジスタＰ２のコレクタとベ
ースとが接続され、ＰＮＰトランジスタＰ２のエミッタ
は、抵抗Ｒ３を介してバイアス電圧源に接続されてい
る。ＮＰＮトランジスタＱ１およびＱ２のエミッタ間に
は、抵抗Ｒ１が接続されている。ＮＰＮトランジスタＱ
１は、ＦＭ復調出力の正相分電圧を電流に変換する。Ｎ
ＰＮトランジスタＱ２は、ＦＭ復調出力の逆相分電圧を
電流に変換する。

【００３９】ＰＮＰトランジスタＰ１のベースは、ＰＮ
ＰトランジスタＰ３のベースに接続されている。ＰＮＰ
トランジスタＰ３のエミッタは、抵抗Ｒ５を介してバイ
アス電圧源に接続されている。ＰＮＰトランジスタＰ３
のコレクタは、ＮＰＮトランジスタＱ３のコレクタに接
続されている。ＮＰＮトランジスタＱ３のエミッタは、
抵抗Ｒ４を介して接地されている。ＮＰＮトランジスタ
Ｑ３のコレクタとベースとが接続されている。

【００４０】ＰＮＰトランジスタＰ２のベースは、ＰＮ
ＰトランジスタＰ４のベースに接続されている。ＰＮＰ
トランジスタＰ４のエミッタは、抵抗Ｒ７を介してバイ
アス電圧源に接続されている。ＰＮＰトランジスタＰ４
のコレクタは、ＮＰＮトランジスタＱ４のコレクタに接
続されている。ＮＰＮトランジスタＱ４のエミッタは、
抵抗Ｒ６を介して接地されている。ＮＰＮトランジスタ
Ｑ３のベースとＮＰＮトランジスタＱ４のベースが接続
されている。

【００４１】ＰＮＰトランジスタＰ３のベースは、ＰＮ
ＰトランジスタＰ５のベースに接続されている。ＰＮＰ
トランジスタＰ５のエミッタは、抵抗Ｒ９を介してバイ
アス電圧源に接続されている。ＰＮＰトランジスタＰ５
のコレクタは、ＮＰＮトランジスタＱ５のコレクタに接
続されている。ＮＰＮトランジスタＱ５のエミッタは、
抵抗Ｒ８を介して接地されている。ＮＰＮトランジスタ
Ｑ５のコレクタとベースとが接続されている。

【００４２】ＰＮＰトランジスタＰ４のベースは、ＰＮ
ＰトランジスタＰ６のベースに接続されている。ＰＮＰ
トランジスタＰ６のエミッタは、抵抗Ｒ１１を介してバ
イアス電圧源に接続されている。ＰＮＰトランジスタＰ
６のコレクタは、ＮＰＮトランジスタＱ６のコレクタに
接続されている。ＮＰＮトランジスタＱ６のエミッタ
は、抵抗Ｒ１０を介して接地されている。ＮＰＮトラン
ジスタＱ５のベースとＮＰＮトランジスタＱ６のベース
が接続されている。

【００４３】ＰＮＰトランジスタＰ４のコレクタには、
ＮＰＮトランジスタＱ７のエミッタおよびＰＮＰトラン
ジスタＰ７のエミッタが接続されている。ＮＰＮトラン
ジスタＱ７のコレクタは、バイアス電圧源に接続されて
いる。ＰＮＰトランジスタＰ７のコレクタは、接地され
ている。ＮＰＮトランジスタＱ７のベースと接地点との
間には、一定電圧Ｖ２の電圧源が接続されている。ＰＮ
ＰトランジスタＰ７のベースと接地点との間には、一定
電圧Ｖ１の電圧源が接続されている。ＰＮＰトランジス
タＰ４のコレクタには、また、抵抗Ｒ１２の一端が接続
され、抵抗Ｒ１２の他端は、一定電圧Ｖ_REFの電圧源を
介して接地されている。

【００４４】ＰＮＰトランジスタＰ６のコレクタには、
ＮＰＮトランジスタＱ８のエミッタおよびＰＮＰトラン
ジスタＰ８のエミッタが接続されている。ＮＰＮトラン
ジスタＱ８のコレクタは、バイアス電圧源に接続されて
いる。ＰＮＰトランジスタＰ８のコレクタは、接地され
ている。ＮＰＮトランジスタＱ８のベースと接地点との
間には、一定電圧Ｖ２の電圧源が接続されている。ＰＮ
ＰトランジスタＰ８のベースと接地点との間には、一定
電圧Ｖ１の電圧源が接続されている。ＰＮＰトランジス
タＰ６のコレクタには、また、抵抗Ｒ１３の一端が接続
され、抵抗Ｒ１３の他端は、一定電圧Ｖ_REFの電圧源を
介して接地されている。ＰＮＰトランジスタＰ６のコレ
クタと接地点との間には、コンデンサＣ１が接続されて
いる。

【００４５】ＰＮＰトランジスタＰ１，Ｐ３およびＰ５
は、カレントミラーを構成し、これらのトランジスタに
流れる電流は等しい。ＰＮＰトランジスタＰ２，Ｐ４お
よびＰ６は、カレントミラーを構成し、これらのトラン
ジスタに流れる電流は等しい。ＮＰＮトランジスタＱ３
およびＱ４は、カレントミラーを構成し、これらのトラ
ンジスタに流れる電流は等しい。ＮＰＮトランジスタＱ
５およびＱ６は、カレントミラーを構成し、これらのト
ランジスタに流れる電流は等しい。従って、ＰＮＰトラ
ンジスタＰ３およびＰ４のコレクタ電流の差が、抵抗Ｒ
１２に流れて電圧に変換される。また、ＰＮＰトランジ
スタＰ５およびＰ６のコレクタ電流の差が、抵抗Ｒ１３
およびコンデンサＣ１によって直流電圧に変換される。

【００４６】図４の増幅器のゲインは、キードＡＦＣ用
については、抵抗Ｒ１と抵抗Ｒ１２との比によって、平
均値ＡＦＣ用については、抵抗Ｒ１と抵抗Ｒ１３との比
で決まり、Ｒ１２＝Ｒ１３とすることでゲインを等しく
できる。また、平均値ＡＦＣのＬＰＦの時定数はＲ１３
とＣ１で定まる。なお、トランジスタＱ７，Ｑ８，Ｐ７
およびＰ８は、リミッタとして作用し、出力の上限及び
下限を定めて出力を制限するもので不要な電圧による回
路の誤動作を防いでいる。Ｖｄｏｗｎ及びＶｕｐとの関
係は、次の式（２）及び式（３）のように定める。

【００４７】

【数２】

【００４８】

【数３】

【００４９】図５は、図１のスイッチ６、シュミットト
リガ回路８およびコンパレータ１０から成るラッチ回
路、またはスイッチ１６、シュミットトリガ回路１８お
よびコンパレータ２０から成るラッチ回路の代わりに使
用できるディジタル回路の例を示す。

【００５０】図５の回路は、入力端子Ｄから供給される
図１のコンパレータ４（またはコンパレータ１４）の出
力をＤ入力とし、入力端子Ｇから供給されるキードパル
スをクロック入力とし、Ｑ出力を発生するＤフリップフ
ロップ５１と、キードパルスを反転させて出力するイン
バータ５４と、図１のコンパレータ４（またはコンパレ
ータ１４）の出力と、インバータ５４の出力との論理積
を出力するＡＮＤゲート５２と、Ｄフリップフロップ５
１のＱ出力と、キードパルスとの論理積を出力するＡＮ
Ｄゲート５３と、ＡＮＤゲート５２の出力と、ＡＮＤゲ
ート５３の出力との論理和を出力するＯＲゲート５５と
を備えている。

【００５１】図５の回路においては、Ｄフリップフロッ
プ５１を用いてキードパルスがＨｉｇｈとなる瞬間の図
１のコンパレータ４（またはコンパレータ１４）の出力
を保持し、キードパルスがＬｏｗのときは、図１のコン
パレータ４（またはコンパレータ１４）の出力をそのま
ま出力し、キードパルスがＨｉｇｈのときは、フリップ
フロップ５１の保持出力を出力としている。

【００５２】図６は、本発明のキードパルス有無判別回
路の一実施例の構成を示す。コンパレータ６１は、抵抗
Ｒを介して入力されたキードパルスを閾値電圧Ｖ１１と
比較し、その結果をスイッチ６２の制御端子に出力す
る。スイッチ６２の一方の入力端子６２Ｈには、高電圧
Ｖ_Hが供給され、他方の入力端子６２Ｌには、低電圧Ｖ_L
が供給される。

【００５３】スイッチ６２は、コンパレータ６１の出力
結果がＨｉｇｈの時、入力端子６２Ｈと出力端子６２Ｃ
とを接続状態にして高電圧Ｖ_Hを選択して出力し、コン
パレータ６１の出力結果がＬｏｗののときには、入力端
子６２Ｌと出力端子６２Ｃとを接続状態にして低電圧Ｖ
_Lを選択し出力する。スイッチ６２の出力は、充放電回
路６３のＮＰＮトランジスタＱのベースに入力する。Ｎ
ＰＮトランジスタＱのエミッタは、コンデンサＣを介し
て接地されるとともに、定電流源Ｉを介して接地されて
いる。

【００５４】ＮＰＮトランジスタＱは、充放電の切り替
えスイッチの役割を果たし、また、充電時の電流供給源
となる。ＮＰＮトランジスタＱの電流供給能力を大きく
することによって、瞬時にコンデンサＣを充電してコン
デンサＣの電圧Ｖ_Cを（Ｖ_H−Ｖ_BE）まで上昇させること
ができる（ただし、Ｖ_BEはＮＰＮトランジスタＱのベー
スエミッタ間電圧）。放電時は、ＮＰＮトランジスタＱ
はオフ状態となり、定電流源Ｉにより放電され、コンデ
ンサＣの電圧Ｖ_Cは、（Ｖ_L−Ｖ_BE）まで下がる。この時
のＶ_Cは、放電時間をｔとすれば、式（４）に示される
ようになり、直線的に降下する。

【００５５】

【数４】

【００５６】最後に、コンパレータ６４により充放電回
路６３の出力Ｖ_Cと閾値電圧Ｖ１２とを比較し、Ｖ_C＞Ｖ
１２場合にキードパルス有の判別信号を、Ｖ_C＜Ｖ１２
の場合にキードパルス無の判別信号を出力する。

【００５７】ところで、コンパレータ６１の出力を直接
充放電回路６３に入力せずに、ＳＷ６２を介して入力す
ることで、Ｖ_HとＶ_Lの間の電圧の誤差を抑えることがで
き、またＶ_HとＶ_Lの中間電圧が充放電回路６３に入力さ
れないので、コンパレータ６１へのキードパルスの入力
が閾値電圧Ｖ１１付近である場合の誤動作を回避するこ
とができる。

【００５８】図７は、入力の条件を変えた場合の図６の
各部の電圧を示す。（ａ）のキードパルス有の場合、ク
ランプ区間（キードパルスＬｏｗ）では、充放電回路６
３にはＶ_Lが入力され、ＮＰＮトランジスタＱがオフ状
態となり、定電流源Ｉの放電電流によりコンデンサＣが
放電し、コンデンサ電圧Ｖ_Cが降下するが、Ｔ_Pをキード
パルスＬｏｗの時間とすると、ＩとＣの値を次式（５）

【００５９】

【数５】

【００６０】が成立するように定める事により、コンデ
ンサ電圧Ｖ_Cが降下してＶ１２となる前に、キードパル
スがＨｉｇｈとなり、ＮＰＮトランジスタＱがオン状態
となって充電電流をコンデンサＣに供給するため、コン
デンサ電圧Ｖ_Cは、瞬時に、（Ｖ_H−Ｖ_BE）となる。従っ
て、（ａ）の場合必ずＶ_C＞Ｖ１２となって判別出力は
常にＨｉｇｈ（有判別）となる。

【００６１】（ｂ）のキードパルス終了時には、キード
パルスはＬｏｗとなりコンデンサ電圧Ｖ_Cが低下してい
くが、（ａ）の場合と異なり、Ｔ_P時間後もキードパル
スはＨｉｇｈとならないので、更にコンデンサ電圧Ｖ_C
が低下し、Ｖ_C＜Ｖ１２となり、（Ｖ_L−Ｖ_BE）となるま
で下がる。従って、Ｖ_C＜Ｖ１２となった瞬間、判別出
力がＬｏｗ（無判別）となる。キードパルスが終了して
から判別出力がＬｏｗとなるまでの時間Ｔ_DはＴ_P＜Ｔ_D
である。

【００６２】（Ｃ）のキードパルス無の場合、充放電回
路６３には、Ｖ_Lが入力され、コンデンサＶ_Cは（Ｖ_L−
Ｖ_BE）となり、判別出力はＬｏｗ（無判別）となる。

【００６３】なお、各定電圧の関係は、次式（６）およ
び（７）が成立するように定める必要がある。

【００６４】

【数６】

【００６５】

【数７】

【００６６】なお、式（５）において、（Ｖ_H−Ｖ_BE）
とＶ１２の差を２Ｖ（すなわちＶ_H−Ｖ_BE−Ｖ２＝２
Ｖ）、Ｔ_Pを１７μｓ、Ｉを５μＡとすれば、Ｃは、次
式（８）

【００６７】

【数８】

【００６８】となり、クランプ区間（Ｔ_P＝１７μｓ）
のキードパルス判別に必要なコンデンサＣの容量は、少
なくとも、４２．５ｐＦの容量が必要となる。ここで、
Ｃ＝５０ｐＦとすれば、Ｔ_Dは、次の式（９）のように
なる。

【００６９】

【数９】

【００７０】従って、図６の実施例は、図１３の従来回
路と比較すると、コンデンサの容量が数μＦから５０ｐ
Ｆとかなり小さくなり、また、キードパルス終了時の有
無判別の切り替わる時間も数十秒から２０ｍ秒とかなり
短くなる。

【００７１】５０ｐＦ程度のコンデンサであればＩＣに
内蔵できるので、図６のキードパルス有無判別回路の実
施例全体を外部部品無しでＩＣ化することが可能とな
り、外部部品の削減およびピン数の削減が可能となり、
部品コストおよび占有面積の低減を実現できる。また、
キードパルス終了時の有無判別の切り替わる時間の短縮
により、より正確な機能切り替えが可能となる。

【００７２】図６の本発明のキードパルス有無判別回路
の実施例の判別結果を用いて以下の様な種々の機能の切
り替えが考えられる。

【００７３】図８は、図６の実施例を、平均値ＡＦＣ回
路およびキードＡＦＣ回路の切り替えに使用した例を示
す。平均値ＡＦＣ回路１０８Ａは、ＦＭ復調器１０６の
検波出力を受けて、スイッチ１０９の一方の入力端子
に、平均値ＡＦＣ命令を出力する。キードＡＦＣ回路１
０８Ｂは、ＦＭ復調器１０６の検波出力を受けて、スイ
ッチ１０９の他方の入力端子に、キードＡＦＣ命令を出
力する。キードパルス有無判別回路１１０は、図６の回
路であり、ＭＵＳＥデコーダ１０７からのキードパルス
を入力とし、キードパルスの有無を判別し、判別結果を
スイッチ１０９の制御端子に出力する。スイッチ１０９
は、キードパルス有りの判別結果を受けたときには、キ
ードＡＦＣ回路１０８Ｂの命令を第２局部発振器１０３
に出力し、キードパルス無しの判別結果を受けたときに
は、平均値ＡＦＣ回路１０８Ａの命令を第２局部発振器
１０３に出力する。従って、キードパルス有無の判別を
行うことによりＭＵＳＥ放送であるか否かの判断を行
い、キードＡＦＣ回路と平均値ＡＦＣ回路を使い分ける
ことができる。

【００７４】図９は、図６の実施例を、ＦＭ復調出力の
周波数特性切り替えに使用した例を示す。ＬＰＦ１０８
Ｃは、ＦＭ復調器１０６の出力のうち６．５ＭＨｚより
高い周波数成分を除去して、スイッチ１０９Ａの一方の
入力端子に出力する。ＬＰＦ１０８Ｄは、ＦＭ復調器１
０６の出力のうち９ＭＨｚより高い周波数成分を除去し
て、スイッチ１０９Ａの他方の入力端子に出力する。キ
ードパルス有無判別回路１１０は、図６の回路であり、
ＭＵＳＥデコーダ１０７からのキードパルスを入力と
し、キードパルスの有無を判別し、判別結果をスイッチ
１０９Ａの制御端子に出力する。スイッチ１０９Ａは、
キードパルス有りの判別結果を受けたときには、ＬＰＦ
１０８Ｄの出力を選択して出力する。スイッチ１０９Ａ
は、キードパルス無しの判別結果を受けたときには、Ｌ
ＰＦ１０８Ｃの出力を選択して出力する。ＭＵＳＥ信号
は、帯域が広い（〜８ＭＨＺ）ので周波数特性を伸ばす
必要があり、それ以外の信号では、不要な高域（６．５
ＭＨＺ〜）をカットして、Ｓ／Ｎを良くする必要があ
る。図９の回路では、ＭＵＳＥ信号に対しては、ＬＰＦ
１０８Ｄにより９ＭＨｚより高い周波数成分をカット
し、それ以外の信号に対してはＬＰＦ１０８Ｃにより
６．５ＭＨｚより高い周波数成分をカットするので、こ
の様な要求を満たすことができる。

【００７５】図１０は、図６の実施例を、ＦＭ復調出力
のノイズ抜き取りフィルタの切り替えに使用した例を示
す。ＢＰＦ（バンドパスフィルタ）１０８Ｅは、ＦＭ復
調器１０６の出力のうち８ＭＨｚ付近の周波数成分を抜
き取って、スイッチ１０９Ｂの一方の入力端子に出力す
る。ＢＰＦ１０８Ｆは、ＦＭ復調器１０６の出力のうち
１１ＭＨｚ付近の周波数成分を抜き取って、スイッチ１
０９Ｂの他方の入力端子に出力する。キードパルス有無
判別回路１１０は、図６の回路であり、ＭＵＳＥデコー
ダ１０７からのキードパルスを入力とし、キードパルス
の有無を判別し、判別結果をスイッチ１０９Ｂの制御端
子に出力する。スイッチ１０９Ｂは、キードパルス有り
の判別結果を受けたときには、ＢＰＦ１０８Ｆの出力を
選択してノイズ検出器１１１に出力する。スイッチ１０
９Ｂは、キードパルス無しの判別結果を受けたときに
は、ＢＰＦ１０８Ｅの出力を選択してノイズ検出器１１
１に出力する。ＭＵＳＥ信号は、８ＭＨｚ程度までの信
号帯域を有するので、Ｃ／Ｎを検出するには、ｆ₀を８
ＭＨｚより高い例えば１１ＭＨｚにすべきであり、ＭＵ
ＳＥ以外の信号では、ｆ₀を８ＭＨｚ付近に設定すべき
であるが、図１０の回路により、この要求を満たすこと
ができる。

【００７６】上記例のほか、図６の回路を、ＭＵＳＥ信
号受信時の表示のための回路に使用することができる。

【００７７】

【発明の効果】請求項１のキードＡＦＣ回路によれば、
シュミットトリガ回路を用いたラッチ回路を使用するの
で、ホールド用コンデンサ（数万ｐＦ以上）を不要にで
きるから、ＩＣ化した場合に、外付部品およびピン数を
削減できるとともに、占有面積を縮小でき、さらに、コ
ンデンサに飛び込むノイズを無くすことができる。

【００７８】請求項２のキードＡＦＣ回路によれば、キ
ードパルスが入力されたと判断したときに、ＦＭ復調出
力の正相分電圧と逆相分電圧との差電圧の増幅出力を選
択して出力し、キードパルスが入力されていないと判断
したときに、ＦＭ復調出力の正相分電圧と逆相分電圧と
の差電圧の変動を直流電圧化した出力を選択して出力す
るので、請求項１のシュミットトリガ回路を使用したキ
ードＡＦＣ回路に平均値ＡＦＣ回路の機能を持たせるこ
とができる。

【００７９】請求項３の増幅器によれば、ＦＭ復調出力
の正相分電圧を電流に変換する第１電流変換手段と、Ｆ
Ｍ復調出力の逆相分電圧を電流に変換する第２電流変換
手段と、第１電流変換手段によって得られる電流と、第
２電流変換手段によって得られる電流との差に相当する
電流を電圧に変換する電圧変換手段と、第１電流変換手
段によって得られる電流と、第２電流変換手段によって
得られる電流との差に相当する電流の変動を直流電圧に
変換する直流電圧変換手段とを備えるので、キードＡＦ
Ｃ用電圧および平均値ＡＦＣ用電圧の双方を一部部品を
共通にして発生することができる。

【００８０】請求項４のキードＡＦＣ回路によれば、Ｄ
フリップフロップを用いたラッチ回路を使用するので、
ホールド用コンデンサ（数万ｐＦ以上）を不要にできる
から、ＩＣ化した場合に、外付部品およびピン数を削減
できるとともに、占有面積を縮小でき、さらに、コンデ
ンサに飛び込むノイズを無くすことができる。

【００８１】請求項５に記載のキードパルス有無判別回
路によれば、スイッチング手段が、キードパルスに対応
するパルスが高レベルのときにオン状態となって、コン
デンサを充電し、キードパルスに対応するパルスが低レ
ベルのときにオフ状態となり、スイッチング手段がオフ
状態のときに、コンデンサから定電流源を介して放電を
行い、コンデンサの出力電圧を使用して、キードパルス
の有無を判別するので、充電を瞬時に、放電を一定の時
定数で行うことができるから、コンデンサの容量が数１
０ｐＦ程度であっても、キードパルスの有無を判別でき
る。従って、ＩＣ化した場合に、外部部品およびピン数
を削減でき（コストダウン）、判別の切り替わる時間を
短縮できる（時定数が小さくなったため）。

【図面の簡単な説明】

【図１】本発明のキードＡＦＣ回路の一実施例の構成を
示すブロック図である。

【図２】図１のシュミットトリガ回路８および１８の入
出力特性を示す特性図である。

【図３】平均値ＡＦＣ回路を併用した本発明のキードＡ
ＦＣ回路の一実施例の構成を示すフロック図である。

【図４】キードＡＦＣ用の差動電圧および平均値ＡＦＣ
用差動電圧を発生できる本発明の増幅器の一実施例を示
す回路図である。

【図５】図１のスイッチ６、シュミットトリガ回路８お
よびコンパレータ１０の代わりに、または図１のスイッ
チ１６、シュミットトリガ回路１８およびコンパレータ
２０の代わりに使用できる本発明のディジタル回路の一
実施例を示すブロック図である。

【図６】本発明のキードパルス有無判別回路の一実施例
の構成を示す回路図である。

【図７】図６の実施例の各部の電圧変化を示すタイミン
グ図である。

【図８】図６の実施例を、平均値ＡＦＣ回路およびキー
ドＡＦＣ回路の切り替えに使用した例を示すブロック図
である。

【図９】図６の実施例を、ＦＭ復調出力の周波数特性切
り替えに使用した例を示すブロック図である。

【図１０】図６の実施例を、ＦＭ復調出力のノイズ抜き
取りフィルタの切り替えに使用した例を示すブロック図
である。

【図１１】従来の衛星放送受信機の一例を示すブロック
図である。

【図１２】従来のキードＡＦＣ回路の一例を示すブロッ
ク図である。

【図１３】従来のパルス有無判別回路の一例を示す回路
図である。

【符号の説明】

４コンパレータ６スイッチ８シュミットトリガ回路１０コンパレータ１４コンパレータ１６スイッチ１８シュミットトリガ回路２０コンパレータ３２キードＡＦＣ用増幅器３４平均値ＡＦＣ用増幅器３６スイッチ３８キードパルス有無判別回路５１Ｄフリップフロップ５２，５３ＡＮＤゲート５４インバータ５５ＯＲゲート６１コンパレータ６２スイッチ６３充放電回路６４コンパレータ１１０キードパルス有無判別回路１０９，１０９Ａ，１０９ＢスイッチＣ，Ｃ１コンデンサＰ１乃至Ｐ８ＰＮＰトランジスタＱ，Ｑ１乃至Ｑ８ＮＰＮトランジスタＲ，Ｒ１乃至Ｒ１３抵抗

Claims

【特許請求の範囲】

【請求項１】ＦＭ復調出力の正相分電圧と逆相分電圧
との差電圧ならびにキードパルスを受けて、周波数を高
めるアップ命令、または周波数を低めるダウン命令を発
するキードＡＦＣ回路において、前記差電圧と、アップ命令用閾値電圧Ｖｕｐとを比較
し、前者が後者より大きいときに、高電圧Ｖ_Hを出力
し、前者が後者以下のときに、低電圧Ｖ_Lを出力する第
１比較手段と、前記キードパルスがクランプ期間を示すときに、前記第
１比較手段の出力電圧を出力し、前記キードパルスがク
ランプ期間を示さないときに、Ｖ_L＜Ｖ_REF＜Ｖ_Hの関係
を満たす所定電圧Ｖ_REFを出力する第１スイッチング手
段と、Ｖ_L＜Ｖ_SL＜Ｖ_REF＜Ｖ_SH＜Ｖ_Hの関係を満たす低閾値電
圧Ｖ_SLおよび高閾値電圧Ｖ_SHを有し、前記第１スイッチ
ング手段の出力が、低閾値電圧Ｖ_SLより低いときに、低
電圧を出力し、前記第１スイッチング手段の出力が、高
閾値電圧Ｖ_SHより高いときに、高電圧を出力する第１シ
ュミットトリガ回路と、前記差電圧と、ダウン命令用閾値電圧Ｖｄｏｗｎとを比
較し、後者が前者より大きいときに、高電圧Ｖ_Hを出力
し、後者が前者以下のときに、低電圧Ｖ_Lを出力する第
２比較手段と、前記キードパルスがクランプ期間を示すときに、前記第
２比較手段の出力電圧を出力し、前記キードパルスがク
ランプ期間を示さないときに、Ｖ_L＜Ｖ_REF＜Ｖ_Hの関係
を満たす所定電圧Ｖ_REFを出力する第２スイッチング手
段と、Ｖ_L＜Ｖ_SL＜Ｖ_REF＜Ｖ_SH＜Ｖ_Hの関係を満たす低閾値電
圧Ｖ_SLおよび高閾値電圧Ｖ_SHを有し、前記第２スイッチ
ング手段の出力が、低閾値電圧Ｖ_SLより低いときに、低
電圧を出力し、前記第２スイッチング手段の出力が、高
閾値電圧Ｖ_SHより高いときに、高電圧を出力する第２シ
ュミットトリガ回路とを備え、前記第１シュミット回路の出力に基づいて、前記アップ
命令を出力し、前記第２シュミット回路の出力に基づい
て、前記ダウン命令を出力することを特徴とするキード
ＡＦＣ回路。
【請求項２】ＦＭ復調出力の正相分電圧と逆相分電圧
との差電圧ならびにキードパルスを受けて、周波数を高
めるアップ命令、または周波数を低めるダウン命令を発
するキードＡＦＣ回路において、前記キードパルスの入力の有無を判別する判別手段と、前記差電圧を増幅して出力する第１増幅手段と、前記差電圧の変動を直流電圧化して出力する第２増幅手
段と、前記判別手段が、前記キードパルスが入力されたと判断
したときに、前記第１増幅手段の出力を選択して出力
し、前記判別手段が、前記キードパルスが入力されてい
ないと判断したときに、前記第２増幅手段の出力を選択
して出力する入力選択手段と、前記入力選択手段の出力電圧と、アップ命令用閾値電圧
Ｖｕｐとを比較し、前者が後者より大きいときに、高電
圧Ｖ_Hを出力し、前者が後者以下のときに、低電圧Ｖ_Lを
出力する第１比較手段と、前記キードパルスがクランプ期間を示すときに、前記第
１比較手段の出力電圧を出力し、前記キードパルスがク
ランプ期間を示さないときに、Ｖ_L＜Ｖ_REF＜Ｖ_Hの関係
を満たす所定電圧Ｖ_REFを出力する第１スイッチング手
段と、Ｖ_L＜Ｖ_SL＜Ｖ_REF＜Ｖ_SH＜Ｖ_Hの関係を満たす低閾値電
圧Ｖ_SLおよび高閾値電圧Ｖ_SHを有し、前記第１スイッチ
ング手段の出力が、低閾値電圧Ｖ_SLより低いときに、低
電圧を出力し、前記第１スイッチング手段の出力が、高
閾値電圧Ｖ_SHより高いときに、高電圧を出力する第１シ
ュミットトリガ回路と、前記入力選択手段の出力電圧と、ダウン命令用閾値電圧
Ｖｄｏｗｎとを比較し、後者が前者より大きいときに、
高電圧Ｖ_Hを出力し、後者が前者以下のときに、低電圧
Ｖ_Lを出力する第２比較手段と、前記キードパルスがクランプ期間を示すときに、前記第
２比較手段の出力電圧を出力し、前記キードパルスがク
ランプ期間を示さないときに、Ｖ_L＜Ｖ_REF＜Ｖ_Hの関係
を満たす所定電圧Ｖ_REFを出力する第２スイッチング手
段と、Ｖ_L＜Ｖ_SL＜Ｖ_REF＜Ｖ_SH＜Ｖ_Hの関係を満たす低閾値電
圧Ｖ_SLおよび高閾値電圧Ｖ_SHを有し、前記第２スイッチ
ング手段の出力が、低閾値電圧Ｖ_SLより低いときに、低
電圧を出力し、前記第２スイッチング手段の出力が、高
閾値電圧Ｖ_SHより高いときに、高電圧を出力する第２シ
ュミットトリガ回路とを備え、前記第１シュミット回路の出力に基づいて、前記アップ
命令を出力し、前記第２シュミット回路の出力に基づい
て、前記ダウン命令を出力することを特徴とするキード
ＡＦＣ回路。
【請求項３】ＦＭ復調出力の正相分電圧を電流に変換
する第１電流変換手段と、ＦＭ復調出力の逆相分電圧を電流に変換する第２電流変
換手段と、前記第１電流変換手段によって得られる電流と、前記第
２電流変換手段によって得られる電流との差に相当する
電流を電圧に変換する電圧変換手段と、前記第１電流変換手段によって得られる電流と、前記第
２電流変換手段によって得られる電流との差に相当する
電流の変動を直流電圧に変換する直流電圧変換手段とを
備えることを特徴とする増幅器。
【請求項４】ＦＭ復調出力の正相分電圧と逆相分電圧
との差電圧ならびにキードパルスを受けて、周波数を高
めるアップ命令、または周波数を低めるダウン命令を発
するキードＡＦＣ回路において、前記差電圧と、アップ命令用閾値電圧Ｖｕｐとを比較
し、前者が後者より大きいときに、高電圧Ｖ_Hを出力
し、前者が後者以下のときに、低電圧Ｖ_Lを出力する第
１比較手段と、前記第１比較手段の出力をＤ入力とし、前記キードパル
スをクロック入力とし、Ｑ出力を発生する第１Ｄフリッ
プフロップと、前記キードパルスを反転させて出力する第１反転手段
と、前記第１比較手段の出力と、前記第１反転手段の出力と
の論理積を出力する第１論理積手段と、前記第１ＤフリップフロップのＱ出力と、前記キードパ
ルスとの論理積を出力する第２論理積手段と、前記第１論理積手段の出力と、前記第２論理積手段の出
力との論理和を出力する第１論理和手段と、前記差電圧と、ダウン命令用閾値電圧Ｖｄｏｗｎとを比
較し、後者が前者より大きいときに、高電圧Ｖ_Hを出力
し、後者が前者以下のときに、低電圧Ｖ_Lを出力する第
２比較手段と、前記第２比較手段の出力をＤ入力とし、前記キードパル
スをクロック入力とし、Ｑ出力を発生する第２Ｄフリッ
プフロップと、前記キードパルスを反転させて出力する第２反転手段
と、前記第２比較手段の出力と、前記第２反転手段の出力と
の論理積を出力する第３論理積手段と、前記第２ＤフリップフロップのＱ出力と、前記キードパ
ルスとの論理積を出力する第４論理積手段と、前記第３論理積手段の出力と、前記第４論理積手段の出
力との論理和を出力する第２論理和手段と、を備え、前記第１論理和手段の出力に基づいて、前記アップ命令
を出力し、前記第２論理和手段の出力に基づいて、前記
ダウン命令を出力することを特徴とするキードＡＦＣ回
路。
【請求項５】コンデンサと、キードパルスに対応するパルスが高レベルのときにオン
状態となって、前記コンデンサを充電し、前記キードパ
ルスに対応するパルスが低レベルのときにオフ状態とな
るスイッチング手段と、前記スイッチング手段がオフ状態のときに、前記コンデ
ンサの放電路となる定電流源とを備え、前記コンデンサの出力電圧を使用して、前記キードパル
スの有無の判別を行うことを特徴とするキードパルス有
無判別回路。