JPH0678462A - 系統連系用インバータのゲート制御装置 - Google Patents

系統連系用インバータのゲート制御装置

Info

Publication number
JPH0678462A
JPH0678462A JP4228256A JP22825692A JPH0678462A JP H0678462 A JPH0678462 A JP H0678462A JP 4228256 A JP4228256 A JP 4228256A JP 22825692 A JP22825692 A JP 22825692A JP H0678462 A JPH0678462 A JP H0678462A
Authority
JP
Japan
Prior art keywords
signal
phase
circuit
inverter
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4228256A
Other languages
English (en)
Other versions
JP3159540B2 (ja
Inventor
Buichi Kawakami
武一 川上
Nobuyuki Yasuda
信幸 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Engineering Corp
Toshiba Corp
Original Assignee
Toshiba Engineering Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Engineering Corp, Toshiba Corp filed Critical Toshiba Engineering Corp
Priority to JP22825692A priority Critical patent/JP3159540B2/ja
Publication of JPH0678462A publication Critical patent/JPH0678462A/ja
Application granted granted Critical
Publication of JP3159540B2 publication Critical patent/JP3159540B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 ゲ―ト制御装置内に位相比較器とル―プフィ
ルタと、電圧制御発振器と、計数器を備えたPLL回路
を用いた系統連系用インバ―タのゲ―ト制御装置におい
て負荷急変等の外乱に対してパルス欠相や不要パルスの
発生を防止する。 【構成】 PLL回路を構成する計数器92Dの出力信
号と位相操作信号PHIとを加算する加算器922を設
けこの加算器922の出力信号を前記位相比較器92A
に導入し、前記計数器92Dの出力信号を前記出力電圧
位相信号Vphi として用いるようにした系統連系用イン
バ―タのゲ―ト制御装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、交流系統に連系される
系統連系用インバ―タのゲ―ト制御装置に関する。
【0002】
【従来の技術】直流電源の電力を交流系統に供給する場
合、系統連系用インバ―タを介して直流電力を交流電力
に変換する必要がある。この様な系統連系用インバ―タ
の構成例を図4に示す。
【0003】図4において、バッテリもしくは整流器電
源等から成る直流電源1の直流電力は、系統連系用イン
バ―タであるインバ―タ回路2を介して交流電力に変換
され連系リアクトル3及び連系トランス4を介して交流
系統5へ融通される。インバ―タ回路2は三相ブリッジ
結線の電圧形インバ―タ21と、その直流入力側に接続
された直流コンデンサ22とで構成されている。
【0004】図5は、三相ブリッジ結線の電圧形インバ
―タ21の主回路構成を示すものである。電圧形インバ
―タ21は計6個の自己消弧形素子GU,GV,GW,
GX,GY,GZとこれらの自己消弧形素子のそれぞれ
に対して逆並列に接続された計6個のフリ―ホイ―リン
グ・ダイオ―ドDU,DV,DW,DX,DY,DZと
から成っている。自己消弧形素子GU〜GZは例えばゲ
―トタ―ンオフサイリスタ(GTO),SIサイリス
タ,パワ―トランジスタ等から構成される。
【0005】有効電力を検出する有効電力検出回路8
は、計器用変圧器6から得る系統電圧信号Vsyと計器用
変流器7から得る系統電流信号Isyとから有効電力Pou
t を得る。再び図4に戻って、ゲ―ト制御装置9は、制
御演算回路91と同期検出回路92とゲ―トパルス発生
回路93とからなる。
【0006】前記制御演算回路91は、出力有効電力基
準Pref と有効電力検出回路8から得る有効電力Pout
とを比較し、誤差を比例積分等の制御演算をおこなっ
て、インバ―タ回路2の振幅指令信号Vamp と位相操作
信号PHIを出力する。前記同期検出回路92は図6に
示すように一般にフェ―ズロックル―プ(PLL)と呼
ばれる回路で構成している。
【0007】前記同期検出回路92は、計器用変圧器6
から得る系統電圧信号Vsyと比較電圧信号Vfed を比較
する位相比較器92Aと、前記位相比較器92Aから得
る位相差Er から直流成分を検出するル―プフィルタ9
2Bと、前記ル―プフィルタ92Bから得る調整信号E
r1に基づいて周波数を変化させる電圧制御発振器(VC
O)92Cと、前記電圧制御発振器(VCO)92Cか
らの周波数を計数しディタル位相信号θを出力する計数
器92Dと、計数器92Dから得るディジタル位相信号
θに基づいて比較電圧信号Vfed を出力する比較電圧信
号発生器92Eとから構成し、系統電圧信号Vsyに同期
したディジタル位相信号θを出力する。前記ゲ―トパル
ス発生回路93は、前記同期検出回路92から得るディ
ジタル位相信号θと前記制御演算回路91から得る位相
操作信号PH1を加算した前記インバ―タ回路2の出力
電圧位相となる出力電圧位相信号Vphi と、前記制御演
算回路91から得る振幅指令信号Vamp によりゲ―ト信
号GT(以後、各相のゲ―ト信号UG,VG,WG,X
G,YG,ZGを総称してゲ―ト信号GTと呼ぶ)を決
定して出力する。
【0008】前記ゲ―トパルス発生回路93は、一般に
PWM制御と呼ばれる回路で図7に示すように、正弦波
信号Vman と搬送波である三角波信号Tr を比較してゲ
―ト信号GTを作っている。図7より、前記ゲ―トパル
ス発生回路93の動作について説明する。前記制御演算
回路91から得る振幅指令信号Vamp は、直流の信号で
あり、インバ―タ出力電圧を決める正弦波信号Vman の
振幅を変化させる。
【0009】出力電圧位相信号Vphi は、前記同期検出
回路92から得る系統電圧信号Vsyに同期したデジタル
位相信号θに、前記制御演算回路91から得る出力指令
に従って変化する位相操作信号PHIを加算した信号で
ある。PWM制御のゲ―ト信号を決定する三角波比較方
式の三角波信号Tr の位相も前記出力電圧位相信号Vph
i から作られる信号である。搬送波である三角波信号T
r が連続的に変化すれば、ゲ―ト信号GTは滑らかに増
減する。
【0010】このゲ―ト信号GTは、正弦波信号Vman
の振幅指令信号Vamp と、系統電圧信号Vsyとの位相
差PHIを加えた出力電圧位相信号Vphi とによって、
インバ―タの各自己消弧形素子の通電期間が変化し、出
力電力を制御する。このゲ―ト信号GTは、自己消弧形
素子のon/offの2状態を切り換えるスイッチング信号で
ある。
【0011】
【発明が解決しようとする課題】しかしながら、上記の
如く構成にあっては、負荷急変等で有効電力に大きな変
化が生じた場合、ゲ―ト信号GTが欠相したり、ゲ―ト
信号GTのパルス数が多くなったりすることがある。
【0012】例えば、図8のように高速制御のためにゲ
インが高い制御ではこの変化を急速に抑え込むために、
前記制御演算回路91は位相操作信号PHIを大きくス
テップ的に変化させる。このため、出力電圧位相信号V
phi が一気に変化すると、パルス欠相及び不要ゲ―ト信
号が発生する。このような、異常ゲ―ト信号が出ると、
インバ―タ出力電流が過大となり、最悪の場合は運転継
続不能になる。
【0013】そこで、本願発明は、前述の不具合を解消
するためになされたもので、負荷変動等の外乱が発生し
位相操作信号PHIが大きく変動した場合でも、系統連
系用インバ―タを安定かつ高信頼の運転状態を維持する
ゲ―ト制御装置を提供することを目的とする。
【0014】
【課題を解決するための手段】本発明によれば、上記目
的は、交流系統の有効電力値を基にして交流系統に連系
されるインバ―タの出力電圧の振幅指令信号と位相操作
信号を算出する制御演算回路と、前記交流系統の電圧信
号と前記位相操作信号から前記インバ―タの出力電圧位
相信号を算出する同期検出回路と、前記振幅指令信号と
前記出力電圧位相信号から前記インバ―タのゲ―ト信号
を算出するゲ―トパルス発生回路とを備えた系統連系用
インバ―タのゲ―ト制御回路において、前記同期検出回
路は、位相比較器とル―プフィルタと、電圧制御発振器
と、計数器を備えたPLL回路で構成し、且つ前記計数
器の出力信号と前記位相操作信号とを加算する加算器を
設けこの加算器の出力信号を前記位相比較器に導入し、
前記計数器の出力信号を前記出力電圧位相信号として用
いるようにすることによって達成できる。
【0015】
【作用】前述のようにすることによって、負荷変動等の
外乱が発生し位相操作信号PHIが大きく変動した場合
でも、同期検出回路内のル―プフィルタの応答に依存し
てゲ―ト信号の位相がステップ状でなく滑らかに変化す
ることにより、系統連系用インバ―タを安定かつ高信頼
のの運転状態を維持することができる。
【0016】
【実施例】以下、この発明の一実施例を図1を参照して
説明する。図1において、図4と同一記号のもは同一機
能を有するもので、その説明は省略し、ここでは異る点
についてのみ説明する。即ち、図4において、ゲ―ト制
御装置9の出力電圧位相Vphi を求める系統電圧信号V
syと制御演算回路91から得る位相操作信号PHIとの
加算器を外し、代りに前記制御演算回路91から得る位
相操作信号PHIを同期検出回路92に取り込み、内部
のPLL回路に割込ませる回路に変更する。図2に同期
検出回路92の具体的構成図を示す。
【0017】前記同期検出回路92は、前記PLL回路
921と加算器922とから構成される。前記PLL回
路921は、従来の同期検出回路と同じ回路構成なので
その説明は省略する。前記加算器922は、前記PLL
回路921内の計数器92Dと比較電圧信号発生器92
Eの接続をはずし、前記PLL回路921内部に組込
む。
【0018】前記計数器92Dから取出した出力電圧位
相信号Vphi に、前記制御演算回路91から入力する位
相操作信号PHIを加算し比較位相信号θ1として前記
PLL回路921に戻す回路である。
【0019】制御演算回路91から得る位相操作信号P
HIが零の場合、従来の同期検出回路のPLL回路と等
価のため、前記計数器92Dから出力する出力電圧位相
信号Vphi と前記加算器922から出力する比較位相信
号θ1は、デジタル位相信号θと同じ信号となる。
【0020】つまり、前記PLL回路921は、計器用
変圧器6から得る系統電圧信号Vsyと、前記比較電圧信
号発生器92Eから得る比較電圧信号Vfed との位相差
Erを零にする動作を行うため、出力電圧位相信号Vphi
は交流電圧信号Vsyに対して、全く位相差の無い同期
信号となる。
【0021】前記PLL回路921の追従特性は、比例
積分演算を行うル―プフィルタ92Bの特性に依存し、
外乱に対する出力電圧位相信号Vphi は滑かな応答を示
す。よって、前記制御演算回路91から得る位相操作信
号PHIが変化した場合も、前記加算器922の出力す
る比較位相信号θ1の位相に追従して、前記比較電圧信
号発生器92Eから出力する比較電圧信号Vfed の位相
も変化するので、系統電圧信号Vsyの変動と同じように
位相差Er が生じる。このため、前記PLL回路921
は比較電圧信号Vfed の位相の変化に対しても、位相差
Er を零にする制御動作を行い、その制御特性は前記ル
―プフィルタ92Bの特性に依存する。よって、図3に
示すように出力電圧位相信号Vphi は、系統電圧信号V
syに対して、前記制御演算回路91からの位相操作信号
PHIだけ位相がずれ、且つその変化量はステップ状の
急変のない滑かな曲線となる。
【0022】前記制御演算回路91から得る位相操作信
号PHIが正の数値であれば、出力電圧位相信号Vphi
は、系統電圧信号Vsyに対して位相操作信号PHIだけ
位相が進む動作を行ない、位相操作信号PHIが負の数
値であれば、出力電圧位相信号Vphi は、系統電圧Vsy
に対して位相操作信号PHIだけ遅れる動作を行う。よ
って、定常的には、加算器を後段に置く従来の回路方式
と同等な出力となり、且つ、前記ル―ブフィルタ92B
を介して動作するため、滑かな連続値となる。このよう
にして、本実施例では、同期検出回路92内に加算器9
22を設けることにより、負荷変動等の外乱が発生し位
相操作信号PHIが大きく変動した場合でも、ル―プフ
ィルタ92Bの応答に依存して出力電圧位相信号Vphi
が滑かに変化するため、ゲ―ト信号の位相のジャンプす
ることなく、パルス欠相や不要ゲ―ト信号の発生を抑
え、系統連系用インバ―タを安定且つ高信頼のの運転状
態を維持することができる。
【0023】
【発明の効果】以上説明したように、本発明によれば、
負荷急変等の外乱が発生し位相操作信号PHIが大きく
変動しても、ル―プフィルタの応答に依存してゲ―ト信
号位相が滑かに変化するため、系統連系用インバ―タを
安定且つ高信頼の運転状態を維持することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す系統連系用インバ―タ
のゲ―ト制御装置の構成図。
【図2】[図1]のゲ―ト制御装置内の同期検出回路の
具体的一例を示す構成図。
【図3】本発明の動作を説明するためのタイムチャ―ト
【図4】従来の系統連系用インバ―タのゲ―ト制御装置
の構成図。
【図5】[図4]における系統連系用インバ―タの主回
路構成を示す結線図。
【図6】[図4]のゲ―ト制御装置内の同期検出回路の
構成図。
【図7】[図4]のゲ―ト制御装置の定常時の動作を説
明するためのタイムチャ―ト。
【図8】[図4]のゲ―ト制御装置の過渡時の動作を説
明するためのタイムチャ―ト。
【符号の説明】
1 …交直変換器 5 …
交流系統 2 …インバ―タ回路 6 …
計器用変圧器 21 …三相インバ―タ 7 …
計器用変流器 22 …直流コンデンサ 8 …
有効電力検出回路 3 …連系リアクトル 9 …
ゲ―ト制御装置 4 …連系トランス 91 …
制御演算回路 92 …同期検出回路 921 …
PLL回路 92A …位相比較器 92B …
ル―プフィルタ 92C …電圧制御発振器 92D …
計数器 92E …比較電圧信号発生器 8 …
有効電力検出回路 922 …加算器 93 …
ゲ―トパルス発生器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 交流系統の有効電力値を基にして交流
    系統に連系されるインバ―タの出力電圧の振幅指令信号
    と位相操作信号を算出する制御演算回路と、前記交流系
    統の電圧信号と前記位相操作信号から前記インバ―タの
    出力電圧位相信号を算出する同期検出回路と、前記振幅
    指令信号と前記出力電圧位相信号から前記インバ―タの
    ゲ―ト信号を算出するゲ―トパルス発生回路とを備えた
    系統連系用インバ―タのゲ―ト制御回路において、前記
    同期検出回路は、位相比較器とル―プフィルタと、電圧
    制御発振器と、計数器を備えたPLL回路で構成し、且
    つ前記計数器の出力信号と前記位相操作信号とを加算す
    る加算器を設けこの加算器の出力信号を前記位相比較器
    に導入し、前記計数器の出力信号を前記出力電圧位相信
    号として用いるようにしたことを特徴とする系統連系用
    インバ―タのゲ―ト制御装置。
JP22825692A 1992-08-27 1992-08-27 系統連系用インバータのゲート制御装置 Expired - Lifetime JP3159540B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22825692A JP3159540B2 (ja) 1992-08-27 1992-08-27 系統連系用インバータのゲート制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22825692A JP3159540B2 (ja) 1992-08-27 1992-08-27 系統連系用インバータのゲート制御装置

Publications (2)

Publication Number Publication Date
JPH0678462A true JPH0678462A (ja) 1994-03-18
JP3159540B2 JP3159540B2 (ja) 2001-04-23

Family

ID=16873620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22825692A Expired - Lifetime JP3159540B2 (ja) 1992-08-27 1992-08-27 系統連系用インバータのゲート制御装置

Country Status (1)

Country Link
JP (1) JP3159540B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100420141C (zh) * 2003-10-24 2008-09-17 力博特公司 逆变器系统及其锁相方法
JP2015154680A (ja) * 2014-02-18 2015-08-24 オムロン株式会社 制御装置、電力変換装置、電源システム、およびプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100420141C (zh) * 2003-10-24 2008-09-17 力博特公司 逆变器系统及其锁相方法
JP2015154680A (ja) * 2014-02-18 2015-08-24 オムロン株式会社 制御装置、電力変換装置、電源システム、およびプログラム

Also Published As

Publication number Publication date
JP3159540B2 (ja) 2001-04-23

Similar Documents

Publication Publication Date Title
Malesani et al. Improved constant-frequency hysteresis current control of VSI inverters with simple feedforward bandwidth prediction
Kim et al. New control scheme for AC-DC-AC converter without DC link electrolytic capacitor
Buso et al. A dead-beat adaptive hysteresis current control
KR920007073B1 (ko) 유도전동기의 제어장치
EP1921740B1 (en) Power converter control
US4489371A (en) Synthesized sine-wave static generator
JPH03183324A (ja) 電圧変動及び高調波の抑制装置
He et al. Switching-cycle-based startup for grid-tied inverters
JP3159540B2 (ja) 系統連系用インバータのゲート制御装置
CN119231637B (zh) 一种无锁相环的矢量功率同步控制方法
US4420719A (en) Cross-tied current regulator for load commutated inverter drives
Schuetz et al. Dead-time compensation for grid-tied voltage source inverters with SVM $^{2} $ PC
Dong et al. A comparison of discrete-time complex vector current regulators at low frequency ratio
Xu et al. A variable structure torque and flux controller for a DTC IPM synchronous motor drive
CN118826108A (zh) 直流供电系统暂态稳定性分析与提升方法及装置
JPS6042719B2 (ja) 交流電源装置
JP3032046B2 (ja) 静止形無効電力発生装置
Lee et al. A PLL-based Repetitive controller for a Single-Phase Grid-connected NPC Inverter
JPH01160368A (ja) 電力変換装置の位相制御装置
JP2626274B2 (ja) インバータ
Nguyen et al. A Smooth Grid Transfer Control Strategy Based on Improved Droop Control
JP4484289B2 (ja) 半導体電力変換装置におけるpwm変調方法及び装置
Loh et al. High-performance flux-based two-degrees-of-freedom uninterruptible power supply
JP3264706B2 (ja) 超電導電力制御装置
JP2874212B2 (ja) Pwmコンバータの入力電流制御方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 12