JPH0679225B2 - 電子楽器における雑音減少装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明の電子楽音合成に関するものであり、特に１個の
主タイミングクロックからすべての楽音を発生させる電
子楽器における雑音減少装置に関する。

〔発明の概要〕

本発明は可聴（audible）楽音波形の１周期を定める等
間隔に置かれた点の振幅に対応する複数のデータワード
を発生する楽音の基本周波数に対応する平均速度で転送
する楽器において、選択された楽音の全周波数範囲を選
択的に発生させるために１個のクロック源を用い、作動
された鍵スイッチに対応する周波数ナンバーをアキュム
レータで周期的に加算する非整数周波数発生器を用い、
アキュムレータ内容の整数部分はメモリに記憶された波
形値をアドレスアウトするのに用いられ、アキュムレー
タ内容の少数部分は、現在の読出された波形データ値又
は以前に読出された波形データ値をD-A変換器によって
アナログ信号に変換する時間を選択するのに用いられ、
この時間選択は累算された内容の整数部分に対応づけら
れた波形アドレスの間隔が等しくないアドバンスによっ
て生じる望ましくないスペクトル雑音成分を減少させる
電子楽器における雑音減少装置に関するものである。

〔従来の技術〕

楽器の作動された鍵盤スイッチに対応するメモリアドレ
スアドバンス速度でメモリから波形データ点をアドレス
アウトするために一般に用いられる構成は、“周波数ナ
ンバーシステム”の一般名によって知られている方法を
用いることである。周波数ナンバーメモリアドレッシン
グサブシステムにおいては、作動された（“オン”の位
置にある）各鍵スイッチに対応する周波数ナンバーが割
当てられる。この割当てられた周波数ナンバーは、論理
主クロック周波数と乗算されると、楽音波形を表わすデ
ータを記憶するメモリからデータがアクセスされるメモ
リアドレスアドバンス速度を発生させる。そのような非
整数分周システムの使用には、不快な雑音を発生させる
機構が本来具っている。この雑音が導入されるのは、周
波数ナンバーが単純な整数ではなくて無理数である。2
^1/12の何らかの倍数であるからである。周波数ナンバー
システムに非整数分周器を用いると、周波数ナンバーに
対応する所望する正確な平均周波数で発生するパルスを
もったパルス列が発生する。しかし、そのようなパルス
列は間隔が一定していないパルス間間隔を有する。

１個の主発振器から非整数周波数分割を実施するために
周波数ナンバーを用いるサブシステムは、そのいづれも
が“選択的に制御された速度でメモリをアドレスする方
法および装置”と題した米国特許第3,639,913号明細書
および第3,743,755号明細書に記述されている。

周波数ナンバーシステムを非整数分周器を実施するため
に用いてメモリに波形データを記憶する楽音発生器にお
けるメモリアドレッシングデータを作る場合には、メモ
リアドバンス情報の間隔が等しくないと楽音発生システ
ムにきわめて不快な雑音を導入することになる。この雑
音は楽音の基本周波数とは高調波的に関係のない望まし
くない周波数成分の形で現われる。その結果何らかの種
類の一定しない音のひずみによって生じると思われる不
快な音響効果が生じる。

記憶された波形データ点を波形メモリから読出すために
用いられている周波数ナンバーシステムに固有の雑音を
減らすために、記憶されたデータ点値間の波形補間が用
いられている。“楽音波形発生器”と題する米国特許4,
036,096号明細書には、楽音波形のデジタル数字表示の
同一値を記憶するために２つのメモリが用いられている
システムが記述されている。特定の瞬間の時間に対する
所望するデータ値は、記憶された２セットの波形データ
点から直線補間値を計算することによって得られる。

周波数ナンバーメモリアドバンスシステムにおける改良
された雑音減少が“電子楽器用楽音周波数発生器”と題
する米国特許第4,256,036号明細書に記述されている。
この特許は、楽音波形１周期を定める等間隔に置かれた
点の振幅に対応する複数にデジタルデータワードを発生
し、楽音のピッチに比例する平均メモリアドバンス速度
で読出す楽音発生システムを記述した。ここでは全範囲
の楽音を選択的に発生させる１個の主クロック源を用い
る周波数タイミング発生器が用いられている。加算器−
アキュムレータ組合せに含まれるアキュムレータの内容
に周波数ナンバーを反復して加算することによって動作
する非整数周波数クロック発生器が実施されている。累
算された和の最上位ビットは、波形メモリに記憶されて
いる波形データ値をアクセスするのに用いられる。メモ
リアドバンスデータの不等間隔によって生じる雑音は、
最適振幅加重値（Weighting Value）を一連の出力デー
タ値に適用し、これらの重みつき振幅値を合計して１つ
のデータ値を得て、それをアナログ信号に変換して所望
する楽音信号として与えることによって減少される。

メモリに記憶された楽音波形のデータ値を読出すために
周波数ナンバーメモリアドレッシングサブシステムを用
いる波形メモリアドレッシングシステムにおいて出会う
雑音問題の根源は、メモリアドレスが周波数ナンバーの
反復して累算された和から得られることである。この累
算された和は整数部分と分数又は少数部分とからなる。
整数部分は波形メモリからデータ点をアクセスするため
にアドレスとして用いられる。残念ながら必要とされる
波形値は、整数部分と少数部分との両方を含む全体の累
算された和に対応する値ではない。波形メモリは和のす
べての可能性のある少数部分に対するデータ点を含まな
い。記憶された波形データ点をアクセスするのに整数部
分のみを用いると、その結果生じる波形は望ましくない
スペクトル成分の形で雑音を含む。

累算された周波数ナンバーを用いる波形メモリアドレッ
シングシステムにおける雑音を減らすために一般に用い
られる技術は、累算された周波数ナンバーの整数部分と
少数部分の両方に対応する記憶されている欠測データ値
（missing data value）に近似するために直線補間計算
アルゴリズムを用いることである。利用できる全体の少
数部分を用いる代わりに、記憶された連続データ点間の
間隔を２のベキである何らかの分数に分割する方がハー
ドウェア構成からみて経済的なことがしばしばである。
次に、累算された周波数ナンバーの少数部分はその少数
部分より小さいか又はその少数部分に等しい２のベキに
よって近似される。

雑音減少技術として周波数ナンバーシステムに直線補間
を用いることにはもともと限界がある。そのような技術
では、記憶された連続するデータ点間の波形は暗黙のう
ちに直線と仮定されているので、直線補間は累算された
周波数ナンバーに対応する真の波形データ値の近似値を
せいぜい与えることができるにすぎない。発生した楽音
波形におけるこの誤差又はグリッチ（glitch（不調））
は、周波数ナンバーの不合理性（irrationality）の故
に読出された波形の連続する周期のうちのいろいろな場
所で起きる。最終的な結果として、所望しないスペクト
ル成分を含む残留雑音が起きる。もう１つの雑音源は、
２のベキである固定分数による累算された周波数ナンバ
ーの少数部分に対する近似法を用いることである。その
ような補間分数の数を増やしても雑音減少を改善するに
は殆んど役立たない。という訳は、制限的誤差源は記憶
された連続的波形サンプル点間の直線近似にあるからで
ある。

〔発明が解決しようとする課題〕

本発明の目的は累算周波数ナンバーシステムにおける残
留雑音を減少させ、しかも直線補間計算アルゴリズムを
用いない新規なサブシステムとしての電子楽器における
雑音減少装置を提供することにある。

〔課題を解決するための手段〕

従って、本発明の構成は以下に示す通りである。即ち、
楽音波形を定める等間隔点の振幅に対応する複数のデー
タワードを記憶する波形メモリ手段と、 作動された鍵スイッチに応答して、発生する楽音の基本
周波数に対応する周波数ナンバーを選択して割当てる音
調検出割当手段と、 該音調検出割当手段で選択し割当てられた周波数ナンバ
ーを一定周期のクロック信号をカウントし分周したアド
バンス信号で連続的に累算して、前記波形メモリ手段か
ら楽音波形のデータを読出す整数部と、それより下位の
少数部からなる累算値を発生する加算−アキュムレータ
手段と、 前記波形メモリ手段から前記加算−アキュムレータ手段
の整数部のアドレスに応じてデータワードを読出し、こ
のデータワードを一時記憶するものであって先に記憶さ
れたデータワードと異なる時に前記読出されたデータを
記憶する次点メモリと、この次点メモリに記憶されてい
た内容を受け取り記憶する現在点メモリからなる一時記
憶手段と、 前記加算−アキュムレータ手段の少数部の数値と前記選
択し割当てられた周波数ナンバーの少数部の数値とを加
算し、この値が１か１より大となった時、前記加算−ア
キュムレータ手段の少数部と前記一定周期のクロック信
号の分周のカウント状態とを比較し分周のカウント状態
が少数部の状態と等しいか大きい場合には前記次点メモ
リのデータワードを、それ以外の場合には前記現在点メ
モリのデータワードを選択して出力する位相検出手段
と、 前記位相検出手段から選択されたデータワードをアナロ
グ信号に変換する変換手段とを具える ことを特徴とする電子楽器における雑音減少装置として
の構成を有するものである。

〔発明の要約〕

米国特許第4,085,644号明細書（特開昭52-27621号公
報）に記述されている種類の雑音シンセサイザにおいて
は、計算サイクルとデータ転送サイクルが独立して反復
実施されてデータを与え、このデータが楽音波形に変換
される。一連の計算サイクルが実施され、その各計算の
期間中に主データセットが発生する、主データセットは
楽音波形の１周期を定める１セットのデータ点を含む。

作動された鍵盤スイッチに対応する周波数ナンバーが発
生し、この周波数ナンバーは加算器とアキュムレータと
の組合せのうちアキュムレータに周波数ナンバーを加算
することによって非整数周波数発生器を実施するのに用
いられる。周波数ナンバーの累算された和の整数部分
は、計算サイクルの終りに波形メモリに記憶されている
主データセットの要素を、アドレスアウトするのに用い
られる。周波数ナンバーの累算された和の少数部分は、
別の周波数ナンバーの加算が整数部分に対する増分を生
じさせるかどうかを決定するのに用いられる。そのよう
な増分が起きると、位相選択手段は次の主データセット
点が波形メモリから読出される時間を進める。この選択
された時間アドバンス回路は、本発明のシステムのアド
バンス時間選択機構がないと発生する望ましくないスペ
クトル雑音の量を減少させる。

〔実施例〕

本発明は“複音シンセサイザ”と題する米国特許第4,08
5,644号明細書（特開昭52-27621号公報）に詳述されて
いる種類のノートクロック発生システムの改良を指向す
る。下記の説明において、上記の特許に説明されている
すべてのシステム素子は、米国特許第4,085,644号明細
書に現われる同一数字の素子に対応する２桁数字によっ
て識別される。

第１図は米国特許第4,085,644号明細書に記述されてい
るシステムに対する変形および付加物として記述されて
いる本発明の実施例である。

上記の米国特許に記述されているように、雑音シンセサ
イザは鍵盤楽器スイッチ12の配列を含む。１つ又は複数
の鍵盤スイッチがスイッチ状態を変化させて作動される
と（“オン”のスイッチ位置になると）、音調検出・割
当装置14は作動された状態に状態変化した、検出された
鍵盤スイッチを符号化し、作動された鍵スイッチに対応
するノート情報を記憶する。楽音発生器202というラベ
ルを付けられているブロックに含まれる楽音発生器は、
音調検出・割当装置14により発生された情報を用いて作
動された各鍵スイッチに割当てられる。

音調検出・割当装置サブシステムの適当な構成は米国特
許第4,022,098号明細書（特開昭52-44626号公報）に記
述されている。この米国特許はここに参考のために述べ
てある。

１つ又は複数の鍵スイッチが作動されると、実行制御回
路16は反復する一連の計算サイクルを開始する。各計算
サイクルの期間中に、主データセットが計算される。各
主データセットは後述する方法で楽音を作るのに用いら
れる64のデータワードを含む。発生した楽音中の項調波
の最大数は32,又は主データセットを構成するデータ点
の数の1/2にすぎない。

作動された鍵スイッチが鍵盤上で作動されたままの状態
になっているか又は押下されたままになっている一方
で、反復する一連の計算サイクルの期間中に主データセ
ットを連続的に再計算し記憶し、このデータをノートレ
ジスタにロードできることが望ましい。楽音発生器202
というラベルが付けられているシステムに含まれる各楽
音発生器に対応づけられたノートレジスタがある。

参考のために述べた米国特許第4,085,644号明細書に記
述されているように、各計算サイクルの開始時に高調波
カウンタ20はその最小、又は零カウント状態に初期設定
される。ワードカウンタ19が実行制御回路16によって増
分されそのモジュロカウンティング実施の故にその最
小、又は零カウント状態に戻る度毎に、実行制御回路16
は信号を発生させ、この信号は高調波カウンタ20のカウ
ント状態を増分させる。ワードカウンタ19は主データセ
ットを構成するデータワード数である64をモジュロとし
てカウントするように実施されている。

各計算サイクルの開始時に、加算器−アキュムレータ21
中のアキュムレータは実行制御回路16によって零値に初
期設定される。ワードカウンタ19が増分される度毎に、
加算器−アキュムレータ21は高調波カウンタ20の現在の
カウンタ状態をアキュムレータに含まれる和に加算す
る。この加算はモジュロ64で実施されている。

加算器−アキュムレータ21中のアキュムレータの内容は
正弦波関数表24から三角関数値をアクセスするためにメ
モリアドレスデコーダ23によって用いられる。正弦波関
数表24はＤの間隔で０θ64に対する三角関数sin
（２πθ/64）の値を記憶する固定メモリとして実施す
るのが有利である。Ｄは表（テーブル）分解（resoluti
on）定数である。

メモリアドレスデコーダ25は、高調波カウンタ20のカウ
ント状態に応答して高調波係数メモリ26に記憶されてい
る高調波係数を読出すのに用いられる。高調波係数メモ
リ26は32の高調波係数を記憶し、それらの値は発生した
楽音中の32の高調波の強さを決定する。

乗算器28は正弦波関数表24から読出された三角関数デー
タ値の値と、高調波係数メモリ26から読出された高調波
係数の値との積を作り出す。乗算器28によって形成され
作られた積の値は１入力として加算器33へ与えられる。

主レジスタ34の内容は各計算サイクルの開始時に実行制
御下回路16によって零値に初期設定される。実行制御回
路16によって与えられたタイミング信号に応答してワー
ドカウンタ19が増分される度毎に、主レジスタ34の内容
がワードカウンタ19のカウント状態に対応するアドレス
において読出され、１入力として加算器33へ与えられ
る。加算器33へのデータ入力の和は、ワードカウンタ19
のカウント状態に等しい、又は対応するメモリ位置にお
いて主レジスタ34に記憶される。ワードカウンタ19が１
サイクル64カウンタの完全な32サイクルだけ循環する
と、主レジスタ34は主データセットを含む。

反復する一連の計算サイクル中の各計算サイクルに引き
続いて、転送サイクルが開始され実行される。転送サイ
クルの期間中に、主データセットは主レジスタ34から割
当てられたノートレジスタへコピーされる。楽音発生器
202というラベルが付けられているシステムブロックに
含まれる各楽音発生器に対応づけられたノートレジスタ
がある。

第２図は楽音発生器202というラベルが付けられている
システムブロックに含まれる楽音発生器のうちの１つの
詳細を示す。第２図には１つの楽音発生器だけが明示さ
れているが、複数の楽音発生器の各々について同様な配
置がくり返されることが暗黙のうちに仮定されている。

鍵盤スイッチが作動されたことを音調検出・割当装置14
が検出すると、対応する周波数ナンバーが周波数ナンバ
ーメモリ100から読出される。周波数ナンバーメモリ100
は2^-(M-N/12)の値を有する２進数書式で記憶されたデー
タワードを含むアドレス可能な固定メモリ（ROM）とし
て実施することができる。但し、ＮはＮ＝1,2,…,Mの値
の範囲を有し、Ｍは楽器鍵盤上の鍵スイッチ数に等し
い。周波数ナンバーはシステムの論理クロックの周波数
に関連して発生される楽音周波数の割合を表わす。周波
数ナンバーの詳細な説明は“複音シンセサイザ用音調周
波数発生器”と題する米国特許第4,114,496号明細書
（特開昭53-107815号公報）に含まれている。

周波数ナンバーメモリ100から読出された周波数ナンバ
ーは周波数ナンバーラッチ101に記憶される。

論理クロック102は等間隔に置かれたパルスの列を発生
させる。カウンタ104は論理クロック102によって与えら
れたタイミングパルスによって増分される。カウンタ10
4はモジュロ８をカウントするように実施されている。
その他のモジュロカウントをカウンタ104に使用できる
ことは雑音減少サブシステムの下記の説明からも明らか
である。カウンタ104の最大カウント状態は位相分解数
（phase resolution number）と呼ばれる。

カウンタ104がその最小カウント状態１に増分される度
毎に、アドバンス（ADVANCE）信号が発生し、加算器−
アキュムレータ103および小数部加算器105へ与えられ
る。10進数カウント状態１は２進数カウント状態零又は
000に相当する。

アドバンス信号に応答して、周波数ナンバーラッチ101
に記憶された周波数ナンバーは加算器−アキュムレータ
103に含まれるアキュムレータの内容に加算される。こ
のアキュムレータの内容は周波数ナンバーの累算された
和である。

主データセットからの波形データ点は、加算器−アキュ
ムレータ103に含まれている累算された周波数ナンバー
の６つの最上位ビットに応答してノートレジスタから読
出される。これらの６つの最上位ビットは累算された周
波数ナンバー整数部分に対応する。

比較器151はノートレジスタから読出されたデータ値と
次点メモリ（next point memory）110に記憶されている
データ値と比較する。これらの２つのデータ値が等しく
ないと、比較器151は記憶（STORE）信号を発生させる。
記憶信号に応答して、次点メモリ110内にあるデータ値
は現在点メモリ111内へ転送され、ノートレジスタ147か
ら読出されたデータ値は次点メモリ110に記憶される。

これらの比較および記憶動作の結果、現在の波形データ
点は現在点メモリ111に記憶され、次の波形データ点は
次点メモリ110に記憶される。第２図に示されている論
理の残り部分は、現在の波形データ点又は次の波形デー
タ点がD-A変換器47へ与えられる時を決定するのに用い
られる。

カウントデコーダ106はカウンタ104の２進カウント状態
を複号し、データ選択回路109に接続されている線のう
ちの１本に信号を与える。第２図には３本の線のみが明
示されているが、これは作図上の便宜のためであって、
カウンタ104のモジュロ８の実施に対応する８本の線を
代表している。

小数部加算器105は周波数ナンバーラッチ101に含まれて
いる周波数ナンバーを加算器−アキュムレータ103に含
まれている累算された周波数ナンバーの分数又は小数部
分に加算する。この加算はカウンタ104が発生させたア
ドバンス信号に応答して行われる。累算された周波数ナ
ンバーの小数部分は６つの最上位ビットに続く２進ワー
ドのビットの残りの部分からなる。

アドバンス信号に応答して、比較器107は小数部加算器1
05が発生させた和と２進値１とを比較する。その和が１
より大きいか、又は１と等しいと、比較器107はオーバ
フロー信号を発生させる。オーバフロー信号の発生は、
加算器−アキュムレータ103の中のアキュムレータが周
波数ナンバーラッチ101によって記憶された周波数ナン
バーによって次に増分される時に、累算された周波数ナ
ンバーの６つの最上位ビットで現わされる数が１だけア
ドバンスすることを示す。このことは、次のアドレス信
号が発生すると、新たなデータ点が１増分のメモリアド
バンスアドレスに対しノートレジスタ147から読出され
ることを示す。

比較器107によるオーバフロー信号の発生に応答して、
次のアドバンス信号がカウンタ104によって発生される
前の或る次点において次点メモリ110に記憶されたデー
タ点を選択する必要がある。次点メモリ110に記憶され
たデータ値又は現在点メモリ111に記憶されたデータ値
の選択はデータ選択回路109によって行われる。

比較器107が発生させたオーバフロー信号に応答して、
小数部デコーダ108は加算器−アキュムレータ103に含ま
れる累算された周波数ナンバーの分数又は小数部分の３
つの最上位ビットを復号する。復合されたナンバーは、
信号データを小数部デコーダ108からデータ選択回路109
へ転送する８本の信号線のうちの１本を通じて伝送され
る。

オーバフロー信号が発生しない場合には、データ選択回
路109は現在点メモリ111に記憶されたデータ点をD-A変
換器47へ転送する。オーバフロー信号が発生し、カウン
タ104のカウント状態が加算器−アキュムレータ103に含
まれる累積された周波数ナンバーの小数部分の３つの最
上位ビットによって表されるナンバーより大きいか又は
そのナンバーに等しいと、データ選択回路109は次点メ
モリに記憶されたデータ値をD-A変換器47へ転送する。
このデータ選択は小数部デコーダ108およびカウントデ
コーダ106によってデータ選択回路109へ伝送されたデー
タに応答して行われる。

データ選択回路109の実施例は第３図に示されている。
小数部デコーダ108からの８本の信号線は図示されてい
るように１セットのオアゲート115に接続されている。
線１はオアゲートの各々に接続されている。線２は１セ
ットのオアゲート２〜８に接続されている。線３は１セ
ットのオアゲート３〜８に接続されている。平明にする
ためにその他の線については詳細な接続は示されていな
いが、それらの線は最初の３本の線について示した方法
と同様の方法で接続されている。

１セットのオアゲート115の各々からの出力信号は、１
セット８つのアンドゲート116のうちの対応するゲート
の入力に接続される。カウントデコーダ106からの対応
する信号もまた１セットのアンドゲート116に接続され
る。１セットのアンドゲート116からの出力信号はオア
ゲート117によって結合される。

オーバフロー信号が発生すると、アンドゲート118は累
算された周波数ナンバーの小数部分の３つの最上位ビッ
トに等しい２進数より大きい、又はそれに等しいカウン
タ104の各カウント状態に対して２進“1"論理状態信号
を発生させる。アンドゲート118からの“1"状態に応答
して、次点メモリ110に記憶されているデータ値がD-A変
換器47へ転送される。アンドゲート118からの“0"状態
に応答して、現在点メモリ111に記憶されているデータ
値がD-A変換器47へ転送される。

D-A変換器47が発生させた出力信号は音響システム11に
よって可聴楽音に変換される。

第４図は複音発生器の拡張である本発明の１実施例を示
す。第４図は２つの楽音発生器のみが明示されている
が、より多数の楽音発生器への拡張は第４図および下記
のシステム動作の説明から自明である。100代の数字の
ついているシステム素子ブロックは第１楽音発生器に属
するか、又は全部の楽音発生器によって共有されてい
る。200代の数字のついているシステム素子ブロックは
第２楽音発生器に属する。計算サイクルが終了すると、
主レジスタ34（第１図）内にある主データセットは転送
サイクルの期間中にノートレジスタ147およびノートレ
ジスタ247にコピーされる。

最初の検出された鍵盤スイッチ閉鎖に応答して、音調検
出・割当装置14は周波数ナンバーメモリ100から対応す
る周波数ナンバーをアドレスアウトし、この周波数ナン
バーは周波数ナンバーラッチ101に記憶される。第１鍵
盤スイッチが作動されたままになっている間に起きる第
２の検出された鍵スイッチ閉鎖に応答して、音調検出・
割当装置14は周波数ナンバーメモリ100から対応する周
波数ナンバーをアドレスアウトし、この周波数ナンバー
は周波数ナンバーラッチ201に記憶される。

第１楽音発生器の加算器−アキュムレータ103は、カウ
ンタ104が発生させたアドバンス信号に応答してその周
波数ナンバー増分を受けとる。カウンタ104が10進カウ
ント数１（２進カウント000）に対応するその最小カウ
ント状態にあると、アドバンス信号が発生する。カウン
タ104が10進カウント２に対応するその第２カウント状
態にあると、第２楽音発生器に対応づけられた加算器−
アキュムレータ203は周波数ナンバー増分を受けとる。

D-A変換器47の前に挿入される加算器130が必要な理由
は、時間置換雑音減少サブシステムを用いた場合には、
他の楽音発生器の１つもまたすべての楽音発生器によっ
て共有されているD-A変換器47へ出力データ点を与える
のと同時に２つ以上の楽音発生器がその次のデータ点に
変化する可能性がきわめて高いからである。

第２図に示されているシステムでは、D-A変換器47の変
換速度は論理クロック102が発生させたタイミングパル
スによって計時される。この変換速度は直線補間計算ア
ルゴリズムを用いた雑音減少サブシステムに通常用いら
れる変換速度より８倍速い。

第５図に示してあるサブシステム配置は、D-A変換器47
に必要な変換速度を低下させるのに用いることができ
る。データ選択変換回路109が比較器107からオーバーフ
ロー信号を受信しカウントデコーダ106からの信号が小
数部デコーダの信号と一致すると、サンプル信号が発生
する。このサンプル信号に応答して、D-A変換器47はそ
の入力２進信号をアナログ信号に変換する。この方法に
よってD-A変換器47の変換速度はその入力データが変化
する時間に適合する。従って、変換速度は雑音減少装置
のない、又は従来の直線補間計算アルゴリズムを用いる
波形メモリ読出システムに必要な速度より決して速くは
ならない。サンプル信号は第３図に示すアンドゲート11
8の出力から得ることができる。

〔発明の効果〕

以上説明したように、本発明によればデータワードの変
化をより微小な時間間隔で切替えることにより望ましく
ない雑音成分を減少させることができる。

【図面の簡単な説明】

第１図は、楽音波形発生器のシステムブロック図であ
る。 第２図は、楽音発生器のブロック図である。 第３図は、データ選択回路109の論理図である。 第４図は、本発明の別の実施例である。 第５図は、本発明の第２の別の実施例である。 11…音響システム 12…鍵盤楽器スイッチ 14…音調検出・割当装置 16…実行制御回路 19…ワードカウンタ 20…高調波カウンタ 21,103,203…加算器−アキュムレータ 22…ゲート 23,25…メモリアドレスデコーダ 24…正弦波関数表 26…高調波係数メモリ 28…乗算器 33,130…加算器 34…主レジスタ 47…D-A変換器 100…周波数ナンバーメモリ 101,201…周波数ナンバーラッチ 102…論理クロック 104…カウンタ（モジュロ８） 105,205…小数部加算器 106…カウントデコーダ 107,151,207,251…比較器 108,208…小数部デコーダ 109,209…データ選択回路 110,210…次点メモリ 111,211…現在点メモリ 115,117…オアゲート 116,118…アンドゲート 119…インバータ 147,247…ノートレジスタ 202…楽音発生器

Claims (1)

【特許請求の範囲】
1. 【請求項１】楽音波形を定める等間隔点の振幅に対応す
   る複数のデータワードを記憶する波形メモリ手段と、 作動された鍵スイッチに応答して、発生する楽音の基本
   周波数に対応する周波数ナンバーを選択し割当てる音調
   検出割当手段と、 該音調検出割当手段で選択し割当てられた周波数ナンバ
   ーを一定周期のクロック信号をカウントし分周したアド
   バンス信号で連続的に累算して、前記波形メモリ手段か
   ら楽音波形のデータを読出す整数部と、それより下位の
   少数部からなる累算値を発生する加算−アキュムレータ
   手段と、 前記波形メモリ手段から前記加算−アキュムレータ手段
   の整数部のアドレスに応じてデータワードを読出し、こ
   のデータワードを一時記憶するものであって先に記憶さ
   れたデータワードと異なる時に前記読出されたデータを
   記憶する次点メモリと、この次点メモリに記憶されてい
   た内容を受け取り記憶する現在点メモリからなる一時記
   憶手段と、 前記加算−アキュムレータ手段の少数部の数値と前記選
   択し割当てられた周波数ナンバーの少数部の数値とを加
   算し、この値が１か１より大となった時、前記加算−ア
   キュムレータ手段の少数部と前記一定周期のクロック信
   号の分周のカウント状態とを比較し分周のカウント状態
   が少数部の状態と等しいか大きい場合には前記次点メモ
   リのデータワードを、それ以外の場合には前記現在点メ
   モリのデータワードを選択して出力する位相検出手段
   と、 前記位相検出手段から選択されたデータワードをアナロ
   グ信号に変換する変換手段とを具える ことを特徴とする電子楽器における雑音減少装置。