JPH0679229B2 - プログラマブル・コントロ−ラの音声出力ユニツト - Google Patents

Description

【発明の詳細な説明】 《発明の分野》 この発明は、ビルティング・ブロックタイプのプログラ
マブル・コントローラに使用される新規な出力ユニット
に係わり、特にユーザプログラムの内容に従って様々な
音声信号を発声できるようにした出力ユニットに関す
る。

《発明の概要〉 この発明では、発声モードを単発声モードと繰り返し発
声モードとに切替可能に構成し、発声モードが単発声モ
ードの場合には、検出されたONビットに対応する音声信
号をONタンミングに応答して１回に限り発声させ、繰り
返し発声モードの場合には、同音声信号をON状態が継続
する限り繰り返し発声させるようにした。

《従来技術とその問題点》 本出願人は先に、特開昭61-249111号公報において、新
規なプログラマブル・コントローラの音声出力ユニット
を提案している。

ところで、この種の音声出力ユニットにおけるユーザー
側の要望には、一定の入力条件が成立した場合、その条
件成立に応答して１回限り指定された音声を発声させた
い場合と、一定の入力条件が成立した場合、その条件が
成立している間中継続的に指定された音声を繰り返し発
声させたい場合がある。

前者の要望を満足させるためには、音声出力ユニット側
で取込まれた出力データ中のONビットのONタイミングを
検出し、このタイミングに応答して指定された音声を１
回に限り発声するように構成せねばならない。

しかし、このような構成によると、後者の要望を満足さ
せるためには、タイマ命令やカウンタ命令などを使用し
て、繰り返し回数，インターバルなどをユーザ自身がプ
ログラムせねばならないという不便がある。

一方、後者の要望を満足させるためには、音声出力ユニ
ット側で、取込まれた出力データ中の各ビットのオンオ
フレベルを常時監視し、ONビットについてはON状態が続
く限り同一音声を繰り返し発声するように構成せねばな
らない。

しかし、このような構成によると、前者の要望を満足さ
せるためには、各音声の長さに応じタイマ命令などを使
用して、該当するビットのON時間を個々に定めねばなら
ないという不便がある。

また、メーカーサイドにおいても、双方の要望に合わせ
て、２種類の機種を製作することは、生産ラインの複雑
化を招き、必ずしも得策ではない。

《発明の目的》 この発明の目的は、一定の条件が成立した場合、その条
件成立のタイミングに応答して１回に限り指定された音
声を発声させる機能と、一定の条件が成立した場合、そ
の条件が成立している間中同一音声を繰り返し発声させ
る機能とを、任意に選択できるようにした音声出力ユニ
ットを提供することにある。

《発明の構成と効果》 この発明は、上記の目的を達成するために、プログラマ
ブル・コントローラのシステムバス上に、当該ユニット
にあてて送出された出力データを取込むデータ取込み手
段と、発生モードを、単発生モードと繰り返し発生モー
ドとに切替える発生モード切替手段と、取込まれた出力
データ中のONデータを検出するONデータ検出手段と、発
生モードが単発生モードの場合には、検出されたONデー
タに対応する音声信号をONタイミングに応答して１回に
限り発生させ、繰り返し発生モードの場合には、１つの
ONデータしか検出されないときは、そのONデータに対応
する音声信号を当該ON状態が継続する限り繰り返し発生
させる一方、同時に複数のONデータが検出されたとき
は、各ONデータに対応する音声信号を当該複数ONデータ
の同時ON状態が継続する限り交互に繰り返し発生させる
音声信号発生手段と、を具備することを特徴とするもの
である。

このような構成によれば、一定の入力条件が成立するの
に応答して、指定された音声を１回に限り発声させる機
能と、一定の条件が成立した場合、その条件が成立して
いる間中、同一の音声を繰り返し発声させる機能とを、
ユーザー側において任意に選択させることができるほ
か、メーカ側としても、２種類の機種を製作することが
不要となり、部品の共用化，生産ラインの簡素化等によ
りコストダウンを図ることができる。

また、音声信号発声手段によって、繰り返し発生モード
時に複数のONデータが同時に検出された場合には、各ON
データに対応する音声信号が当該複数ONデータの同時ON
状態が継続する限り交互に繰り返し発声されるため、こ
のような場合でも特定の音声信号のみが連続して出力さ
れず、聞き手に対して必要なメッセージを効率的に伝達
できる。

《実施例の説明》 第１図に本発明を適用したプログラマブル・コントロー
ラ全体の外観を示す。

同図に示す如く、このプログラマブル・コントローラ１
は、電源ユニット2,CPUユニット3,または２以上のI/Oユ
ニット４および本発明に係わる音声出力ユニット５とか
ら構成されている。

各ユニット２〜５は、ブックケース形ハウジング内に所
望の回路基板を内蔵して構成されており、各ハウジング
の背面から突出されたプラグを、ラック６に敷設された
システムバス上のソケットに差込むことによって、各ユ
ニット２〜５はシステムバスを介して互いに電気的に接
続されるようになっている。

また、後述する如く、音声出力ユニット５からは、ユー
ザプログラムで指定された音声信号が発声し、これをア
ンプ７で増幅することによって、スピーカ８から発音さ
せるようになっている。

電源ユニット２は、商用電源を整流，平滑した後安定化
して、各ユニット3,4および５に供給するもので、この
電源ユニット２側においてコントローラ全体の電源オ
ン，オフが可能になっている。

I/Oユニット４は、すでに公知であるため詳細には説明
しないが、１チャンネルを16点として、１もしくは２以
上のチャンネルに割り当て可能になっており、また各１
点毎には１対の入力および出力回路が備えられており、
内蔵されたデジタルスイッチの設定によって、16点単位
で入力または出力として自由に設定可能になっている。

また、この実施例では、各ユニット４内にアドレス設定
用のデジタルスイッチが内蔵されており、これを適宜に
設定するこにより、ラック６上のソケット位置には拘束
されずに任意のアドレス設定が可能な，いわゆるフリー
ロケーション方式が採用されている。

第２図に示す如く、CPUユニット３は、6800等に代表さ
れる８ビットマイクロプロセッサ（MPU）30を主体とし
て構成されており、そのデータバスDB,アドレスバスAB,
コントロールバスCBには、それぞれ入出力状態RAM31,ワ
ーキングRAM32,システムプログラムROM33およびユーザ
プログラムPROM34が接続される他、プログラム書込み等
の際にプログラミングツールを接続するためのソケット
35が接続されており、またプラグ36,ソケット37を介し
て、ラック６上のシステムバスSBに接続可能となってい
る。

入出力状態RAM31としては、１ワード８ビットのRAMが使
用されており、このRAM31のアドレス空間は、８ビット
単位で入力または出力として割り当て可能な入出力エリ
アの他に、補助リレーエリア，カウンタ素子のカウント
情報エリア，キープリレーエリアおよびタイマ素子のタ
イム情報エリア等に割当てられている。

ワーキングRAM32は同様に１ワード８ビットのRAMが使用
されており、MPU30における各種演算の際の一時記憶エ
リア等として利用される。

システムプログラムROM33は、同様に１ワード８ビット
のメモリで構成され、プログラマブル・コントローラの
動作に必要な各種のシステムプログラムが記憶されてい
る。このシステムプログラムの詳細については後に説明
する。

ユーザプログラムPROM34は、同様に１ワード８ビットの
PROMが使用され、このPROM34にはプログラマブル・コン
トローラ言語の（高級言語）によって、ユーザが任意に
設定したユーザプログラムが記憶されている。なお、こ
の実施例ではユーザプログラムはラダー図入力用のフォ
ーマットで記憶されている。

第３図に、システムプログラムROM33に記憶されたシス
テムプログラムの一例（ENDリフレッシュ方式の場合）
を示す。同図に示す如く、電源投入とともにシステムプ
ログラムが起動されると、イニシャル処理によって、入
出力状態RAM31,ワーキングRAM32等の内容の初期設定が
行なわれ（ステップ300）、次いで各種のシステムサー
ビス処理（ステップ301）が行なわれる。

このサービス処理では、モニタ、故障診断等のサービス
処理の他、プログラミングツールが接続されている場合
には、ユーザプログラムPROM34に対するプログラムの書
込み処理等が行なわれる。

サービス処理が終了すると、続いて入力更新処理が行な
われる（ステップ302）。この入力更新処理では、I/Oユ
ニット4,4…の中で、入力に割当てられた端子の状態
を、８ビット単位で順次取込み、これを入出力状態RAM3
1内の該当するアドレスに転送する処理が行なわれる。

以後、サービス処理301において、RUNモードに相当する
キー操作が行なわれない限り（ステップ303否定）、以
上の動作が繰り返し行なわれ（ステップ301,302）、入
力更新だけが継続的に行なわれる。

この状態で、サービス処理301において、RUNモードに相
当する所定のキー操作が行なわれると、入力更新処理に
続いてRUNモードの判定が行なわれ（ステップ303肯
定）、命令実行処理が行なわれる（ステップ304）。

この命令実行処理では、プログラムカウンタの内容に従
って、ユーザプログラムPROM34からユーザ命令を順次読
込み、ラダー図上の接点接続関係に応じた回路演算等を
行ない、OUT命令の実行とともに、それまでの演算結果
で入出力状態RAM31の該当出力エリアを書替える処理を
行なう。そして、命令実行を繰り返す間に、END命令が
読みだされると、命令実行処理を終了して、続く出力更
新処理（ステップ305）を行なう。

この出力更新処理では、命令実行の結果書替えられた入
出力状態RAMの出力エリアの内容を、I/Oユニットの出力
として割当てられた各８個の端子に転送する処理が行な
われる。

以後、RUNモードが続く限り、システムサービス処理
（ステップ301），入力更新処理（ステップ302），命令
実行処理（ステップ304），出力更新処理（ステップ30
5）を繰り返し実行する。

なお、この実施例では、ユーザプログラムはプログラマ
ブル・コントローラ言語で記述されているため、これを
直接マイクロプロセッサ30で実行することはできず、こ
のためシステムプログラムROMに記憶されたインタプリ
タプログラムを介して間接的に実行している。

次に、一般にこの種のラダー図入力式プログラマブル・
コントローラで使用されるOPコードの中で、本実施例音
声出力ユニットの理解に必要とされるOUTに対する命令
実行動作を説明する。

第４図（ａ）に示されるラダー図は、OPコードであるL
D,OUTを用いて同図（ｂ）に示す如く表わされ、またそ
の命令解読結果は同図（ｃ）のフローチャートで表わさ
れる。

すなわち、プログラムカウンタに従って命令を読込んだ
結果（ステップ400）、OUT命令と判定されると（ステッ
プ401肯定）、それまでの演算結果，すなわち入力3000
はONが否かが判定され、ONの場合には（ステップ402肯
定）、同図（ｄ）に示す如く、入出力状態RAM31の出力1
0に相当するエリアにはONに相当する“1"が書込まれ、
他方入力3000がOFFの場合には（ステップ402否定）、OF
Fに相当する“0"が書込まれる（ステップ404）。

このように、OPコードOUTを実行すると、必ず該当する
出力はそれまでの演算結果に応じた内容に書替えられ
る。

以上説明したOUTコードは、本発明に係わる音声出力ユ
ニットプログラミングの際に利用される。

次に、本発明に係わる音声出力ユニットの構成について
説明する。第５図に示す如く、音声出力ユニット５のハ
ウジング51は、I/Oユニットと同様なブックケース形に
形成され、その前面パネルには、発声中のメッセージN
o.を表示するための32個のLED表示器52,音声信号を取り
出すためのジャック53,後述する発声モードの切替に使
用される発声モード切替スイッチ54および着脱可能な前
面蓋55が設けられている。

そして、ジャック53にプラグ56を差込むことによって音
声信号を取出し、これを図示しないアンプまたはモニタ
スピーカへと導くようになっている。

また、前面蓋55の背後には、メモリ収納用の空所（図示
せず）が設けられており、この空所に音声メモリカード
57を装着することによって発音すべきメッセージを32種
類単位で交換可能になっている。

さらに、ハウジング51の背面には、図示しないプラグ58
が突出形成されており、このプラグ58をラック６上に敷
設されたシステムバス上のソケット59に差込むことによ
って、CPUユニット３との接続を行なうようになってい
る。

音声出力ユニット５の電気的な構成を第６図に示す。同
図に示す如く、音声出力ユニット５は８ビット構成のマ
イクロプロセッサ（MPU）501を主体として構成されてお
り、そのデータバスDB′，アドレスバスAB′，コントロ
ールバスCB′には、システムプログラムROM502,ワーキ
ングRAM503が接続されている。

システムプログラムROM502内には、音声出力ユニットの
制御に必要なシステムプログラムが予め記憶されてお
り、このプログラムの内容については後述するフローチ
ャートで詳細に説明する。

ワーキングRAM503内には、第７図に示す如きスタックエ
リアが設けられており、後述する如く、このスタックエ
リアには、音声出力命令の解読結果に相当するBCDコー
ドで表わされたメッセージNo.が記憶される。さらに、R
AM503内には第９図に示す如き32ビットの発声済テーブ
ルが設けられている。なお、スタックエリアおよび発声
済テーブルの機能については、後に詳細に説明する。

音声出力ユニット５内のデータバスDB′と、プログラマ
ブル・コントローラのデータバスDBとは、ソケット59,
プラグ58,ラッチ部504およびラッチ部505を介して接続
されている。

ラッチ部504は、８ビット構成のラッチ回路を４個並列
に接続し、アドレスデコーダを介して各ラッチ回路に択
一的にアクセスするようにしたものである。

従って、CPUユニット３からアドレスバスADB上に、８ビ
ット単位で４回に分けて時分割的に送出されたデータ
は、このラッチ部504の作用によって、並列32ビットに
変換される。

ラッチ部505は、８ビット構成のラッチ回路を４個並列
に設け、その出力側に設けたゲートの出力を８ビット単
位で共通接続したもので、各ラッチ回路を同時にトリガ
し、かつ各ゲートをアドレスデコーダの出力で択一的に
動作させることによって、並列32ビットのデータ，すな
わち音声出力命令を、８ビット単位でデータバスDB′上
に送り出すことが可能となっている。

LED表示器52は、前述した如く32ビット構成のもので、
ハウジング51のフロントパネル上部に配列されている。
このLED表示器52は、前述したラッチ部504と略同一構成
のラッチ部506を介して、データバスDB′に接続されて
いる。

発声モード切替スイッチ54は、前述した如く、ハウジン
グ51のフロントパネル上に取り付けられている。このス
イッチ54は、インターフェース507を介してデータバスD
B′に接続されている。

次に、音声信号発声部の構成を説明する。この実施例で
は、音声合成方式として、ADPCM方式（Adaptive Differ
encial Pulse Coded Moduration）が採用され、これに
より音質の向上が図られている。なお、音声信号発声部
の構成としてはPARCOR方式等でも良い。

音声データROM508は前述した音声メモリカード57に内蔵
されるもので、第８図に示す如く１ワード８ビットのメ
モリで構成されている。

そして、この音声データROM508内には、メッセージNo.
別にスタートアドレス，ストップアドレスをそれぞれ記
憶させたアドレス記憶エリア508aと、メッセージNo.別
に音声データを記憶させた音声データ記憶エリア508bが
設けられている。

音声合成部510は、音声データROM508から出力される１
バイト分のデータに対応して、微小時間分の音声信号を
合成するとともに、合成が終了するたびに割込み信号
（割込み１）をMPU501に送り返すようになっている。

ローパスフィルタ511では音声合成部510から出力される
音声信号から、高調波成分を除去する。次いで、高調波
成分を除去された音声信号は、２系統に分岐され、一方
の系統はトランス512の一次側へと、また他方の系統は
モニタ用アンプ513の入力へと供給される。

トランス512の二次側出力と、アンプ513の出力とは、切
替スイッチ514を介して択一的にジャック53へと導出可
能となっており、これにより切替スイッチ514をアンプ5
13側へと切替えれば、ジャック53に直接モニタ用スピー
カを接続して音声テスト等を行なうことが可能となって
いる。なお、この切替スイッチ514はハウジング51の内
部に取付けられ、蓋55を取外して操作するようにしてい
る。

次に、システムプログラムROM502内に記憶された制御用
システムプログラムの構成を説明する。

この制御用システムプログラムは、第10図に示されるフ
ォーマットの音声出力命令に対して対応可能となってい
る。

すなわち、この音声出力命令は、１ビット〜32ビットか
らなる32ビット長データで構成され、また１ビット〜32
ビットの各内容は、それぞれメッセージNo.1〜メッセー
ジNo.32に対応する。例えば、７ビット目が“1"という
ことは、発音すべきメッセージ内容がメッセージNo.7に
対応することを意味する。

なお、後に詳述に説明するが、このような発音出力命令
をCPUユニット３から音声出力ユニット５に対して送り
込むためには、例えば入出力アドレス空間の０〜１チャ
ンネル（１チャンネルは16ビット）に音声出力ユニット
をアドレス割付けし、ユーザプログラム内においてOUT
命令を使用し、所望のメッセージNo.に対応する出力リ
レーを、所望のタイミングで動作させるようにプログラ
ムすればよい。

このようなプログラミングを行なえば、音声出力命令を
構成する32ビットのデータは前述の出力更新処理（第３
図ステップ305）によって、CPUユニット３内の入出力状
態RAM31から音声出力ユニット５内のラッチ部504へと自
動的に転送される。

以上の処理を前提として、第11図〜第15図のフローチャ
ートに従い、本実施例装置の動作を系統的に説明する。

最初に、単発声モードの場合から説明する。単発声モー
ドへの切替は、発声モード切替スイッチ54をOFF状態に
設定することで行なわれる。

この状態で、プログラムがスタートすると、イニシャラ
イズ処理でフラグ，レジスタ類の初期設定を行なった後
（ステップ1101）、以後音声出力命令を繰り返しラッチ
しながら（ステップ1103）、その都度“0"から“1"に変
化したビットの有無を監視する（ステップ1102否定1103
→1104否定→1102）。

この状態で、“0"から“1"に変化したビットが現れると
（ステップ1104肯定）、当該ビットNo.をバイナリコー
ドに変換した後、これを第７図に示されるスタックエリ
アに格納する（ステップ1105）。

続いて、第12図に移って、現在何の音声も発音されてい
ないことを条件として（ステップ1201否定）、第７図に
示されるスタックエリアから、最旧メッセージNo.を読
込み（ステップ1202）、同時に当該メッセージNo.をス
タックエリアから消去する（ステップ1203）。これはFI
FOスタック処理に相当する。

次いで、読込まれたメッセージNo.に対応するスター
ト，ストップアドレスをそれぞれ音声データROM508から
読込み（ステップ1204）、当該スタートアドレスを音声
データROMからの読出し開始アドレスとして設定する
（ステップ1205）。

次いで、メッセージNo.に対応するLEDを点灯させた後
（ステップ1206）、音声合成部に対しスタート指令を発
し（ステップ1207）、同時に発音中フラグを“発声中”
にセットした後、第11図に示されるステップ1102へ戻
り、次の発声出力命令を待機する。

一方、音声データROM508側では、スタートアドレスの設
定に応じて、該当アドレスに記憶された１バイト分のデ
ータを音声合成部510へと送出する。

音声合成部510では、スタート指令に応答して、音声合
成処置を行ない、該当メッセージNo.に対応する微小時
間分の音声信号を合成し、合成が終了すると割込信号
（割込１）をMPU501に返送する。

すると、MPU501側では、割込信号（割込１）に応答し
て、以後第15図に示される音声継続用割込処理を実行す
る。

すなわち、現在の設定アドレスが前述のストップアドレ
スに達するまでの間（ステップ1501否定）、音声合成部
510から割込信号（割込１）が返送されるたびに、現在
の設定アドレスを順次インクリメントし（ステップ150
2）、新アドレスによって音声データROM508をアドレス
設定する（ステップ1503）。

これに対して、現在の設定アドレスがストップアドレス
に達した場合には（ステップ1501肯定）、音声合成部51
0に対してストップ指令を発するとともに、発音中フラ
グを“出発音中”にリセットし（ステップ1504）、同時
にそれまで発音されていたメッセージNo.に対応するLED
を消灯し（ステップ1505）、その後無音期間に相当する
１秒ポーズ処理を経た後（ステップ1506）、メインフロ
ーに復帰する。

このように、出発音中に、“0"から“1"に変化したビッ
トが現れると、当該ビットNo.に対応する音声が、１回
に限り発音される。

また、なんらかの音声発声中に（ステップ1201肯定）、
“0"から“1"に変化したビットが現れると（ステップ11
04肯定）、当該メッセージNo.は第７図に示されるスタ
ックに格納され、現在発音中の音声が終了するのを待っ
て（ステップ1201否定）、前述と同様１回に限り発声さ
れることとなる（ステップ1202〜1207）。

次に、繰り返し発声モードの場合について説明する。繰
り返し発声モードへの設定は、発声モード切替スイッチ
54をON状態に設定することで行なわれる。

この状態でプログラムがスタートすると、第11図におい
てイニシャライズ処理を経た後（ステップ1101）、音声
出力命令を繰り返しラッチしながら（第13図ステップ13
01）、その都度“1"の状態のビットの有無を監視し（ス
テップ1302否定）、同時に第９図に示される発声済テー
ブルのクリアを繰り返す（ステップ1304）。

今仮に、この状態で音声出力命令の何れか１ビットが
“1"に変化したものと仮定する。すると（ステップ1302
肯定）、当該メッセージNo.の読込みが行なわれた後
（ステップ1303）、現在発音中でないことを条件として
（ステップ1401否定）、当該メッセージNo.と第９図に
示される発声済テーブルの該当フラグの状態との比較を
行なう（ステップ1402）。

ここで、第９図に示される発声済テーブルは、当初クリ
アされているため（ステップ1304）、該当No.のフラグ
が“0"であることから発声済メッセージなしとの判定が
行なわれ（ステップ1403否定）、ただちに発声済テーブ
ルの更新処理によって、該当メッセージNo.のフラグは
“1"にセットされる（ステップ1404）。

次いで、新メッセージNo.は、第７図に示されるスタッ
クエリアに格納され（ステップ1405）、以後単発声モー
ドの場合で説明した第12図ステップ1201〜1207が実行さ
れ、合わせて第15図に示される割込処理も実行されるこ
とによって、音声出力命令で指定されたメッセージが１
回に限り発音される。

一方、音声が発声されている間中、メインフロー側で
は、音声出力命令を繰り返しラッチし、最小のメッセー
ジNo.を読込む状態を繰り返す（ステップ1102肯定→130
1→1302肯定→1303→1401→1102）。

この状態で、音声発声が終了し、なおかつ該当ビットの
オン状態が継続していると（ステップ1401否定）、再度
発声済テーブルとの比較が行なわれる結果（ステップ14
02）、今度は該当ビットのフラグが“1"であることから
発声済メッセージありとの判定が行なわれ（ステップ14
03肯定）、未発声メッセージでないことの確認（ステッ
プ1406否定），次のメッセージがないことの確認（ステ
ップ1407）を経た後、発声済テーブルをクリアし（ステ
ップ1408）、同時に最小のメッセージNo.を再度第７図
に示されるスタックに格納する（ステップ1409）。

以後、前述と同様にして、第12図，第15図に示されるフ
ローチャートが実行される結果、同一の音声が１回に限
り発音されることとなる。

このように、音声出力命令中の何れかのビットがONした
場合、そのON状態が継続する限り、該当するメッセージ
が繰り返し発音されることとなる。

次に、音声出力命令中の複数のビットが同時にON状態で
ある場合について説明する。

この場合、最小メッセージNo.に関する音声発声処理に
ついては、前述と同様であって、第９図に示される発声
済テーブルの該当フラグを“1"にセットした後、当該メ
ッセージを１回に限り発音させる。

次いで、当該最小のメッセージの発音が終了した時点に
おいて（ステップ1401否定）、再度最小のメッセージN
o.について読込みが行なわれると（ステップ1303）、発
声済テーブルとの比較の結果（ステップ1402）、当該最
小のメッセージNo.については発声済メッセージありと
の判定が行なわれ（ステップ1403肯定）、さらに未発声
メッセージでないとの判定が行なわれる結果（ステップ
1406否定）、次のメッセージについての有無が判定され
る（ステップ1407）。

ここで、同時に３ビットがON状態であれば、次のメッセ
ージは有りとされ（ステップ1407肯定）、続いて、２番
目に小さなメッセージNo.についての読込みが行なわれ
る（ステップ1410）。

次いで、この２番目にメッセージNo.の小さなメッセー
ジNo.について、発声済テーブルとの比較が行なわれる
と（ステップ1402）、既に最小のメッセージNo.につい
ての発声が行なわれているため（ステップ1403肯定）、
当該２番目のメッセージNo.についての発声，未発声が
判定される（ステップ1406）。

ここで、２番目のメッセージについては未だ発声が行な
われていないため（ステップ1406肯定）、続いて新メッ
セージNo.と発声済大小比較が行なわれる（ステップ141
1）。

この大小比較では、当然新メッセージNo.は発声済No.よ
りも大きくなるため（ステップ1411肯定）、ただちに発
声済テーブルの更新処理が行なわれ、当該２番目のメッ
セージNo.に対応するフラグが“1"にセットされる（ス
テップ1404）。

次いで、当該２番目のメッセージNo.が第７図に示され
るスタックエリアへと格納され（ステップ1405）、以後
第12図，第15図に示されるフローチャートが実行される
結果、当該２番目のメッセージNo.についての発声が１
回に限り行なわれる。

以後、同様にして２番目のメッセージNo.についての発
声が終了し、その時点で３番目のメッセージNo.に係る
ビットがONであれば、さらに次のメッセージ有りとの判
定が行なわれる（ステップ1407肯定）、この結果、今度
は３番目のメッセージNo.についての読込みが行なわれ
（ステップ1410）、これが発声済テーブルと比較される
結果（ステップ1402）、２番目のメッセージの場合と同
様にして、ステップ1403肯定→1406肯定→1411肯定と進
み、３番目のメッセージについて該当するフラグのセッ
ト処理が行なわれる（ステップ1404）。

以後、３番目のメッセージNo.がスタックに格納され
（ステップ1405）、第12図，第15図のフローチャートが
実行される結果、３番目のメッセージのNo.についての
発声処理が１回に限り行なわれる。

次いで、３番目のメッセージNo.に続いて、次のメッセ
ージNo.の有無が判定されると（ステップ1407）、今度
は４番目のメッセージNo.は存在しないため（ステップ1
407否定）、その後発声済テーブルのクリア処理（ステ
ップ1408）、最小のメッセージNo.のスタックへの格納
処理（ステップ1409）が行なわれ、以後３つのビットON
状態が継続する限り、以上の動作が繰り返され、３種類
のメッセージが交互に繰り返し発音されることとなるの
である。

以上の処理結果を繰り返して説明すると、単発声モード
の場合には、第16図に示されるように、出力１〜３が順
次ONした場合、各ONタイミングに応答して、１回に限り
それぞれの設定された長さをもって、音声が１回だけ発
音されることとなる。

これに対して、繰り返し発声モードの場合、第17図に示
されるように、出力１〜３のそれぞれがON状態にある限
り、一定の間隔Ｔ毎に、同一音声が繰り返し発音され、
また出力１〜３が同時にONしている期間においては、音
声1,2,3が順次繰り返し交互に発音されることとなるの
である。

したがって、この実施例装置にあっては、一定の入力条
件の成立とともに、１回に限り特定の音声を発声させた
いような場合には、発声モード切替スイッチ54をOFFさ
せることによって、所望の機能を達成させることがで
き、他方一定の入力条件が成立している限り、継続的に
同一音声を繰り返し発音させるためには、発声モード切
替スイッチ54をONさせることにより、所望の機能を達成
させることができるのである。

【図面の簡単な説明】

第１図は本発明に係る音声出力ユニットを適用したプロ
グラマブル・コントローラ全体の外観を示す斜視図、第
２図はCPUユニットの電気的な構成を示すブロック図、
第３図はCPUユニットのシステムプログラムを示すゼネ
ラルフローチャート、第４図（ａ）〜（ｄ）はOUT命令
の解読結果に対応した処理操作を示す図、第５図は本発
明に係る音声出力ユニットの外観を示す斜視図、第６図
は音声出力ユニットの電気的な構成を示すブロック図、
第７図はワーキングRAM内に設けられたスタックエリア
を示すメモリマップ、第８図は音声データROMの内容を
示すメモリマップ、第９図は発声済テーブルの内容を示
すメモリマップ、第10図は音声出力命令のフォーマット
を示す図、第11図〜第14図は音声出力ユニットのメイン
処理を示すフローチャート、第15図は音声継続用割込処
理の詳細を示すフローチャート、第16図は単発声モード
の場合の動作を示すタイムチャート、第17図は繰り返し
発声モードの場合の動作を示すタイムチャートである。 １…プログラマブル・コントローラ ５…音声出力ユニット 54…発声モード切替スイッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】プログラマブル・コントローラのシステム
   バス上に、当該ユニットにあてて送出された出力データ
   を取込むデータ取込み手段と、 発生モードを、単発生モードと繰り返し発生モードとに
   切替える発生モード切替手段と、 取込まれた出力データ中のONデータを検出するONデータ
   検出手段と、 発生モードが単発生モードの場合には、検出されたONデ
   ータに対応する音声信号をONタイミングに応答して１回
   に限り発生させ、繰り返し発生モードの場合には、１つ
   のONデータしか検出されないときは、そのONデータに対
   応する音声信号を当該ON状態が継続する限り繰り返し発
   生させる一方、同時に複数のONデータが検出されたとき
   は、各ONデータに対応する音声信号を当該複数ONデータ
   の同時ON状態が継続する限り交互に繰り返し発生させる
   音声信号発生手段と、 を具備することを特徴とするプログラマブル・コントロ
   ーラの音声出力ユニット。