JPH0680406B2 - Integrator - Google Patents

Integrator

Info

Publication number
JPH0680406B2
JPH0680406B2 JP60241608A JP24160885A JPH0680406B2 JP H0680406 B2 JPH0680406 B2 JP H0680406B2 JP 60241608 A JP60241608 A JP 60241608A JP 24160885 A JP24160885 A JP 24160885A JP H0680406 B2 JPH0680406 B2 JP H0680406B2
Authority
JP
Japan
Prior art keywords
integrator
pass filter
time constant
low
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60241608A
Other languages
Japanese (ja)
Other versions
JPS62102114A (en
Inventor
英希 長井
寿一 平瀬
徹 菊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Keiki Inc
Original Assignee
Tokyo Keiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Keiki Co Ltd filed Critical Tokyo Keiki Co Ltd
Priority to JP60241608A priority Critical patent/JPH0680406B2/en
Publication of JPS62102114A publication Critical patent/JPS62102114A/en
Publication of JPH0680406B2 publication Critical patent/JPH0680406B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Navigation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は積分装置にかかるものであり、例えば対象とな
る量の積分値に対して更に積分を行う二重積分に好適な
積分装置に関するものである。
TECHNICAL FIELD The present invention relates to an integrating device, for example, an integrating device suitable for double integration that further integrates an integrated value of a target quantity. Is.

〔従来の技術〕[Conventional technology]

対象となる量の積分値に対して更に積分を行う場合とし
ては、例えば、加速度を積分して速度を求め、更に速度
を積分して変位量を求める場合がある。
As a case where the integration value of the target amount is further integrated, for example, acceleration may be integrated to obtain a velocity, and further velocity may be integrated to obtain a displacement amount.

このような二重積分装置としては、例えば第2図に示す
ものがある。この第2図のブロツク線図において、外部
から加速度が入力される端子Q1には、ハイパスフイルタ
10が接続されており、このハイパスフイルタ10には、積
分器12,14が直列に接続されている。
An example of such a double integrator is shown in FIG. In the block diagram of Fig. 2, the high-pass filter is connected to the terminal Q1 to which the acceleration is input from the outside.
10 is connected to the high-pass filter 10 and integrators 12 and 14 are connected in series.

これらのうち、ハイパスフイルタ10は、例えば時定数TA
に対し、 で表わされる伝達関数G1を有し、そのボード線図は、例
えば第3図に示すようになる。なお、上記(1)式にお
いて、Sは、ラプラス変換における複素数であり、第3
図(A)は、ゲインを表わし、同図(B)は位相を表わ
す。第4図ないし第9図においても同様である。
Of these, the high-pass filter 10 has a time constant TA, for example.
As opposed to Has a transfer function G1 represented by, and its Bode plot is as shown in FIG. 3, for example. In the above formula (1), S is a complex number in the Laplace transform,
The figure (A) shows a gain, and the figure (B) shows a phase. The same applies to FIGS. 4 to 9.

積分器12,14は、例えば時定数TBに対し、 で表わされる伝達関数G2を有し、それら全体のボード線
図は、例えば第4図に示すようになる。
The integrators 12 and 14 are, for example, for the time constant TB, Has a transfer function G2 represented by, and their Bode plots are as shown in FIG. 4, for example.

従つて、第2図に示す二重積分装置全体の特性は、第5
図に示すようになる。
Therefore, the characteristics of the entire double integrator shown in FIG.
As shown in the figure.

ところで、一般的に積分装置においては、低周波成分に
よるドリフトが問題となる。このため、第2図に示すよ
うに、積分器12の入力前段に、ハイパスフイルタ10が付
加されている。
By the way, generally, in an integrating device, a drift due to a low frequency component becomes a problem. Therefore, as shown in FIG. 2, the high-pass filter 10 is added before the input of the integrator 12.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、以上のような従来の装置においては、特
に低周波の加速度入力に対して積分定数が非常に長いも
のとなつていたため、長い静定時間を要するという不都
合がある。更に、定常的な入力に対しては追従するもの
の、突発的な変化があるとドリフトが生じ、新たに長い
静定時間を要するため、動作が不安定となる。
However, in the conventional device as described above, the integration constant is extremely long, especially for low-frequency acceleration input, so that there is a disadvantage that a long settling time is required. Further, although it follows a steady input, if a sudden change occurs, a drift occurs and a new long settling time is required, which makes the operation unstable.

また、第5図に示すように、−20dB/decのゲインの積分
領域では、同図(B)に示すように、位相差が生ずると
いう不都合もある。
In addition, as shown in FIG. 5, in the integration region of the gain of −20 dB / dec, there is a disadvantage that a phase difference occurs as shown in FIG.

本発明は、かかる点に鑑みてなされたものであり、ドリ
フトが低減されるとともに、静定時間が短く、安定に動
作する積分装置を提供することを目的とするものであ
る。
The present invention has been made in view of the above points, and an object of the present invention is to provide an integrating device that has a reduced drift time, a short settling time, and operates stably.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の積分装置は、カスケード接続された少なくとも
二つの積分器を含み、上記の問題点を解決するために、
前記積分器の時定数より大きい時定数を有し、信号の低
周波数成分を低減するフィルタ手段と、前記積分器の時
定数より小さい時定数を有し、位相補正を行なう補正手
段とが、前記積分器に対して各々接続されたものであ
る。
In order to solve the above problems, the integrator of the present invention includes at least two integrators connected in cascade.
Filter means for reducing a low frequency component of a signal having a time constant larger than that of the integrator, and correction means for performing phase correction having a time constant smaller than that of the integrator, They are each connected to an integrator.

〔作用〕[Action]

本発明によれば、フイルタ手段においてドリフトの原因
となる周波数の低い信号成分が低減除去されることとな
るとともに、補正手段によつて位相の補正も行なわれる
ようになる。
According to the present invention, the low-frequency signal component that causes the drift is reduced and removed by the filter means, and the correction means also corrects the phase.

〔実施例〕〔Example〕

以下、本発明にかかる積分装置を、添附図面に示す実施
例に基づいて詳細に説明する。
Hereinafter, an integrator according to the present invention will be described in detail based on an embodiment shown in the accompanying drawings.

第1図には、本発明の一実施例が示されている。このブ
ロツク図において、外部から加速度信号が入力される端
子Qには、ローパスフイルタ16及びハイパスフイルタ18
が直列に接続されている。ハイパスフイルタ18の出力が
加速度信号として出力されることとなる。
FIG. 1 shows an embodiment of the present invention. In this block diagram, a low-pass filter 16 and a high-pass filter 18 are connected to a terminal Q to which an acceleration signal is input from the outside.
Are connected in series. The output of the high pass filter 18 is output as an acceleration signal.

ハイパスフイルタ18は、第1積分回路20に接続されてお
り、この第1積分回路20の出力が速度信号として出力さ
れるようになつている。第1積分回路20は、ローパスフ
イルタ22、積分器24及びハイパスフイルタ26が直列に接
続された構成となつている。
The high-pass filter 18 is connected to the first integrating circuit 20, and the output of the first integrating circuit 20 is output as a speed signal. The first integrator circuit 20 has a configuration in which a low-pass filter 22, an integrator 24, and a high-pass filter 26 are connected in series.

第1積分回路20は、第2積分回路30に接続されており、
この第2積分回路30の出力が変位信号として出力される
ようになつている。第2積分回路30は、ローパスフイル
タ32、積分器34及びハイパスフイルタ36が直列に接続さ
れた構成となつている。
The first integrator circuit 20 is connected to the second integrator circuit 30,
The output of the second integration circuit 30 is output as a displacement signal. The second integrating circuit 30 has a configuration in which a low-pass filter 32, an integrator 34, and a high-pass filter 36 are connected in series.

これらのうち、ローパスフイルタ16は、 で表わされる時定数TL1の一次おくれ要素型の伝達関数G
Aを有しており、瞬発的なノイズを除去するものであ
る。ハイパスフイルタ18は、 で表わされる時定数TL1の二次おくれ要素型の伝達関数G
Bを有しており、低周波なノイズやドリフトを除去する
ものである。
Of these, the Lowpass Filter 16 is The transfer function G of the primary delay element type with the time constant TL1 represented by
It has A, and removes instantaneous noise. Highpass Filter 18 The transfer function G of the quadratic delay element type with the time constant TL1 represented by
It has B and removes low frequency noise and drift.

次に、積分回路20,30に含まれるローパスフイルタ22,32
の伝達関数GCは、 で表わされ、ローパスフイルタ22,32の全体のボード線
図は、例えば第6図に示すようになる。
Next, the low-pass filters 22 and 32 included in the integrating circuits 20 and 30 are included.
The transfer function GC of is The Bode diagram of the entire low-pass filters 22 and 32 is shown in FIG. 6, for example.

ハイパスフイルタ26,36の伝達関数GEは、 で表わされ、ハイパスフイルタ26,36の全体のボード線
図は、例えば第7図に示すようになる。なお、伝達関数
GEは、二次おくれ要素型であるからその値によつてボー
ド線図は変化することは周知の通りである。
The transfer function GE of the high pass filter 26, 36 is The board diagram of the entire high pass filter 26, 36 is shown in FIG. 7, for example. The transfer function
It is well known that the Bode plot changes depending on the value of GE because it is a quadratic lag element type.

積分器24,26の伝達関数GDは、時定数TIに対し、 で表わされ、積分器24,26の全体のボード線図は、例え
ば第8図に示すようになる。なお、第6図ないし第8図
のグラフを加え計わせると、積分回路20,30の全体の特
性を示すボード線図となり、これが第9図に示されてい
る。なお、ローパスフイルタ22,32の時定数TL2は、積分
器24,34の時定数TIより小さく設定し、ハイパスフイル
タ26,36の時定数TH2は、積分器24,34の時定数TIより大
きく設定する。また、ローパスフイルタ22,32の時定数T
L2は、ハイパスフイルタ26,36による位相の進み(第7
図(B)参照)を補正するように設定される。積分回路
20,30の特性は、積分器24,34の時定数TIによつて決まる
周波数に対する一定の領域において積分特性すなわちゲ
インが−20dB/decの傾きを有するように定められる。
(第9図(A)参照)。
The transfer function GD of the integrators 24 and 26 is The Bode diagram of the whole integrator 24, 26 is shown in FIG. 8, for example. When the graphs of FIGS. 6 to 8 are added together, a Bode diagram showing the overall characteristics of the integrating circuits 20 and 30 is shown, which is shown in FIG. The time constant TL2 of the low-pass filters 22 and 32 is set smaller than the time constant TI of the integrators 24 and 34, and the time constant TH2 of the high-pass filters 26 and 36 is set larger than the time constant TI of the integrators 24 and 34. To do. In addition, the time constant T of the low-pass filters 22 and 32
L2 is the phase advance by the high-pass filters 26, 36 (7th
(See FIG. 6B) is set. Integrator circuit
The characteristics of 20, 30 are determined so that the integral characteristic, that is, the gain has a slope of -20 dB / dec in a constant region with respect to the frequency determined by the time constant TI of the integrators 24, 34.
(See FIG. 9 (A)).

次に、上記実施例の作用について説明する。まず、低周
波成分を除去するハイパスフイルタ26,36が各積分回路2
0,30に対して各々設けられているため、第9図(A)に
示すように、低周波成分が良好に低減されることとな
る。このため、ドリフトが抑制され、二重積分を行つて
も動作が安定となる。
Next, the operation of the above embodiment will be described. First, the high-pass filters 26 and 36 that remove low-frequency components are integrated circuits 2
Since they are provided for 0 and 30, respectively, the low frequency component is satisfactorily reduced as shown in FIG. 9 (A). Therefore, the drift is suppressed, and the operation becomes stable even if the double integration is performed.

また、第9図(B)に示すように、ローパスフイルタ2
2,32を設けることによつて、積分器24,34およびハイパ
スフイルタ26,36による位相特性が改善され、同図の二
点鎖線による矢印で示すように、積分領域内に位相のず
れのない部分が含まれるようになる。
Also, as shown in FIG. 9 (B), the low-pass filter 2
By providing 2,32, the phase characteristics by the integrators 24,34 and the high-pass filters 26,36 are improved, and there is no phase shift in the integration region as shown by the double-dashed line arrow in the figure. Parts will be included.

なお、上記実施例では、第1及び第2積分回路20,30を
初段にローパスフイルタ22,32を設け、後段にハイパス
フイルタ26,36を設けるように構成したが、本発明は何
らこれに限定されるものではなく、その順序は適宜でよ
い。例えば、ローパスフイルタ22,32を後段とし、ハイ
パスフイルタ26,36を初段としてもよい。また、ハイパ
スフイルタ26,36として、二次おくれ要素型のものを用
いる場合には、減衰係数ζを0.5ないし1程度に定める
ことが好ましい。このハイパスフイルタ26,36を、一次
おくれ要素型の伝達関数を有するものとしてもよい。
Although the first and second integrating circuits 20 and 30 are provided with the low-pass filters 22 and 32 in the first stage and the high-pass filters 26 and 36 are provided in the latter stage in the above embodiment, the present invention is not limited to this. However, the order may be arbitrary. For example, the low-pass filters 22 and 32 may be the latter stage, and the high-pass filters 26 and 36 may be the first stage. Further, when the secondary pass element type is used as the high pass filters 26, 36, it is preferable to set the damping coefficient ζ to about 0.5 to 1. The high-pass filters 26, 36 may have a first-order lag element type transfer function.

本発明にかかる積分装置の好適な応用例としては、船舶
の上下動(ヒービング)の検出がある。すなわち、船舶
内に、水平安定台を設け、この上に加速度計を載置して
上下動の加速度を検出し、この加速度から二重積分を行
つて上下動の位置を検出するのである。
A suitable application example of the integrating device according to the present invention is detection of vertical movement (heaving) of a ship. That is, a horizontal stabilizer is provided in the ship, an accelerometer is placed on the horizontal stabilizer to detect vertical acceleration, and double integration is performed from this acceleration to detect the vertical position.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明による積分装置によれば、
ドリフトが低減されるとともに、静定時間が短縮化さ
れ、動作が安定するという効果がある。また、積分領域
における位相ずれの問題も解消される。
As described above, according to the integrating device of the present invention,
The drift is reduced, the settling time is shortened, and the operation is stabilized. Also, the problem of phase shift in the integration region is solved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明にかかる積分装置の一実施例を示すブロ
ツク線図、第2図は従来の一例を示すブロツク線図、第
3図ないし第5図は第2図の従来装置における各部の特
性を示すボード線図、第6図ないし第9図は第1図の実
施例における各部の特性を示すボード線図である。 20,30…積分装置、22,32…ローパスフイルタ、24,34…
積分器、26,36…ハイパスフイルタ。
FIG. 1 is a block diagram showing an embodiment of an integrating device according to the present invention, FIG. 2 is a block diagram showing an example of a conventional device, and FIGS. 3 to 5 are views of respective parts in the conventional device shown in FIG. Bode diagrams showing characteristics, and FIGS. 6 to 9 are Bode diagrams showing characteristics of each portion in the embodiment of FIG. 20,30 ... Integrator, 22,32 ... Low pass filter, 24,34 ...
Integrator, 26,36 ... High-pass filter.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】カスケード接続された少なくとも二つの積
分器を含む積分装置において、 前記積分器の時定数より大きい時定数を有し、信号の低
周波数成分を低減するフィルタ手段と、前記積分器の時
定数より小さい時定数を有し、位相補正を行なう補正手
段とが、前記積分器に対して各々接続されていることを
特徴とする積分装置。
1. An integrator comprising at least two integrators connected in cascade, the filter means having a time constant larger than that of the integrator and reducing low frequency components of a signal, and the integrator of the integrator. An integrator having a time constant smaller than the time constant and correction means for performing phase correction, each being connected to the integrator.
【請求項2】前記フィルタ手段は、ハイパスフィルタで
あり、前記補正手段は、ローパスフィルタである特許請
求の範囲第1項記載の積分装置。
2. The integrating device according to claim 1, wherein the filter means is a high-pass filter, and the correcting means is a low-pass filter.
JP60241608A 1985-10-30 1985-10-30 Integrator Expired - Lifetime JPH0680406B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60241608A JPH0680406B2 (en) 1985-10-30 1985-10-30 Integrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60241608A JPH0680406B2 (en) 1985-10-30 1985-10-30 Integrator

Publications (2)

Publication Number Publication Date
JPS62102114A JPS62102114A (en) 1987-05-12
JPH0680406B2 true JPH0680406B2 (en) 1994-10-12

Family

ID=17076847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60241608A Expired - Lifetime JPH0680406B2 (en) 1985-10-30 1985-10-30 Integrator

Country Status (1)

Country Link
JP (1) JPH0680406B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103217155B (en) * 2012-01-20 2017-10-13 德马吉森精机株式会社 The displacement detection and control method of equipment, the displacement detection of equipment and control unit
JP7683240B2 (en) * 2021-02-26 2025-05-27 セイコーエプソン株式会社 MEASUREMENT METHOD, MEASUREMENT DEVICE, MEASUREMENT SYSTEM, AND MEASUREMENT PROGRAM

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140202A (en) * 1980-04-01 1981-11-02 Yokogawa Hokushin Electric Corp Level gauge

Also Published As

Publication number Publication date
JPS62102114A (en) 1987-05-12

Similar Documents

Publication Publication Date Title
EP0590323B1 (en) Filter for adjusting the band width of a control loop
JPH0680406B2 (en) Integrator
JPH05267991A (en) Low pass filter
US11038459B2 (en) Temperature compensated oscillator
EP0270192A2 (en) Filter
DE3407582A1 (en) CIRCUIT ARRANGEMENT FOR A CONTROL LOOP
US6870345B1 (en) Servo loop PID compensator with embedded rate limit
JPS639683B2 (en)
EP0562633A2 (en) Motor servo system
JPS61150473A (en) Noise eliminator
JP2748682B2 (en) PLL circuit
JPH0380369B2 (en)
JP2672267B2 (en) Signal processing device applied to image blur prevention device
JPH01246912A (en) Low-pass filter
JPS5822336Y2 (en) active filter circuit
JP2568571B2 (en) Band rejection frequency control device
JPH0369444B2 (en)
JPH0626296B2 (en) Unadjusted filter
JPS6150535B2 (en)
JPH0695625B2 (en) First-order active phase equalizer
JPS60136409A (en) Non-adjusting ic filter circuit
JPH03173217A (en) Automatic filter adjustment device
JPH0394302A (en) digital signal processing equipment
JPS6156897B2 (en)
JPH01218214A (en) Phase locked oscillating circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term