JPH0681019B2 - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPH0681019B2 JPH0681019B2 JP61172171A JP17217186A JPH0681019B2 JP H0681019 B2 JPH0681019 B2 JP H0681019B2 JP 61172171 A JP61172171 A JP 61172171A JP 17217186 A JP17217186 A JP 17217186A JP H0681019 B2 JPH0681019 B2 JP H0681019B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- conductivity type
- transistor
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、相補型MOSトランジスタを用いた半導体集積
回路装置中に形成される電圧検出回路に関する。
回路装置中に形成される電圧検出回路に関する。
近年、半導体集積回路装置では高集積化、高密度化が進
行している。より多くの機能を１つの半導体集積回路装
置に集積化することにより、装置が必要とする入出力端
子数は多くなってきているが、物理的限界がある。そこ
で、同一端子での入出力信号の多重化が要求されるよう
になってきている。
行している。より多くの機能を１つの半導体集積回路装
置に集積化することにより、装置が必要とする入出力端
子数は多くなってきているが、物理的限界がある。そこ
で、同一端子での入出力信号の多重化が要求されるよう
になってきている。
従来の相補型MOSトランジスタを用いた半導体集積回路
装置中に形成される電圧検出回路として第３図に示すも
のがある。第３図において、電圧検出回路はゲート電極
及びドレイン電極が第一の接続点11に接続されソース電
極が電源電位が印加される電源端13に接続された一導電
型（Ｎ型またはＰ型）の第１のMOSトランジスタ１と、
ゲート電極が信号入力端15に接続されドレイン電極が第
一の接続点11に接続されソース電極が接地された接地端
14に接続された反対導電型（Ｐ型またはＮ型）の第２の
MOSトランジスタ２と、ゲート電極が第一の接続点11に
接続されドレイン電極が出力端17に接続されソース電極
が電源端13に接続された一導電型の第３のMOSトランジ
スタ３と、ゲート電極が比較電圧発生端16に接続されド
レイン電極が出力端17に接続されソース電極が接地端14
に接続された反対導電型の第４のMOSトランジスタ４よ
り成る電圧検出部19と、ゲート電極及びドレイン電極が
第二の接続点12に接続され、ソース電極が電源端13に接
続された一導電型の第５のMOSトランジスタ５と、ゲー
ト電極が基準電圧入力端18に接続されドレイン電極が第
二の接続点12に接続されソース電極が接地端14に接続さ
れた反対導電型の第６のMOSトランジスタ６と、ゲート
電極が第二の接続点12に接続されドレイン電極が比較電
圧発生端16に接続されソース電極が電源端13に接続され
た一導電型の第７のMOSトランジス掲７と、ゲート電極
及びドレイン電極が比較電圧発生端16に接続され、ソー
ス電極が接地端14に接続された反対導電型の第８のトラ
ンジスタ８より成る比較電圧発生部20とで構成される。
装置中に形成される電圧検出回路として第３図に示すも
のがある。第３図において、電圧検出回路はゲート電極
及びドレイン電極が第一の接続点11に接続されソース電
極が電源電位が印加される電源端13に接続された一導電
型（Ｎ型またはＰ型）の第１のMOSトランジスタ１と、
ゲート電極が信号入力端15に接続されドレイン電極が第
一の接続点11に接続されソース電極が接地された接地端
14に接続された反対導電型（Ｐ型またはＮ型）の第２の
MOSトランジスタ２と、ゲート電極が第一の接続点11に
接続されドレイン電極が出力端17に接続されソース電極
が電源端13に接続された一導電型の第３のMOSトランジ
スタ３と、ゲート電極が比較電圧発生端16に接続されド
レイン電極が出力端17に接続されソース電極が接地端14
に接続された反対導電型の第４のMOSトランジスタ４よ
り成る電圧検出部19と、ゲート電極及びドレイン電極が
第二の接続点12に接続され、ソース電極が電源端13に接
続された一導電型の第５のMOSトランジスタ５と、ゲー
ト電極が基準電圧入力端18に接続されドレイン電極が第
二の接続点12に接続されソース電極が接地端14に接続さ
れた反対導電型の第６のMOSトランジスタ６と、ゲート
電極が第二の接続点12に接続されドレイン電極が比較電
圧発生端16に接続されソース電極が電源端13に接続され
た一導電型の第７のMOSトランジス掲７と、ゲート電極
及びドレイン電極が比較電圧発生端16に接続され、ソー
ス電極が接地端14に接続された反対導電型の第８のトラ
ンジスタ８より成る比較電圧発生部20とで構成される。
なお、説明の便宜上、第３図に示す電圧検出回路は、電
圧検出部19と比較電圧発生部20とが対称形となるように
構成されているものとする。即ち、第１のMOSトランジ
スタ１と第５のMOSトランジスタ５とは同一のバイアス
条件下で同じ相互コンダクタンスを持つものとし、同様
に、第２のMOSトランジスタ２と第６のMOSトランジスタ
６との組、第３のMOSトランジスタ３と第７のMOSトラン
ジスタ７との組、第４のMOSトランジスタ４と第８のMOS
トランジスタ８との組の３対の組もそれぞれ同一の相互
コンダクタンスを持つものとする。ここで、同一の相互
コンダクタンスは、例えば、MOSトランジスタのチャン
ネル幅とチャンネル長とを、あるいはその比を同一にす
ることにより実現することができる。又、信号入力端15
に印加される入力電圧と、基準電圧入力端18に印加され
る基準電圧とは同電圧であるとする。このような対称形
の構成の電圧検出回路では、その論理閾値、即ち信号入
力端15に印加される入力電圧の値により出力端17に発生
する論理出力信号を反転する閾値は、基準電圧入力端18
に与えられる基準電圧と同一の値となる。
圧検出部19と比較電圧発生部20とが対称形となるように
構成されているものとする。即ち、第１のMOSトランジ
スタ１と第５のMOSトランジスタ５とは同一のバイアス
条件下で同じ相互コンダクタンスを持つものとし、同様
に、第２のMOSトランジスタ２と第６のMOSトランジスタ
６との組、第３のMOSトランジスタ３と第７のMOSトラン
ジスタ７との組、第４のMOSトランジスタ４と第８のMOS
トランジスタ８との組の３対の組もそれぞれ同一の相互
コンダクタンスを持つものとする。ここで、同一の相互
コンダクタンスは、例えば、MOSトランジスタのチャン
ネル幅とチャンネル長とを、あるいはその比を同一にす
ることにより実現することができる。又、信号入力端15
に印加される入力電圧と、基準電圧入力端18に印加され
る基準電圧とは同電圧であるとする。このような対称形
の構成の電圧検出回路では、その論理閾値、即ち信号入
力端15に印加される入力電圧の値により出力端17に発生
する論理出力信号を反転する閾値は、基準電圧入力端18
に与えられる基準電圧と同一の値となる。
以下、第４図のMOSトランジスタの電流−電圧特性を用
いて第３図に示す電圧検出回路の動作の説明を行なう。
第５及び第７のMOSトランジスタ5,7は電流ミラー回路を
構成しており、ともに、その動作バイアス状態が飽和領
域になるよう設定してあるため、第７のMOSトランジス
タ７に流れる電流をi7とし、第5,第７のMOSトランジス
タ5,7の相互コンダクタンスをそれぞれgm5,gm7とし、第
５のMOSトランジスタ５に流れる電流をi5とすればi7＝
（gm7/gm5）・i5で与えられる。従って基準電圧入力端1
8に印加される電圧により決定される第６のMOSトランジ
スタ６の電流−電圧特性と第５のMOSトランジスタ５の
電流−電圧特性とにより第二の接続点12の電位が決めら
れ、その電位をゲート電極に与えられることにより第７
のMOSトランジスタ７には（gm7/gm5）・i5の電流が流れ
ることとなる。
いて第３図に示す電圧検出回路の動作の説明を行なう。
第５及び第７のMOSトランジスタ5,7は電流ミラー回路を
構成しており、ともに、その動作バイアス状態が飽和領
域になるよう設定してあるため、第７のMOSトランジス
タ７に流れる電流をi7とし、第5,第７のMOSトランジス
タ5,7の相互コンダクタンスをそれぞれgm5,gm7とし、第
５のMOSトランジスタ５に流れる電流をi5とすればi7＝
（gm7/gm5）・i5で与えられる。従って基準電圧入力端1
8に印加される電圧により決定される第６のMOSトランジ
スタ６の電流−電圧特性と第５のMOSトランジスタ５の
電流−電圧特性とにより第二の接続点12の電位が決めら
れ、その電位をゲート電極に与えられることにより第７
のMOSトランジスタ７には（gm7/gm5）・i5の電流が流れ
ることとなる。
第４及び第８のMOSトランジスタ4,8は同じ相互コンダク
タンスを持ち電流ミラー回路を構成するため第４図の電
流−電圧特性図に示すように第７のMOSトランジスタの
特性27と第８のMOSトランジスタの特性28との交点で示
される電位V16が比較電圧発生端16の電位となり、この
電位をゲート電極に受けることにより第４のMOSトラン
ジスタ４は特性24を示すこととなる。電圧検出部19を構
成する第1,第2,第３のMOSトランジスタ1,2,3の動作状態
は、対称形の構成としてあるため、第5,第6,第７のMOS
トランジスタ5,6,7の動作状態と同一であり、よって、
第３のMOSトランジスタ３の電流−電圧特性23は第７のM
OSトランジスタの特性27と同じとなる。従って、出力端
17の電位V17は比較電圧出力端16の電位V16と同じとな
り、設計上、この電位は次段の論理回路（図示せず）の
入力閾値電圧になるよう定められる。
タンスを持ち電流ミラー回路を構成するため第４図の電
流−電圧特性図に示すように第７のMOSトランジスタの
特性27と第８のMOSトランジスタの特性28との交点で示
される電位V16が比較電圧発生端16の電位となり、この
電位をゲート電極に受けることにより第４のMOSトラン
ジスタ４は特性24を示すこととなる。電圧検出部19を構
成する第1,第2,第３のMOSトランジスタ1,2,3の動作状態
は、対称形の構成としてあるため、第5,第6,第７のMOS
トランジスタ5,6,7の動作状態と同一であり、よって、
第３のMOSトランジスタ３の電流−電圧特性23は第７のM
OSトランジスタの特性27と同じとなる。従って、出力端
17の電位V17は比較電圧出力端16の電位V16と同じとな
り、設計上、この電位は次段の論理回路（図示せず）の
入力閾値電圧になるよう定められる。
今、入力端15の電位が基準電圧入力端18の電位より低く
なった場合には第２のMOSトランジスタ２の相互コンダ
クタンスは小さくなり、よって、第1,第２のMOSトラン
ジスタ1,2に流れる電流は減少し、その結果として電流
ミラー回路を構成している第３のMOSトランジスタに流
れる電流も減少し、その電流−電圧特性は23より23′に
変化する。従がって、電流−電圧特性の23と24との交点
で示される出力端17の電位はV17よりV17′へ変化する。
同様にして、入力端15の電位が基準電圧入力端18の電位
より高くなった場合には、第３のMOSトランジスタの特
性は23″に変化し、出力端17の電位はV17″に変化す
る。
なった場合には第２のMOSトランジスタ２の相互コンダ
クタンスは小さくなり、よって、第1,第２のMOSトラン
ジスタ1,2に流れる電流は減少し、その結果として電流
ミラー回路を構成している第３のMOSトランジスタに流
れる電流も減少し、その電流−電圧特性は23より23′に
変化する。従がって、電流−電圧特性の23と24との交点
で示される出力端17の電位はV17よりV17′へ変化する。
同様にして、入力端15の電位が基準電圧入力端18の電位
より高くなった場合には、第３のMOSトランジスタの特
性は23″に変化し、出力端17の電位はV17″に変化す
る。
以上、説明したように、対称形に構成された電圧検出回
路は、基準電圧入力端18に印加される電位が論理閾値と
なる。この基準電圧入力端18に印加される電位は外部か
ら供給される以外に、電源端13と接地端14との間に直列
接続された抵抗により、電源電位を抵抗分割して供給す
ることも可能である。
路は、基準電圧入力端18に印加される電位が論理閾値と
なる。この基準電圧入力端18に印加される電位は外部か
ら供給される以外に、電源端13と接地端14との間に直列
接続された抵抗により、電源電位を抵抗分割して供給す
ることも可能である。
次に、この電圧検出回路の実際に適用される形態とし
て、基準電圧入力端18に印加される電位と異なる論理閾
値を得る方法、特に、電源端13に印加される電源電位よ
り高い電位の論理閾値を得る方法を説明する。
て、基準電圧入力端18に印加される電位と異なる論理閾
値を得る方法、特に、電源端13に印加される電源電位よ
り高い電位の論理閾値を得る方法を説明する。
この場合には、基準電圧入力端18を電源端13に接続する
とともに、例えば、信号出力端15に論理閾値となる電位
が印加される条件下での第２のMOSトランジスタ２の相
互コンダクタンスが第６のMOSトランジスタ６の相互コ
ンダクタンスと同一になるよう構成すれば実現できる。
又、このことは、他の第１と第５のMOSトランジスタ1,5
の組、第３と第７のMOSトランジスタ3,7の組、第４と第
８のMOSトランジスタの組のどの１組あるいは複数組の
相互コンダクタンスを調整しても実現できることは言う
までもない。異なるバイアス状態下で、同一の相互コン
ダクタンスを得る方法としては、MOSトランジスタのチ
ャンネル幅とチャンネル長との比を異ならせること、あ
るいは、MOSトランジスタのゲート領域直下の不純物濃
度を異ならせ、よって、トランジスタ自身の閾値電圧を
変えること等がある。
とともに、例えば、信号出力端15に論理閾値となる電位
が印加される条件下での第２のMOSトランジスタ２の相
互コンダクタンスが第６のMOSトランジスタ６の相互コ
ンダクタンスと同一になるよう構成すれば実現できる。
又、このことは、他の第１と第５のMOSトランジスタ1,5
の組、第３と第７のMOSトランジスタ3,7の組、第４と第
８のMOSトランジスタの組のどの１組あるいは複数組の
相互コンダクタンスを調整しても実現できることは言う
までもない。異なるバイアス状態下で、同一の相互コン
ダクタンスを得る方法としては、MOSトランジスタのチ
ャンネル幅とチャンネル長との比を異ならせること、あ
るいは、MOSトランジスタのゲート領域直下の不純物濃
度を異ならせ、よって、トランジスタ自身の閾値電圧を
変えること等がある。
上述した従来の電圧検出回路では以下に示す欠点があっ
た。
た。
第５図の論理閾値の電源電位特性図に示すように、電圧
検出回路の望ましい論理閾値30については所定の電源電
位VA〜VB、例えば２、5V〜16Vの間において、論理閾値3
0＝電源電位33＋差電位34Cで表わされる差電位34Cが一
定で、かつ、ノイズ・マージン1.0Vより大きい電位、例
えば1.5Vである事が要求される。
検出回路の望ましい論理閾値30については所定の電源電
位VA〜VB、例えば２、5V〜16Vの間において、論理閾値3
0＝電源電位33＋差電位34Cで表わされる差電位34Cが一
定で、かつ、ノイズ・マージン1.0Vより大きい電位、例
えば1.5Vである事が要求される。
一方、MOSトランジスタの閾値電圧を変える場合は、ト
ランジスタの相互コンダクタンスを異ならせることを要
件とするため、そのための追加の工程を必要とするこ
と、更にはMOSトランジスタの閾値電圧は製造上のばら
つきにより所定の偏移幅、例えば製造規格としての0.7
±0.2Vのばらつきを内在すること、あるいは、トランジ
スタのチャンネル幅とチャンネル長との比を異ならせる
場合にも、MOSトランジスタの相互コンダクタンスに電
源電位依存性があるため実際の論理閾値にはばらつきを
生じ、第５図に示すように実際の論理閾値のばらつき上
限31及びばらつき下限31′との間は比較的大きな偏移幅
32を持つとともに、電源電位の低い領域VAでは論理閾値
のばらつき下限31′と電源電位33との差電位34Aは小さ
くなり、又、電源電位の高い領域VBは論理閾値のばらつ
き下限31′と電源電位33との差電位34Bは大きくなると
いう傾向を示す。
ランジスタの相互コンダクタンスを異ならせることを要
件とするため、そのための追加の工程を必要とするこ
と、更にはMOSトランジスタの閾値電圧は製造上のばら
つきにより所定の偏移幅、例えば製造規格としての0.7
±0.2Vのばらつきを内在すること、あるいは、トランジ
スタのチャンネル幅とチャンネル長との比を異ならせる
場合にも、MOSトランジスタの相互コンダクタンスに電
源電位依存性があるため実際の論理閾値にはばらつきを
生じ、第５図に示すように実際の論理閾値のばらつき上
限31及びばらつき下限31′との間は比較的大きな偏移幅
32を持つとともに、電源電位の低い領域VAでは論理閾値
のばらつき下限31′と電源電位33との差電位34Aは小さ
くなり、又、電源電位の高い領域VBは論理閾値のばらつ
き下限31′と電源電位33との差電位34Bは大きくなると
いう傾向を示す。
これは、第２のMOSトランジスタ２のゲート電極に印加
される入力端15の電位を論理閾値電圧Ｖ＋Vd（ここでＶ
は電源電位33,Vdは差電位34を示す。）、第６のMOSトラ
ンジスタ６のゲート電極に印加される基準電圧入力端18
の電位をＶとし、この時、第2,第６のMOSトランジスタ
2,6に流れるドレイン電流i2,i6が等しく、又、接続点1
1,12の電位V11,V12が等しいとし、又第2,第６のMOSトラ
ンジスタ2,6の閾値電圧をVT、第2,第６のMOSトランジス
タ2,6の相互コンダクタンスgm2,gm6の間にgm6＝2.5×gm
2の関係があるとする。MOSトランジスタの飽和領域にお
けるドレイン電流の計算式より の関係式を得ることができる。今、MOSトランジスタの
閾値電圧VTの製造ばらつき幅を0.5〜0.9Vとすると、電
源電位Ｖが2.5Vの時のVd即ち、差電位34Aは0.93V（第５
図の31′Ａ）〜1.16V電源電位が6Vの時のVd即ち差電位3
4Bは2.96V（第５図の31′Ｂ）〜3.20V（第５図の31B）
となる。更に、温度依存性、その他の製造ばらつき要因
を考慮すれば、電源電位に依存して差電位が変化する傾
向及び、差電位のばらつき上限，下限間の幅32は拡大す
る。この結果、電源電位の低い領域VAでの論理閾値31′
Ａと電源電位33との差電位34Aがノイズ・マージン以下
となり、この電圧検出回路の使用可能な電源電位の下限
を決定してしまうという欠点があった。
される入力端15の電位を論理閾値電圧Ｖ＋Vd（ここでＶ
は電源電位33,Vdは差電位34を示す。）、第６のMOSトラ
ンジスタ６のゲート電極に印加される基準電圧入力端18
の電位をＶとし、この時、第2,第６のMOSトランジスタ
2,6に流れるドレイン電流i2,i6が等しく、又、接続点1
1,12の電位V11,V12が等しいとし、又第2,第６のMOSトラ
ンジスタ2,6の閾値電圧をVT、第2,第６のMOSトランジス
タ2,6の相互コンダクタンスgm2,gm6の間にgm6＝2.5×gm
2の関係があるとする。MOSトランジスタの飽和領域にお
けるドレイン電流の計算式より の関係式を得ることができる。今、MOSトランジスタの
閾値電圧VTの製造ばらつき幅を0.5〜0.9Vとすると、電
源電位Ｖが2.5Vの時のVd即ち、差電位34Aは0.93V（第５
図の31′Ａ）〜1.16V電源電位が6Vの時のVd即ち差電位3
4Bは2.96V（第５図の31′Ｂ）〜3.20V（第５図の31B）
となる。更に、温度依存性、その他の製造ばらつき要因
を考慮すれば、電源電位に依存して差電位が変化する傾
向及び、差電位のばらつき上限，下限間の幅32は拡大す
る。この結果、電源電位の低い領域VAでの論理閾値31′
Ａと電源電位33との差電位34Aがノイズ・マージン以下
となり、この電圧検出回路の使用可能な電源電位の下限
を決定してしまうという欠点があった。
本発明者の実験では、電源電位が2.5Vの時の論理閾値の
下限が3.2Vとなる場合、電源電位が6.0Vの時の閾値電位
の下限及び上限は、10V及び12.5Vとなり、ノイズ・マー
ジンを1.0V以上とすれば電源電位が3.5V以下では使用不
可能となり、又、電源電位の高い領域ではMOSトランジ
スタのゲート耐圧により、使用電源電位の上限が定めら
れることが判った。
下限が3.2Vとなる場合、電源電位が6.0Vの時の閾値電位
の下限及び上限は、10V及び12.5Vとなり、ノイズ・マー
ジンを1.0V以上とすれば電源電位が3.5V以下では使用不
可能となり、又、電源電位の高い領域ではMOSトランジ
スタのゲート耐圧により、使用電源電位の上限が定めら
れることが判った。
本発明の目的は、論理閾値のばらつき上限，下限31,3
1′と電源電位33との差電位34の電源電位依存性を小さ
くすると共に、電源電位が低い場合の差電位34の拡大を
図り、よって、使用可能な電源電位の範囲を拡大し得る
電圧検出回路を提供することにある。
1′と電源電位33との差電位34の電源電位依存性を小さ
くすると共に、電源電位が低い場合の差電位34の拡大を
図り、よって、使用可能な電源電位の範囲を拡大し得る
電圧検出回路を提供することにある。
本発明の電圧検出回路は、ゲート電極及びドレイン電極
が第一の接続点に接続されソース電極が電源端に接続さ
れた一導電型の第１のMOSトランジスタと、ゲート電極
が信号入力端に接続されドレイン電極が前記第一の接続
点に接続されソース電極が接地端に接続された反対導電
型の第２のMOSトランジスタと、ゲート電極が前記第一
の接続点に接続されドレイン電極が出力端に接続されソ
ース電極が前記電源端に接続された一導電型の第３のMO
Sトランジスタと、ゲート電極が比較電圧発生端に接続
されドレイン電極が前記出力端に接続されソース電極が
前記接地端に接続された反対導電型の第４のMOSトラン
ジスタと、ゲート電極及びドレイン電極が第二の接続点
に接続されソース電極が前記電源端に接続された一導電
型の第５のMOSトランジスタと、ゲート電極が前記電源
端に接続されドレイン電極が前記第二の接続点に接続さ
れソース電極が前記接地端に接続された反対導電型の第
６のMOSトランジスタと、ゲート電極が前記第二の接続
点に接続されドレイン電極が前記比較電圧発生端に接続
されソース電極が前記電源端に接続された一導電型の第
７のMOSトランジスタと、ゲート電極及びドレイン電極
が前記比較電圧発生端に接続されソース電極が前記接地
端に接続された反対導電型の第８のMOSトランジスタと
を備えた相補型MOSトランジスタを用いた電圧検出回路
において、前記第２のMOSトランジスタあるいは前記第
６のMOSトランジスタの内一方のソース電極と接地端と
の間に順方向電流を流し得る方向に接続されたPN接合ダ
イオードとを含んで構成される。
が第一の接続点に接続されソース電極が電源端に接続さ
れた一導電型の第１のMOSトランジスタと、ゲート電極
が信号入力端に接続されドレイン電極が前記第一の接続
点に接続されソース電極が接地端に接続された反対導電
型の第２のMOSトランジスタと、ゲート電極が前記第一
の接続点に接続されドレイン電極が出力端に接続されソ
ース電極が前記電源端に接続された一導電型の第３のMO
Sトランジスタと、ゲート電極が比較電圧発生端に接続
されドレイン電極が前記出力端に接続されソース電極が
前記接地端に接続された反対導電型の第４のMOSトラン
ジスタと、ゲート電極及びドレイン電極が第二の接続点
に接続されソース電極が前記電源端に接続された一導電
型の第５のMOSトランジスタと、ゲート電極が前記電源
端に接続されドレイン電極が前記第二の接続点に接続さ
れソース電極が前記接地端に接続された反対導電型の第
６のMOSトランジスタと、ゲート電極が前記第二の接続
点に接続されドレイン電極が前記比較電圧発生端に接続
されソース電極が前記電源端に接続された一導電型の第
７のMOSトランジスタと、ゲート電極及びドレイン電極
が前記比較電圧発生端に接続されソース電極が前記接地
端に接続された反対導電型の第８のMOSトランジスタと
を備えた相補型MOSトランジスタを用いた電圧検出回路
において、前記第２のMOSトランジスタあるいは前記第
６のMOSトランジスタの内一方のソース電極と接地端と
の間に順方向電流を流し得る方向に接続されたPN接合ダ
イオードとを含んで構成される。
また、本発明の電圧検出回路は、第１と第５のMOSトラ
ンジスタの組、第２と第６のMOSトランジスタの組、第
３と第７のMOSトランジスタの組及び第４と第８のMOSト
ランジスタの組のそれぞれにおいてトランジスタ対の相
互コンダクタンスが等しいように構成されることもでき
る。
ンジスタの組、第２と第６のMOSトランジスタの組、第
３と第７のMOSトランジスタの組及び第４と第８のMOSト
ランジスタの組のそれぞれにおいてトランジスタ対の相
互コンダクタンスが等しいように構成されることもでき
る。
また本発明の電圧検出回路は、第１と第５のMOSトラン
ジスタの組、第２と第６のMOSトランジスタの組、第３
と第７のMOSトランジスタの組及び第４と第８のMOSトラ
ンジスタの組のうち少なくとも一組のトランジスタ対の
相互コンダクタンスが異なるように構成されることもで
きる。
ジスタの組、第２と第６のMOSトランジスタの組、第３
と第７のMOSトランジスタの組及び第４と第８のMOSトラ
ンジスタの組のうち少なくとも一組のトランジスタ対の
相互コンダクタンスが異なるように構成されることもで
きる。
また本発明の電圧検出回路は、PN接合ダイオードが、一
導電型半導体基板中に形成される反対導電型のウェル領
域及び該ウェル領域中に形成される一導電型のソース・
ドレイン拡散層領域とにより形成されるバイポーラ・ト
ランジスタのベース・エミッタ接合により構成されるよ
うにもできる。
導電型半導体基板中に形成される反対導電型のウェル領
域及び該ウェル領域中に形成される一導電型のソース・
ドレイン拡散層領域とにより形成されるバイポーラ・ト
ランジスタのベース・エミッタ接合により構成されるよ
うにもできる。
本発明の実施例を図面を用いて説明する。
本発明の電圧検出回路では、論理閾値と電源電位との差
電位を構成する要素として、PN接合ダイオードの順方向
電圧と、この順方向電圧をバックゲート電圧とすること
によるMOSトランジスタの閾値電圧の増加分とを利用す
るものである。
電位を構成する要素として、PN接合ダイオードの順方向
電圧と、この順方向電圧をバックゲート電圧とすること
によるMOSトランジスタの閾値電圧の増加分とを利用す
るものである。
第１図は本発明の一実施例を示す回路図である。
本実施例は電圧検出部19′と比較電圧発生部20′からな
り、第１ないし第８のMOSトランジスタ１〜８は、先に
第３図に示す従来の電圧検出回路と同一の回路接続が為
され、第３図に示す基準電圧入力端18は電源端13に接続
される。更に、本実施例では、従来の回路と異なり、PN
接合ダイオード９が第２のMOSトランジスタ２のソース
電極と接地端14との間に、順方向電流を流し得る方向に
挿入されるものである。
り、第１ないし第８のMOSトランジスタ１〜８は、先に
第３図に示す従来の電圧検出回路と同一の回路接続が為
され、第３図に示す基準電圧入力端18は電源端13に接続
される。更に、本実施例では、従来の回路と異なり、PN
接合ダイオード９が第２のMOSトランジスタ２のソース
電極と接地端14との間に、順方向電流を流し得る方向に
挿入されるものである。
次に、本実施例の電圧検出回路の動作を説明する。
この電圧検出回路では、PN接合ダイオード９を除き、他
の第１ないし第８のMOSトランジスタ１〜８が第３図の
回路で説明した如く、対称形に構成される場合には、第
２のMOSトランジスタ２のソース電極の電位はPN接合ダ
イオード９の順方向電位の分だけ、接地端14の電位より
高くなり、MOSトランジスタのバックゲート特性のた
め、その閾値電圧は同一のバイアス条件下で同じ相互コ
ンダクタンスを持つ第６のMOSトランジスタ６の閾値電
圧より高くなる。従って、 この場合、第２のMOSトランジスタ２のゲート電極に印
加される入力端15の電位を論理閾値電圧Ｖ＋Vd、第６の
MOSトランジスタ６のゲート電極に印加される基準電圧
入力端18の電位をＶとし、この時第2,第６のMOSトラン
ジスタ2,6に流れる電流i2,i6が等しく、電流i2が流れる
時のPN接合ダイオード９の順方向電圧をVFとし、又、接
続点11,12の電位V11,V12が等しいとし、更に、第６のMO
Sトランジスタ６の閾値電圧をVT、VFの大きさのバック
ゲート電圧を加えられた時の第２のMOSトランジスタ２
の閾値電圧を（VT＋ΔVt）、この状態での第2,第６のMO
Sトランジスタの相互コンダクタンスgm2,gm6の間にgm6
＝2.5×gm2の関係があるとする。
の第１ないし第８のMOSトランジスタ１〜８が第３図の
回路で説明した如く、対称形に構成される場合には、第
２のMOSトランジスタ２のソース電極の電位はPN接合ダ
イオード９の順方向電位の分だけ、接地端14の電位より
高くなり、MOSトランジスタのバックゲート特性のた
め、その閾値電圧は同一のバイアス条件下で同じ相互コ
ンダクタンスを持つ第６のMOSトランジスタ６の閾値電
圧より高くなる。従って、 この場合、第２のMOSトランジスタ２のゲート電極に印
加される入力端15の電位を論理閾値電圧Ｖ＋Vd、第６の
MOSトランジスタ６のゲート電極に印加される基準電圧
入力端18の電位をＶとし、この時第2,第６のMOSトラン
ジスタ2,6に流れる電流i2,i6が等しく、電流i2が流れる
時のPN接合ダイオード９の順方向電圧をVFとし、又、接
続点11,12の電位V11,V12が等しいとし、更に、第６のMO
Sトランジスタ６の閾値電圧をVT、VFの大きさのバック
ゲート電圧を加えられた時の第２のMOSトランジスタ２
の閾値電圧を（VT＋ΔVt）、この状態での第2,第６のMO
Sトランジスタの相互コンダクタンスgm2,gm6の間にgm6
＝2.5×gm2の関係があるとする。
従来の技術で示したのと同様に、 の関係式を得ることができる。即ち、従来例に比べ、差
電位34をPN接合ダイオード９の順方向電圧VFと第２のMO
Sトランジスタ２の閾値電圧の増加分のΔVtの総和分だ
け高めることが可能となる。PN接合ダイオードの順方向
電圧の値は温度依存性は大きいが、順方向電流値に対す
る依存性は比較的小さく、基準電圧源として半導体集積
回路装置中では適宜使用されるものであり、製造方法に
より異なるがほぼ0.4〜0.7V程度を示す。又、第２のMOS
トランジスタ２の0.4〜0.7Vのバックゲート電圧による
閾値電圧の増加分は0.1〜0.3V程度であるため、結果と
して、差電位34は従来の電圧検出回路のものに対しほぼ
0.5V〜1.0V程度拡大することとなる。この差電位は、MO
Sトランジスタの相互コンダクタンスの差を利用してい
ないため、電源電位依存性が極めて小さく、又、製造バ
ラツキによる偏移も小さく抑えることができる。
電位34をPN接合ダイオード９の順方向電圧VFと第２のMO
Sトランジスタ２の閾値電圧の増加分のΔVtの総和分だ
け高めることが可能となる。PN接合ダイオードの順方向
電圧の値は温度依存性は大きいが、順方向電流値に対す
る依存性は比較的小さく、基準電圧源として半導体集積
回路装置中では適宜使用されるものであり、製造方法に
より異なるがほぼ0.4〜0.7V程度を示す。又、第２のMOS
トランジスタ２の0.4〜0.7Vのバックゲート電圧による
閾値電圧の増加分は0.1〜0.3V程度であるため、結果と
して、差電位34は従来の電圧検出回路のものに対しほぼ
0.5V〜1.0V程度拡大することとなる。この差電位は、MO
Sトランジスタの相互コンダクタンスの差を利用してい
ないため、電源電位依存性が極めて小さく、又、製造バ
ラツキによる偏移も小さく抑えることができる。
又、ノイズ・マージン等の必要性より論理閾値と電源電
圧との差電位をより大きく設定する場合には、前述の如
く、４組のトランジスタ対の相互コンダクタンスに差を
与えることにより実現できるが、この場合の相互コンダ
クタンスの差は、従来例に示した場合に比べて小さくす
ることができるため、より対称形に近い状態で電圧検出
回路を構成することができる。例えば本実施例で、第2,
第６のMOSトランジスタの相互コンダクタンスgm2,gm6の
関係をgm6＝1.8×gm2に変更した場合、PN接合ダイオー
ド９の順方向電圧VFを0.6V、この順方向電圧VFによる第
２のMOSトランジスタ２の閾値電圧の増加分Vtを0.2Vと
し、第６のMOSトランジスタ６の閾値電圧VTを0.5Vとし
て、電源電位2.5V及び6.0Vにおける論理閾値のばらつき
下限31′を考えると、その時の差電位Vdは各々1.48V及
び2.68Vとなる。従来例と比べ電源電位2.5Vの時に0.55
V、電源電位6Vの時に0.28Vそれぞれ改善することができ
る。以上述べたように本発明では差電位の電源電位依存
性を小さく抑えることができる。
圧との差電位をより大きく設定する場合には、前述の如
く、４組のトランジスタ対の相互コンダクタンスに差を
与えることにより実現できるが、この場合の相互コンダ
クタンスの差は、従来例に示した場合に比べて小さくす
ることができるため、より対称形に近い状態で電圧検出
回路を構成することができる。例えば本実施例で、第2,
第６のMOSトランジスタの相互コンダクタンスgm2,gm6の
関係をgm6＝1.8×gm2に変更した場合、PN接合ダイオー
ド９の順方向電圧VFを0.6V、この順方向電圧VFによる第
２のMOSトランジスタ２の閾値電圧の増加分Vtを0.2Vと
し、第６のMOSトランジスタ６の閾値電圧VTを0.5Vとし
て、電源電位2.5V及び6.0Vにおける論理閾値のばらつき
下限31′を考えると、その時の差電位Vdは各々1.48V及
び2.68Vとなる。従来例と比べ電源電位2.5Vの時に0.55
V、電源電位6Vの時に0.28Vそれぞれ改善することができ
る。以上述べたように本発明では差電位の電源電位依存
性を小さく抑えることができる。
更に、PN接合ダイオードの順方向電圧と、MOSトランジ
スタの相互コンダクタンスとは温度変化に対して反対方
向に変化するため、両者の素子寸法を調整することによ
り、電圧検出回路の温度依存性を相殺することも可能で
ある。
スタの相互コンダクタンスとは温度変化に対して反対方
向に変化するため、両者の素子寸法を調整することによ
り、電圧検出回路の温度依存性を相殺することも可能で
ある。
以上、正電位で動作し、電源電位以上の論理閾値を持つ
電圧検出回路にて説明を行なったが、当業者にとっては
負電位で動作し、電源電位以下の論理閾値を持つ電圧検
出回路を同様に構成し得ることも明らかであろう。
電圧検出回路にて説明を行なったが、当業者にとっては
負電位で動作し、電源電位以下の論理閾値を持つ電圧検
出回路を同様に構成し得ることも明らかであろう。
次に、本実施例のPN接合ダイオード９が、新たなる工程
の追加を要することなく製造できることを図面を用いて
説明する。第２図は本実施例の電圧検出回路に使用する
PN接合ダイオードの構造を示すための断面図である。第
２図において41は一導電型半導体基板であり、この一導
電型半導体基板41中に形成される反対導電型ウェル領域
42内に、一導電型MOSトランジスタ（図示せず）のソー
ス・ドレイン拡散層を形成すると同一工程で、一同電型
の拡散領域43が形成され、よって、一導電型半導体基板
41と反対導電型ウェル領域42と一導電型拡散領域43とを
それぞれコレクタ、ベース・エミッタとする縦型バイポ
ーラトランジスタが構成できる。44及び45はそれぞれ一
導電型拡散領域及び反対導電型拡散領域であり、一導電
型半導体基板41及び反対導電型ウェル領域42への電気的
接続を行なうために設けられるものである。反対導電型
ウェル領域42及び一導電型拡散領域43,44、反対導電型
拡散領域45はすべて一導電型MOSトランジスタ及び反対
導電型MOSトランジスタの製造時に同時に形成されるも
のである。
の追加を要することなく製造できることを図面を用いて
説明する。第２図は本実施例の電圧検出回路に使用する
PN接合ダイオードの構造を示すための断面図である。第
２図において41は一導電型半導体基板であり、この一導
電型半導体基板41中に形成される反対導電型ウェル領域
42内に、一導電型MOSトランジスタ（図示せず）のソー
ス・ドレイン拡散層を形成すると同一工程で、一同電型
の拡散領域43が形成され、よって、一導電型半導体基板
41と反対導電型ウェル領域42と一導電型拡散領域43とを
それぞれコレクタ、ベース・エミッタとする縦型バイポ
ーラトランジスタが構成できる。44及び45はそれぞれ一
導電型拡散領域及び反対導電型拡散領域であり、一導電
型半導体基板41及び反対導電型ウェル領域42への電気的
接続を行なうために設けられるものである。反対導電型
ウェル領域42及び一導電型拡散領域43,44、反対導電型
拡散領域45はすべて一導電型MOSトランジスタ及び反対
導電型MOSトランジスタの製造時に同時に形成されるも
のである。
本実施例の電圧検出回路に使用するPN接合ダイオード９
は上述構成のバイポーラトランジスタのベース領域とな
る反対導電型ウェル領域42とエミッタ領域となる一導電
型拡散領域43との間のPN接合により構成される。
は上述構成のバイポーラトランジスタのベース領域とな
る反対導電型ウェル領域42とエミッタ領域となる一導電
型拡散領域43との間のPN接合により構成される。
以上詳細に説明したように、本発明はPN接合ダイオード
の順方向電圧を利用することにより、論理閾値と電源電
位との差電位の電源電位依存性を小さくすることがで
き、よって使用可能な電源電位の範囲を広げることがで
きる効果がある。更には、論理閾値の変動を小さくでき
る効果がある。
の順方向電圧を利用することにより、論理閾値と電源電
位との差電位の電源電位依存性を小さくすることがで
き、よって使用可能な電源電位の範囲を広げることがで
きる効果がある。更には、論理閾値の変動を小さくでき
る効果がある。
第１図は本発明の一実施例の回路図、第２図は第１図に
示すPN接合ダイオード９の断面図、第３図は従来の電圧
検出回路の回路図、第４図は第３図に示す電圧検出回路
の動作を説明するための電流−電圧特性図、第５図は第
３図に示す電圧検出回路の動作特性を説明するための論
理閾値−電源電位特性図である。 １〜８……MOSトランジスタ、９……PN接合ダイオー
ド、11,12……接続点、13……電源端,14……接地端、15
……信号入力端、16……比較電圧発生端、17……出力
端、19,19′……電圧検出部、20,20′……比較電圧発生
部。
示すPN接合ダイオード９の断面図、第３図は従来の電圧
検出回路の回路図、第４図は第３図に示す電圧検出回路
の動作を説明するための電流−電圧特性図、第５図は第
３図に示す電圧検出回路の動作特性を説明するための論
理閾値−電源電位特性図である。 １〜８……MOSトランジスタ、９……PN接合ダイオー
ド、11,12……接続点、13……電源端,14……接地端、15
……信号入力端、16……比較電圧発生端、17……出力
端、19,19′……電圧検出部、20,20′……比較電圧発生
部。
Claims (4)
- 【請求項１】ゲート電極及びドレイン電極が第一の接続
点に接続されソース電極が電源端に接続された一導電型
の第１のMOSトランジスタと、ゲート電極が信号入力端
に接続されドレイン電極が前記第一の接続点に接続され
ソース電極が接続端に接続された反対導電型の第２のMO
Sトランジスタと、ゲート電極が前記第一の接続点に接
続されドレイン電極が出力端に接続されソース電極が前
記電源端に接続された一導電型の第３のMOSトランジス
タと、ゲート電極が比較電圧発生端に接続されドレイン
電極が前記出力端に接続されソース電極が前記接地端に
接続された反対導電型の第４のMOSトランジスタと、ゲ
ート電極及びドレイン電極が第二の接続点に接続され、
ソース電極が前記電源端に接続された一導電型の第５の
MOSトランジスタと、ゲート電極が前記電源端に接続さ
れドレイン電極が前記第二の接続点に接続され、ソース
電極が前記接地端に接続された反対導電型の第６のMOS
トランジスタと、ゲート電極が前記第二の接続点に接続
されドレイン電極が前記比較電圧発生端に接続されソー
ス電極が前記電源端に接続された一導電型の第７のMOS
トランジスタと、ゲート電極及びドレイン電極が前記比
較電圧発生端に接続されソース電極が前記接地端に接続
された反対導電型の第８のMOSトランジスタとを備えた
相補型MOSトランジスタを用いた電圧検出回路におい
て、前記第２のMOSトランジスタのソース電極と接地端
との間に順方向電流を流し得る方向に接続されたPN接合
ダイオードを含むことを特徴とする電圧検出回路。 - 【請求項２】第１と第５のMOSトランジスタの組、第２
と第６のMOSトランジスタの組、第３と第７のMOSトラン
ジスタの組及び第４と第８のMOSトランジスタの組の４
組それぞれにおいてトランジスタ対の相互コンダクタン
スが等しい特許請求の範囲第１項記載の電圧検出回路。 - 【請求項３】第１と第５のMOSトランジスタの組、第２
と第６のMOSトランジスタの組、第３と第７のMOSトラン
ジスタの組及び第４と第８のMOSトランジスタの組のう
ち少なくとも一組のトランジスタ対の相互コンダクタン
スが異なる特許請求の範囲第１項記載の電圧検出回路。 - 【請求項４】PN接合ダイオードが、一導電型半導体基板
中に形成される反対導電型のウェル領域及び該ウェル領
域中に形成される一導電型のソース・ドレイン拡散層領
域とにより形成されるバイポーラ・トランジスタのベー
ス・エミッタ接合により構成された特許請求の範囲第１
項ないし第３項記載の電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172171A JPH0681019B2 (ja) | 1986-07-21 | 1986-07-21 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172171A JPH0681019B2 (ja) | 1986-07-21 | 1986-07-21 | 電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6328124A JPS6328124A (ja) | 1988-02-05 |
| JPH0681019B2 true JPH0681019B2 (ja) | 1994-10-12 |
Family
ID=15936887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61172171A Expired - Fee Related JPH0681019B2 (ja) | 1986-07-21 | 1986-07-21 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681019B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115423A (en) * | 1988-01-07 | 1992-05-19 | Ricoh Company, Ltd. | Optomagnetic recording/reproducing apparatus |
| US5267279A (en) * | 1990-01-12 | 1993-11-30 | Hitachi, Ltd. | Method and structure for repairing an elongated metal hollow member |
-
1986
- 1986-07-21 JP JP61172171A patent/JPH0681019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6328124A (ja) | 1988-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513926B2 (ja) | Ｃｍｏｓバンドギャップ電圧基準回路 | |
| CN100570528C (zh) | 折叠式级联能隙参考电压电路 | |
| JP3765433B2 (ja) | 基板電圧を所望の値に維持するための回路及び方法 | |
| US4618816A (en) | CMOS ΔVBE bias current generator | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| US20070052405A1 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
| US12422877B2 (en) | Voltage reference circuit and method for providing reference voltage | |
| US20210255656A1 (en) | Voltage reference circuit and method for providing reference voltage | |
| JPH02178716A (ja) | 電圧発生回路 | |
| JPH0286322A (ja) | 温度補償型バイポーラ回路 | |
| EP0196893A2 (en) | Temperature compensated active resistor | |
| JP2003332456A (ja) | 分割抵抗回路、及び、半導体装置 | |
| JP2809768B2 (ja) | 基準電位発生回路 | |
| US4580106A (en) | Differential amplifier with bipolar transistors which is compatible with standard complimentary MOS (CMOS) technology | |
| JPH0681019B2 (ja) | 電圧検出回路 | |
| JPH0613878A (ja) | レベル変換回路 | |
| US5682120A (en) | Differential amplifier circuit using lateral-type bipolar transistors with back gates | |
| US4315165A (en) | Frequency divider | |
| KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
| JPS58207672A (ja) | 半導体装置 | |
| JP2549729B2 (ja) | 半導体集積回路 | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| JPS62229416A (ja) | 電圧制限回路 | |
| JPH0212509A (ja) | 定電圧回路 | |
| JP2671304B2 (ja) | 論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |