JPH0681023B2 - 機器の入力装置 - Google Patents
機器の入力装置Info
- Publication number
- JPH0681023B2 JPH0681023B2 JP10515487A JP10515487A JPH0681023B2 JP H0681023 B2 JPH0681023 B2 JP H0681023B2 JP 10515487 A JP10515487 A JP 10515487A JP 10515487 A JP10515487 A JP 10515487A JP H0681023 B2 JPH0681023 B2 JP H0681023B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- switch
- switches
- time
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電子制御式の家電製品等、多数の入力スイッチ
を有する機器の入力装置に関するものである。
を有する機器の入力装置に関するものである。
従来の技術 従来の機器の入力装置の構成を第３図により説明する。
すなわち、複数の時分割信号出力端子1a〜1dと、この時
分割信号に同期し信号を入力する入力端子1e〜1gを備え
た制御手段１を設け、この制御手段１の時分割信号出力
端子1e〜1gにトランジスタ２〜５を接続し、この時分割
信号に同期してオン，オフのスイッチングを行なわせて
いる。スイッチ６〜15は、トランジスタ２〜５と制御手
段１の入力端子1e〜1gに接続され、マトリックスに配さ
れている。抵抗16〜23はトランジスタ２〜５のドライブ
用、抵抗24〜26は制御手段１の入力端子1e〜1gの入力電
圧の確定用のプルダウン抵抗である。また27〜29はノイ
ズ除去用のコンデンサである。
すなわち、複数の時分割信号出力端子1a〜1dと、この時
分割信号に同期し信号を入力する入力端子1e〜1gを備え
た制御手段１を設け、この制御手段１の時分割信号出力
端子1e〜1gにトランジスタ２〜５を接続し、この時分割
信号に同期してオン，オフのスイッチングを行なわせて
いる。スイッチ６〜15は、トランジスタ２〜５と制御手
段１の入力端子1e〜1gに接続され、マトリックスに配さ
れている。抵抗16〜23はトランジスタ２〜５のドライブ
用、抵抗24〜26は制御手段１の入力端子1e〜1gの入力電
圧の確定用のプルダウン抵抗である。また27〜29はノイ
ズ除去用のコンデンサである。
上記構成において、各スイッチ６〜15の入力を行う場合
について第４図を参照しながら説明する。ここでスイッ
チ８〜15は操作用のブッシュスイッチであり、スイッチ
6,7はフタの開閉等の機器の状態を検知するスイッチで
ある。たとえばスイッチ10が押された場合は、第４図入
力Ａの波形に示すようにスイッチ10の接続するトランジ
スタ３のオンオフ、つまり制御手段１の時分割信号出力
端子1bの出力に同期した信号が制御手段１の入力端子1f
に入力される。制御手段１はこの入力信号を判定してス
イッチ10の受付けを行なう。つまり時分割信号の出力周
期Ｔで入力を行なう。また、ここで制御手段１がノイズ
等の影響を防ぐため入力Ａのパルスが数回連続して入力
された場合にスイッチ10の入力を受付ける場合は入力の
受付け時間は最低でも、時分割信号出力端子1a〜1dの出
力周期Ｔの数倍の時間となり、たとえば４回で受付ける
場合は4Tとなる。また機器の状態を検知するスイッチ6,
7の入力の場合も、同様の入力速度となる。
について第４図を参照しながら説明する。ここでスイッ
チ８〜15は操作用のブッシュスイッチであり、スイッチ
6,7はフタの開閉等の機器の状態を検知するスイッチで
ある。たとえばスイッチ10が押された場合は、第４図入
力Ａの波形に示すようにスイッチ10の接続するトランジ
スタ３のオンオフ、つまり制御手段１の時分割信号出力
端子1bの出力に同期した信号が制御手段１の入力端子1f
に入力される。制御手段１はこの入力信号を判定してス
イッチ10の受付けを行なう。つまり時分割信号の出力周
期Ｔで入力を行なう。また、ここで制御手段１がノイズ
等の影響を防ぐため入力Ａのパルスが数回連続して入力
された場合にスイッチ10の入力を受付ける場合は入力の
受付け時間は最低でも、時分割信号出力端子1a〜1dの出
力周期Ｔの数倍の時間となり、たとえば４回で受付ける
場合は4Tとなる。また機器の状態を検知するスイッチ6,
7の入力の場合も、同様の入力速度となる。
発明が解決しようとする問題点 しかし、従来の構成では、時分割信号出力端子1a〜1dの
出力周期Ｔに入力速度が制限されるため、機器の状態を
検知するスイッチ６等の入力をより高速度で行なうこと
ができないという問題点があった。
出力周期Ｔに入力速度が制限されるため、機器の状態を
検知するスイッチ６等の入力をより高速度で行なうこと
ができないという問題点があった。
本発明はこのような問題点を解決するもので、時分割信
号を用いたマトリックス構成にて少ない入出力の数で多
数のスイッチの入力を行ない、なおかつこのマトリック
ス構成の中に高速の入力速度を要するスイッチを組込む
ことを目的とするものである。
号を用いたマトリックス構成にて少ない入出力の数で多
数のスイッチの入力を行ない、なおかつこのマトリック
ス構成の中に高速の入力速度を要するスイッチを組込む
ことを目的とするものである。
問題点を解決するための手段 この問題点を解決するために本発明は、時分割信号を用
いたマトリックス構成をしたスイッチ群のうち、速い入
力速度を要するスイッチを複数の出力部と１つの入力部
間に接続する構成としている。
いたマトリックス構成をしたスイッチ群のうち、速い入
力速度を要するスイッチを複数の出力部と１つの入力部
間に接続する構成としている。
作用 この構成により、複数の出力部からの時分割信号に同期
して入力を行なうことができるため、単一の時分割信号
に同期して入力する場合に比較して、接続される出力数
Ｎ倍の速度で入力することができる。
して入力を行なうことができるため、単一の時分割信号
に同期して入力する場合に比較して、接続される出力数
Ｎ倍の速度で入力することができる。
実施例 以下、本発明の実施例について、第１図，第２図を参照
して説明する。なお図において従来例と同一構成部分に
は同一符号を付し、その説明を省略する。ここでスイッ
チ６は他のスイッチに比較して、速い入力速度を要する
スイッチであり、ダイオード30,31を介して制御手段１
の時分割信号出力端子1bと1dに接続している。上記構成
においてスイッチ７〜15の特に速い入力速度を必要とし
ないスイッチの受付けは、たとえばスイッチ７がオンし
た時の入力信号は、第２図の入力Ｃのようになる。制御
手段１はこの入力信号を判定してスイッチ７を受付け
る。この時の入力受付けの周期はＴとなる。また、速い
入力速度を必要とするスイッチ６がオンした時の入力信
号は第２図の入力Ｄのようになり、制御手段１の時分割
信号出力端子1bと1dの出力に同期した信号が制御手段１
の入力端子1eに入力する。この時に入力の受付け周期は
T/2となり、他のスイッチ７〜15に比べて２倍の速度で
入力することとなる。なお、本実施例では１つのスイッ
チを２つの出力に接続したが、複数であればいくつでも
良く、また、スイッチについても機械式スイッチ以外、
たとえばトラジスタ等の電気的なスイッチの場合でも良
い。
して説明する。なお図において従来例と同一構成部分に
は同一符号を付し、その説明を省略する。ここでスイッ
チ６は他のスイッチに比較して、速い入力速度を要する
スイッチであり、ダイオード30,31を介して制御手段１
の時分割信号出力端子1bと1dに接続している。上記構成
においてスイッチ７〜15の特に速い入力速度を必要とし
ないスイッチの受付けは、たとえばスイッチ７がオンし
た時の入力信号は、第２図の入力Ｃのようになる。制御
手段１はこの入力信号を判定してスイッチ７を受付け
る。この時の入力受付けの周期はＴとなる。また、速い
入力速度を必要とするスイッチ６がオンした時の入力信
号は第２図の入力Ｄのようになり、制御手段１の時分割
信号出力端子1bと1dの出力に同期した信号が制御手段１
の入力端子1eに入力する。この時に入力の受付け周期は
T/2となり、他のスイッチ７〜15に比べて２倍の速度で
入力することとなる。なお、本実施例では１つのスイッ
チを２つの出力に接続したが、複数であればいくつでも
良く、また、スイッチについても機械式スイッチ以外、
たとえばトラジスタ等の電気的なスイッチの場合でも良
い。
発明の効果 以上の実施例から明らかなように本発明によれば、速い
入力速度が必要なスイッチを複数の時分割信号出力に接
続して、入力を行なうことにより、入力の周期を短くす
ることができ、少ない入力出力の数での多数のスイッチ
の入力と、速い入力速度を要するスイッチの入力とを両
立することができる。
入力速度が必要なスイッチを複数の時分割信号出力に接
続して、入力を行なうことにより、入力の周期を短くす
ることができ、少ない入力出力の数での多数のスイッチ
の入力と、速い入力速度を要するスイッチの入力とを両
立することができる。
第１図は本発明の一実施例における機器の入力装置の構
成図、第２図は同入力装置の入出力のタイミングチャー
ト、第３図は従来の機器の入力装置の構成図、第４図は
同入力装置の入出力のタイミングチャートである。 １……制御手段、２〜５……トランジスタ、６……速い
入力速度を要するスイッチ、７〜15……スイッチ、30,3
1……ダイオード。
成図、第２図は同入力装置の入出力のタイミングチャー
ト、第３図は従来の機器の入力装置の構成図、第４図は
同入力装置の入出力のタイミングチャートである。 １……制御手段、２〜５……トランジスタ、６……速い
入力速度を要するスイッチ、７〜15……スイッチ、30,3
1……ダイオード。
Claims (1)
- 【請求項１】時分割信号を出力する複数の出力部とこの
時分割信号に同期して信号を入力する複数の入力部とを
接続するスイツチをマトリックスに配し、速い入力速度
を要するスイッチは、複数の出力部と１つの入力部間を
接続する機器の入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10515487A JPH0681023B2 (ja) | 1987-04-28 | 1987-04-28 | 機器の入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10515487A JPH0681023B2 (ja) | 1987-04-28 | 1987-04-28 | 機器の入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63269823A JPS63269823A (ja) | 1988-11-08 |
| JPH0681023B2 true JPH0681023B2 (ja) | 1994-10-12 |
Family
ID=14399800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10515487A Expired - Fee Related JPH0681023B2 (ja) | 1987-04-28 | 1987-04-28 | 機器の入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681023B2 (ja) |
-
1987
- 1987-04-28 JP JP10515487A patent/JPH0681023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63269823A (ja) | 1988-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1356875A (en) | Remote conttrol | |
| JP2693198B2 (ja) | 伝送線の上のスイツチの状態検出装置 | |
| RU2087071C1 (ru) | Формирователь ступенчатого напряжения | |
| SU1490701A1 (ru) | Селектор импульсов по фазе | |
| JPS5853817Y2 (ja) | リモ−トコントロ−ル回路 | |
| SU1112502A2 (ru) | Устройство дл контрол состо ни вентилей управл емого преобразовател | |
| JPS63269823A (ja) | 機器の入力装置 | |
| US3052871A (en) | Multiple output sequential signal source | |
| JPS6029976B2 (ja) | アナログ出力回路 | |
| SU1014140A1 (ru) | Преобразователь напр жени в интервал времени | |
| JP2698572B2 (ja) | 分周回路 | |
| SU595860A1 (ru) | Переключатель | |
| SU1238038A1 (ru) | Формирователь импульсов датчика положени | |
| SU869008A2 (ru) | Умножитель частоты | |
| SU1553990A1 (ru) | Функциональный генератор | |
| SU1322456A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
| SU1091306A2 (ru) | Устройство задержки сигналов | |
| SU1262709A2 (ru) | Устройство дл контрол серий импульсов | |
| SU1374211A1 (ru) | Устройство дл управлени конденсаторной установкой | |
| SU729584A1 (ru) | Устройство дл ввода информации | |
| SU621095A1 (ru) | Коммутатор | |
| SU675531A1 (ru) | Реле величины скольжени и угла генератора | |
| SU1702527A1 (ru) | Устройство дл преобразовани временного интервала в напр жение | |
| KR900008266Y1 (ko) | 잡음제거 및 과부하신호 조절회로 | |
| SU750667A1 (ru) | Устройство дл контрол вентильных двигателей |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |