JPH0681501B2 - スイッチング回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチングレギュレータ等に於けるスイッ
チング回路に関するものである。

トランジスタ等のスイッチング素子を用いて、トランス
の一次巻線等のインダクタンスを含む負荷回路のスイッ
チングを行うスイッチング回路に於いては、スイッチン
グに伴って発生するサージ電圧から、スイッチング素子
を保護する必要があり、又トランジスタ等のスイッチン
グ素子のスイッチングに伴う損失を低減することが要望
されている。

〔従来の技術〕

スイッチングレギュレータに於いては、バイポーラトラ
ンジスタや電解効果トランジスタ等のスイッチング素子
により、トランスの一次巻線に供給する電流をスイッチ
ングするものであり、このようなスイッチング動作を行
うスイッチング回路に於いては、スイッチング素子のタ
ーンオフ時に生じるサージ電圧を抑制してスイッチング
素子を保護する為に、抵抗とコンデンサとの直列回路を
スイッチング素子に並列に接続した所謂スナバ回路が設
けられている。

例えば、従来例のハーフブリッジコンバータに於いて
は、第４図に示すように、交互にオンとなるように制御
される第1,第２のスイッチング素子31,32により、トラ
ンス37の一次巻線に直流電源から交番電流を流し、その
二次巻線に誘起した電圧を、図示を省略した整流平滑回
路により整流して平滑化し、直流出力電圧とするもので
あり、第1,第２のスイッチング素子31,32にそれぞれ並
列に、コンデンサ33,34と抵抗35,36との直列回路を接続
している。

このような構成に於いて、例えば、主スイッチング素子
31がターンオフすると、トランス37のリーケージインダ
クタンス等によりサージ電圧が発生して主スイッチング
素子31の両端に印加される。このサージ電圧は、コンデ
ンサ33に抵抗35を介して印加され、コンデンサ33に充電
電流が流れることにより、サージ電圧は抑圧される。又
主スイッチング素子31がターンオンすると、コンデンサ
33の充電電荷は、抵抗35を介して放電することになる。

〔発明が解決しようとする課題〕

前述の従来例のスイッチングレギュレータに於けるスイ
ッチング回路に於いては、サージ電圧を抑圧する為に、
コンデンサ33,34と抵抗35,36との直列回路が設けられて
いるが、主スイッチング素子31,32のスイッチング動作
毎にコンデンサ33,34の充放電が行われ、その充放電電
流が抵抗35,36に流れるから損失が生じる。従って、ス
イッチング周波数を高くするに伴って損失が増加し、ス
イッチングレギュレータに於ける効率が低下することに
なる。

そこで、抵抗35,36を省略し、コンデンサ33,34の充電電
荷を共振回路を利用して他のコンデンサに転送する回路
を先に提案した（例えば、特願昭62−164056号参照）。
しかし、コンデンサ33,34にダイオードを介してサージ
電圧を印加し、又他のコンデンサにダイオードを介して
充電電荷を転送するものであるから、コンデンサ33,34
を接続する為のリード線が長くなり、そのリードインダ
クタンスと、ダイオードの順方向回復特性（順方向電流
の立上りの遅れ特性）により、主スイッチング素子31,3
2に加わるサージ電圧を確実に抑圧することができない
ものであった。

なお、抵抗35,36を単に省略しただけの構成の場合は、
主スイッチング回路31,32をオンとした時に、コンデン
サ33,34からの放電サージ電流が流れて、トランジスタ
等からなる主スイッチング素子31,32は破損することに
なる。従って、第４図に於いては、抵抗35,36をコンデ
ンサ33,34に直列に接続しているものである。

本発明は、第1,第２の主スイッチング素子を備えたスイ
ッチング回路に於ける損失を低減し、且つサージ電圧を
確実に抑圧し得るようにすることを目的とするものであ
る。

〔課題を解決するための手段〕

本発明のスイッチング回路は、第1,第２の主スイッチン
グ素子に対応して、第1,第２の副スイッチング素子を制
御して、サージ電圧抑制用のコンデンサの充電電荷を放
出させるものであり、第１図を参照して説明する。

トランス等のインダクタンスを含む負荷回路９に、直流
電源から交番電流を供給する為に、交互にオンとなるよ
うに制御される第1,第２のトランジスタ等からなる主ス
イッチング素子1,2にそれぞれ並列に接続された第1,第
２のコンデンサ3,4と、第1,第２の主スイッチング素子
1,2のオンとなる直前にそれぞれオンとなるように制御
される第1,第２のトランジスタ等からなる副スイッチン
グ回路5,6と、第1,第２の主スイッチング回路1,2の接続
点と、第1,第２の副スイッチング素子5,6の接続点との
間に接続されて、第1,第２のコンデンサ3,4の充電電荷
を共振半サイクル電流により放出させる為のインダクタ
ンス７と第３のコンデンサ８と、この共振半サイクル電
流を流すように接続された第1,第２のダイオードD1,D2
から構成されている。又ダイオードD3,D4は第1,第２の
主スイッチング素子1,2を電界効果トランジスタ等によ
り構成した場合の寄生ダイオードとすることができる。

〔作用〕

第１の主スイッチング素子１がオンとなった時と、第２
の主スイッチング素子２がオンとなった時とに於ける負
荷回路９への電流方向が反転し、負荷回路９に交番電流
を供給することができるものである。第２図は第１図の
各部の電圧，電流の波形の一例を示す動作説明図であ
り、（ａ）は第２のコンデンサ４の端子電圧、（ｂ）は
インダクタンス７に流れる電流、（ｃ）は第３のコンデ
ンサ８の端子電圧、（ｄ）は第２の副スイッチング素子
６、（ｅ）は第２の主スイッチング素子２、（ｆ）は第
１の副スイッチング素子５、（ｇ）は第１の主スイッチ
ング素子１のそれぞれオン，オフの動作を示す。

各スイッチング素子1,2,5,6がオフ状態の後、時刻t1に
第２の副スイッチング素子６が（ｄ）に示すようにオン
となると、第２のコンデンサ４とインダクタンス７と第
３のコンデンサ８との直列共振回路が形成され、（ｂ）
に示す共振電流が流れて、第２のコンデンサ４の充電電
荷は第３のコンデンサ８に転送され、時刻t2に於いて第
２のコンデンサ４の端子電圧は（ａ）に示すように0Vと
なる。

そして、時刻t2以後に継続して流れる共振電流は、ダイ
オード11を介することになるから、第２のコンデンサ４
の端子電圧は0Vを維持することになる。又第３のコンデ
ンサ８の端子電圧は（ｃ）に示すように、時刻t3に於い
ては反対極性となる。又時刻t3以降は、逆電流阻止用ダ
イオードD2により共振が終了し、第３のコンデンサ８の
電位は一定に保持される。即ち、共振半サイクル電流を
利用して、第２のコンデンサ４の充電電荷を第３のコン
デンサ８に転送することになる。

従って、時刻t2以後に第２の主スイッチング素子２を
（ｅ）に示すようにオンとすると、第２のコンデンサ４
の充電電荷は０であるから、放電サージ電圧が流れるこ
とはない。又第２の副スイッチング素子６は第２の主ス
イッチング素子２のオン後、時刻t3からt4までの間オフ
とする。

そして、時刻t4に第２の主スイッチング素子２をオフと
すると、第２のコンデンサ４の充電電荷は０であるか
ら、サージ電圧が発生しても確実に抑圧することができ
る。

又時刻t5に第１の副スイッチング素子５をオンとする
と、第１のダイオード３とインダクタンス７と第３のコ
ンデンサ８との直列共振回路が形成され、時刻t1〜t3間
に流れた共振電流と反対方向に（ｂ）に示すように、時
刻t5〜t7間に共振電流が流れ、この共振電流は時刻t6に
於いて最大となり、第１のコンデンサ３は、前述の時刻
t2に於ける場合と同様に端子電圧は0Vに低下し、ダイオ
ード10によりその端子電圧の極性反転が阻止される。第
３のコンデンサ８の端子電圧も（ｃ）に示すように時刻
t7に於いて反対極性となり、逆電流阻止用ダイオードD1
により共振は終了して電位が一定に保持される。従っ
て、時刻t6以後に第１の主スイッチング素子１をオンと
しても放電サージ電流が流れることはない。又時刻t5
に、第１の副スイッチング素子５をオンとすることによ
り、第1,第２の主スイッチング素子1,2の接続点の電位
が上昇し、第２のコンデンサ４の端子電圧は（ａ）に示
すように上昇する。

又時刻t8に第１の主スイッチング素子１をオフとした時
のサージ電圧は、第１のコンデンサ３により抑圧される
ことになり、又第1,第２の主スイッチング素子1,2の接
談点の電位は、時刻t4以後のサージ電圧による電位と逆
極性となるから、第２のコンデンサ４の端子電圧は
（ａ）に示すように一時的に低下する。

従って、主スイッチング素子1,2に並列接続したコンデ
ンサ3,4の充電電荷を、第３のコンデンサ８に共振半サ
イクル電流を利用して転送することにより、サージ電圧
をコンデンサ3,4により確実に抑圧し、且つ充放電によ
る損失を無くすることができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第３図は本発明の実施例の要部回路図であり、11,12は
第1,第２の主スイッチング素子1,2に対応するｎチャン
ネル電界効果トランジスタ、13,14は第1,第２のコンデ
ンサ3,4に対応するコンデンサ、15,16は第1,第２の副ス
イッチング素子5,6に対応するｎチャネル電界効果トラ
ンジスタ、17はインダクタンス７に対応するインダクタ
ンス、18は第３のコンデンサ８に対応するコンデンサ、
19は負荷回路９に対応するトランスである。又20,21は
電界効果トランジスタ11,12の寄生ダイオード、22,23は
電界効果トランジスタ11,12の寄生コンデンサ、24は制
御回路、25,26は整流用のダイオード、27,28は平滑用の
チョークコイル及びコンデンサ、29,30は逆電流阻止用
ダイオードである。

この実施例は、ハーフブリッジコンバータに適用した場
合を示し、電界効果トランジスタ11,12は制御回路24に
より交互にオンとなるように制御されて、トランス19の
一次巻線に直流電源から、或いは交流電源の整流出力電
圧から交番電流が供給され、二次巻線に誘起した電圧が
ダイオード25,26により整流され、インダクタンス27と
コンデンサ28とにより平滑化されて、直流出力電圧とな
る。この直流出力電圧は、制御回路24により設定値と比
較され、直流出力電圧が一定となるように、電界効果ト
ランジスタ11,12のオン期間が制御される。

又コンデンサ13,14は、それぞれ電界効果トランジスタ1
1,12のドレイン・ソース間に直接的に、即ち、リード線
ができるだけ短くなるように配置して接続する。又制御
回路24は、比較回路，遅延回路，パルス副制御回路等を
含み、電界効果トランジスタ11をオンとする場合に、そ
の直前に電界効果トランジスタ15をオンとするように制
御し、又電界効果トランジスタ12をオンとする場合も、
その直前に電界効果トランジスタ16をオンとするように
制御する構成を有するものである。

例えば、電界効果トランジスタ12をオンとする直前に、
電界効果トランジスタ16を例えば第２図に於ける時刻t1
にオンとすると、コンデンサ14とインダクタンス17とコ
ンデンサ18との直列共振回路が形成され、コンデンサ14
の充電電荷は第２図の（ｂ）に示すような共振電流によ
ってコンデンサ18に転送され、時刻t2に於いてコンデン
サ14の端子電圧は0Vとなる。

このようなコンデンサ14の端子電圧が0Vとなると、それ
以降の共振電流は電界効果トランジスタ12の寄生ダイオ
ード21を介して流れるから、コンデンサ14の端子電圧は
0Vのままとなる。即ち、充電電荷は完全に放出されるこ
とになる。

そして、時刻t2以後に電界効果トランジスタ12をオンと
すると、直流電源からトランス19の一次巻線に電流が供
給される。その時、コンデンサ14の充電電荷は０である
から、放電サージ電流が流れることはない。又ダイオー
ド30により共振電流は半波で終了する為、電界効果トラ
ンジスタ16は時刻t3によりt4の間にオフすれば良いこと
になる。そして、第２図に於ける時刻t4に電界効果トラ
ンジスタ12をオフとすると、トランス19のリーケージイ
ンダクタンス等によりサージ電圧が発生するが、このサ
ージ電圧はコンデンサ14に加えられて抑圧される。

次に電界効果トランジスタ11をオンとする直前の第２図
に於ける時刻t5に電界効果トランジスタ15をオンとする
と、コンデンサ13とインダクタンス17とコンデンサ18と
の直列共振回路が形成され、この時のコンデンサ13の端
子電圧とコンデンサ18の端子電圧との極性は直列共振回
路内で同一極性となるから、共振電流が流れてコンデン
サ13の充電電荷はコンデンサ18に転送され、コンデンサ
13の端子電圧が0Vとなると、それ以後の共振電流は寄生
ダイオード20を介して流れ、又ダイオード29により共振
電流は半波で終了するから、コンデンサ13の端子電圧は
0Vのままとなる。即ち、コンデンサ13の充電電荷は完全
に放出されることになる。又コンデンサ18の端子電圧
は、第２図の（ｃ）に示すように反対極性となる。

又コンデンサ13の端子電圧が0Vとなる第２図に於ける時
刻t6以後に、電界効果トランジスタ11をオンとすると、
コンデンサ13の充電電荷は０であるから、放電サージ電
流が流れることはない。又トランス19の一次巻線に直流
電源から電流が電界効果トランジスタ12のオン時と反対
方向に供給される。即ち、電界効果トランジスタ11,12
を交互にオンとすることにより、トランス19の一次巻線
に交番電流を供給することができる。そして、第２図に
於ける時刻t8に電界効果トランジスタ11をオフとする
と、トランス19のリーケージインダクタンス等により生
じたサージ電圧はコンデンサ13に加えられて抑圧され
る。

前述の動作を繰り返すことにより、電界効果トランジス
タ11,12を交互にオンとして、トランス19の一次巻線に
交番電流を供給した時に生じるサージ電圧を、コンデン
サ13,14により抑圧することができる。又前述の実施例
は、ハーフブリッジコンバータに適用した場合を示すも
のであるが、フルブリッジコンバータに適用することも
可能である。又寄生ダイオード20,21を有しないような
スイッチング素子を用いる場合、第１図に示すようにダ
イオードD3,D4をコンデンサ13,14と並列に接続するもの
である。

〔発明の効果〕

以上説明したように、本発明は、第1,第２の主スイッチ
ング素子1,2に並列に第1,第２のコンデンサ3,4を接続
し、第1,第２の主スイッチング素子1,2の接続点と、第
1,第２の副スイッチング素子5,6の接続点との間に、イ
ンダクタンス７と第３のコンデンサ８との直列回路を接
続し、第1,第２の主スイッチング素子1,2をオンとする
と直前に、第1,第２の副スイッチング素子5,6をオンと
して、第1,第２のコンデンサ3,4の充電電荷を、インダ
クタンス７と第３のコンデンサ８とを含む直列共振回路
の共振半サイクル電流によって第３のコンデンサ８に転
送するもので、第1,第２のコンデンサ3,4を第1,第２の
主スイッチング素子1,2に直接的に接続することができ
るから、抵抗による損失を生じることはなく、且つリー
ドインダクタンスやダイオードの順方向回復特性による
サージ電圧の抑圧遅れを生じることがないので、電力効
率を低下させることなく、サージ電圧を確実に抑圧する
ことができる利点がある。

従って、スイッチングレギュレータ等のスイッチング回
路に適用し、スイッチングの高周波化により装置の小型
化を図ることが容易となる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の動作説
明図、第３図は本発明の実施例の要部回路図、第４図は
従来例の要部回路図である。 1,2は第1,第２の主スイッチング素子、3,4は第1,第２の
コンデンサ、5,6は第1,第２の副スイッチング素子、７
はインダクタンス、８は第３のコンデンサ、９は負荷回
路、D1,D2は第1,第２のダイオードである。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−12865（ＪＰ，Ａ) 特開 昭62−2858（ＪＰ，Ａ) 特開 昭55−141971（ＪＰ，Ａ) 実開 昭54−150847（ＪＰ，Ｕ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】交互にオンとなるように制御される第1,第
   ２の主スイッチング素子（１），（２）により、インダ
   クタンスを含む負荷回路（９）に交番電流を供給するス
   イッチング回路に於いて、 前記第1,第２の主スイッチング素子（１），（２）にそ
   れぞれ並列に接続された第1,第２のコンデンサ（３），
   （４）と、 前記第1,第２の主スイッチング素子（１），（２）のオ
   ンとなる直前にそれぞれオンとなるように制御される第
   1,第２の副スイッチング素子（５），（６）と、 前記第1,第２の主スイッチング素子（１），（２）の接
   続点と、前記第1,第２の副スイッチング素子（５），
   （６）の接続点との間に接続され、前記第1,第２のコン
   デンサ（３），（４）の充電電荷を共振半サイクル電流
   により放出させる為のインダクタンス（７）と第３のコ
   ンデンサ（８）と、 前記共振半サイクル電流を流すように前記第1,第２の副
   スイッチング素子（５），（６）と直列に接続した第1,
   第２の逆電流阻止用のダイオード（D1），（D2）と を備えたことを特徴とするスイッチング回路。