JPH0682527A - 集積回路テスト装置 - Google Patents

Abstract

(57)【要約】 【目的】不定出力を出力する被測定ＬＳＩの機能テスト
を行う場合に、テスト効率を向上させるテスト環境を実
現し、テストパターンの作成の合理化を図る。 【構成】被測定ＬＳＩ１にテストパターン信号を供給す
るテストパターン信号供給回路５２と、被測定ＬＳＩの
出力端子に対して電流を流し込む、あるいは、電流を引
き抜くためのプログラマブル負荷回路１０と、テストパ
ターン信号中の出力期待値が不定出力である時にのみ前
記プログラマブル負荷回路を動作可能状態に制御する制
御回路２０とを具備することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路テスト装置に
係り、特に被測定ＬＳＩ（大規模集積回路）の機能テス
トを行うＬＳＩテスタに関する。

【０００２】

【従来の技術】図５は、出力端子から不定出力を出力す
る被測定ＬＳＩ１の機能テストを行うために従来のＬＳ
Ｉテスタを接続した状態を示している。

【０００３】５１はＬＳＩの入／出力端子に一端側が接
続され、テストモードの時にオン状態に制御されるテス
トスイッチ回路である。５２はテスト制御信号が“Ｈ”
レベル（テスト入力モード）の時にテストパターン信号
入力をバッファ増幅して出力するように制御されるバッ
ファ回路である。

【０００４】５３は前記テストスイッチ回路５１のバッ
ファ回路側一端に入力ノードが接続され、比較イネーブ
ル信号および“Ｈ”レベル判定基準電位を受けて入力信
号（ＬＳＩの出力端子からの信号）のレベルが“Ｈ”レ
ベルであるか否かを比較する第１の電圧比較回路であ
る。

【０００５】５４は同じく前記テストスイッチ回路５１
のバッファ回路側一端に入力ノードが接続され、比較イ
ネーブル信号および“Ｌ”レベル判定基準電位を受けて
入力信号（ＬＳＩの出力端子からの信号）のレベルが
“Ｌ”レベルであるか否かを比較する第２の電圧比較回
路である。６０はＬＳＩの出力端子に対して電流を流し
込む、あるいは、電流を引き抜くためのプログラマブル
負荷回路である。

【０００６】このプログラマブル負荷回路６０は、ＬＳ
Ｉの出力端子に対して電流を流し込むための第１の定電
流源６１と、この第１の定電流源６１に一端が接続され
た第１のスイッチ回路６２と、この第１のスイッチ回路
６２の他端と前記テストスイッチ回路５１のバッファ回
路側一端との間に順方向の向きに接続された第１のダイ
オード６３と、ＬＳＩの出力端子から電流を引き抜くた
めの第２の定電流源６４と、この第２の定電流源６４に
一端が接続された第２のスイッチ回路６５と、前記テス
トスイッチ回路５１のバッファ回路側一端と上記第２の
スイッチ回路６５の他端との間に順方向の向きに接続さ
れた第２のダイオード６６とを具備する。上記２個のダ
イオード６３および６６は、基準電圧源６７に接続され
た別のダイオード６８および６９と共にブリッジ回路を
形成している。７０は前記テスト制御信号を反転させ、
その出力により上記第１のスイッチ回路６２および第２
のスイッチ回路６５を制御するインバータ回路である。

【０００７】上記ＬＳＩテスタを用いてＬＳＩの機能テ
ストを行う際、ＬＳＩの出力端子にＬＳＩテスタから電
流負荷を付加することにより不定出力を基準電位に収束
させた状態で不定出力を検出していた。

【０００８】即ち、テスト制御信号が“Ｈ”レベル（テ
スト入力モード）の時には、バッファ回路５２はイネー
ブル状態になり、テスト入力信号がバッファ回路５２を
経てＬＳＩの入力端子に入力する。この時、テスト制御
信号をインバータ回路７０により反転させた信号は
“Ｌ”レベルになり、第１のスイッチ回路６２および第
２のスイッチ回路６５はオフ状態に制御されるので、第
１の定電流源６１および第２の定電流源６４はディセー
ブル状態になる。

【０００９】これに対して、テスト制御信号が“Ｌ”レ
ベル（出力テストモード）の時には、バッファ回路５２
はディセーブル状態になる。この時、比較イネーブル信
号が“Ｈ”レベルになり、第１の電圧比較回路５３およ
び第２の電圧比較回路５４はイネーブル状態になり、Ｌ
ＳＩの出力端子の出力のレベルを“Ｈ”レベル判定基準
電位および“Ｌ”レベル判定基準電位と比較して判定す
る。この時、テスト制御信号をインバータ回路７０によ
り反転させた信号は“Ｈ”レベルになり、第１のスイッ
チ回路６２および第２のスイッチ回路６５はオン状態に
制御されるので、第１の定電流源６１および第２の定電
流源６４はイネーブル状態になる。この時、ＬＳＩの出
力端子から不定出力が出力する場合には、ＬＳＩの出力
端子に対して電流を流し込む、あるいは、電流を引き抜
くことにより、基準電圧源６７の電位に収束させた状態
で不定出力を検出する。この収束値は前記“Ｈ”レベル
判定基準電位と“Ｌ”レベル判定基準電位との中間値に
設定されている。

【００１０】上記ＬＳＩテスタは、テスト制御信号がデ
ィセーブル状態の時には、第１の定電流源６１および第
２の定電流源６４はイネーブル状態になるので、ＬＳＩ
の出力端子から不定出力が出力していてもいなくてもＬ
ＳＩの出力端子に対して負荷電流が印加されてしまう。

【００１１】換言すると、ＬＳＩ出力が正常な“Ｈ”レ
ベルまたは“Ｌ”レベルであっても、このＬＳＩ出力に
対して本来必要のない大電流負荷が印加されると出力レ
ベルが変動してしまい、場合によっては、正常な“Ｈ”
レベルまたは“Ｌ”レベルが維持されなくなってしま
う。これにより、ＬＳＩ出力の正常な“Ｈ”レベルまた
は“Ｌ”レベルの出力の真の値を正確に測定することが
できない。

【００１２】この対策として、上記ＬＳＩ用のテストパ
ターンファイル中の不定出力に対してのみ期待値を残
し、テストパターンファイル中の“Ｈ”レベルまたは
“Ｌ”レベルを検出しないテストパターンＡと、テスト
パターンファイル中の“Ｈ”レベルまたは“Ｌ”レベル
に対してのみ期待値を残し、テストパターンファイル中
の不定出力を検出しないテストパターンＢとに分けて作
成している。

【００１３】そして、上記テストパターンＡに対しての
みプログラマブル負荷回路６０を動作させてＬＳＩの不
定出力のみを判定しており、上記テストパターンＢに対
してはプログラマブル負荷回路６０を動作させないで、
ＬＳＩ出力の“Ｈ”レベルまたは“Ｌ”レベルを判定し
ている。

【００１４】しかし、このような対策は、本来１本で済
むテストパターンを２本に分けて作成しなければなら
ず、その作成に余分な労力を必要とする。しかも、テス
ト時の測定時間が増加し、テスト効率が低下するという
問題がある。

【００１５】また、高速ＬＳＩでは、テスト周期が速
く、その周期内に不定出力を基準電位に収束させること
が難しい。即ち、ＬＳＩ出力ピンの容量、抵抗、インピ
ーダンスなどからみて大電流負荷を印加しないとテスト
周期内に不定出力を収束できなくなる。

【００１６】

【発明が解決しようとする課題】上記したように従来の
ＬＳＩテスタは、不定出力を出力する被測定ＬＳＩの機
能テストを行う場合に、ＬＳＩ出力の正常な“Ｈ”レベ
ルまたは“Ｌ”レベルの出力の真の値を正確に測定しよ
うとすると、テストパターンの作成に余分な労力を必要
とし、テスト効率も低下するという問題があった。

【００１７】また、テスト周期の速い高速ＬＳＩによっ
てはその周期内に不定出力を基準電圧に収束させること
は難しく、大電流負荷が必要となる。しかし、従来では
全てのピンに対し同一負荷を印加することしかできない
ので、不定出力に対しては適切な負荷値であっても
“Ｈ”レベルまたは“Ｌ”レベル出力の端子には不適切
な負荷となり、正しくテストをすることができない。

【００１８】本発明は上記の問題点を解決すべくなされ
たもので、不定出力を出力する被測定ＬＳＩの機能テス
トを行う場合に、テスト効率を向上させるテスト環境を
実現し、テストパターンの作成の合理化を図り得る集積
回路テスト装置を提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明の集積回路テスト
装置は、被測定ＬＳＩにテストパターン信号を供給する
テストパターン信号供給回路と、上記被測定ＬＳＩの出
力端子に対して電流を流し込む、あるいは、電流を引き
抜くためのプログラマブル負荷回路と、前記テストパタ
ーン中の出力期待値が不定出力である時にのみ前記プロ
グラマブル負荷回路を動作可能状態に制御する制御回路
とを具備することを特徴とする。

【００２０】

【作用】テスト制御信号が出力テストモードであってテ
ストパターン中の出力期待値が“Ｈ”レベルあるいは
“Ｌ”レベルである時には、プログラマブル負荷回路が
動作せず、被測定ＬＳＩの出力端子は無負荷状態である
ので、この状態でＬＳＩの出力レベルが正確に判定され
る。

【００２１】これに対して、テスト制御信号が出力テス
トモードであってテストパターン中の出力期待値が不定
出力である時には、プログラマブル負荷回路が動作し、
被測定ＬＳＩの出力端子に対して電流を流し込む、ある
いは、電流を引き抜くことにより、所定電位に収束させ
た状態で不定出力を検出する機能を有する。

【００２２】従って、テストパターンを２本に分けて作
成する必要がなくなり、その作成に余分な労力を必要と
しなくなり、テスト時の測定時間の増加を抑制し、テス
ト効率を向上させることが可能になる。

【００２３】また、上記機能の有効（活性化）／無効
（非活性化）を切換え制御するための機能選択信号を用
い、この機能選択信号を前記不定出力パターン検出信号
とテスト制御信号と共に論理積を取るようにしてもよ
い。これにより、プログラマブル負荷回路を本発明によ
る用い方と従来通りの用い方とに使い分けることが可能
になる。

【００２４】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例に係るＬＳＩ
テスタを被測定ＬＳＩ１に接続した状態を示すブロック
図である。

【００２５】５１はＬＳＩの入／出力端子に一端側が接
続され、テストモードの時にオン状態に制御されるテス
トスイッチ回路である。５２はテスト制御信号が“Ｈ”
レベル（テスト入力モード）の時にテストパターン信号
入力をバッファ増幅して出力するように制御されるバッ
ファ回路である。

【００２６】５３は前記テストスイッチ回路５１のバッ
ファ回路側一端に入力ノードが接続され、比較イネーブ
ル信号および“Ｈ”レベル判定基準電位を受けて入力信
号（ＬＳＩの出力端子からの信号）のレベルが“Ｈ”レ
ベルであるか否かを比較する第１の電圧比較回路であ
る。

【００２７】５４は同じく前記テストスイッチ回路５１
のバッファ回路側一端に入力ノードが接続され、比較イ
ネーブル信号および“Ｌ”レベル判定基準電位を受けて
入力信号（ＬＳＩの出力端子からの信号）のレベルが
“Ｌ”レベルであるか否かを比較する第２の電圧比較回
路である。１０はＬＳＩの出力端子に対して電流を流し
込む、あるいは、電流を引き抜くためのプログラマブル
負荷回路である。

【００２８】このプログラマブル負荷回路１０は、ＬＳ
Ｉの出力端子に対して電流を流し込むための第１の定電
流源１１と、この第１の定電流源１１に一端が接続され
た第１のスイッチ回路１２と、この第１のスイッチ回路
１２の他端と前記テストスイッチ回路５１のバッファ回
路側一端との間に順方向の向きに接続された第１のダイ
オード１３と、ＬＳＩの出力端子から電流を引き抜くた
めの第２の定電流源１４と、この第２の定電流源１４に
一端が接続された第２のスイッチ回路１５と、前記テス
トスイッチ回路５１のバッファ回路側一端と上記第２の
スイッチ回路１５の他端との間に順方向の向きに接続さ
れた第２のダイオード１６を具備する。上記２個のダイ
オード１３および１６は、基準電圧源１７に接続された
別のダイオード１８および１９と共にブリッジ回路を形
成している。２０は前記テストパターン信号中の出力期
待値が不定出力である時にのみ前記プログラマブル負荷
回路１０を動作可能状態に制御する制御回路である。

【００２９】この制御回路２０は、前記テスト制御信号
を反転させるインバータ回路２１と、前記テストパター
ン信号中の出力期待値が不定出力である時にのみ不定出
力パターン検出信号を生成する不定出力パターン検出回
路２２と、上記不定出力パターン検出信号と前記インバ
ータ回路２１により反転されたテスト制御信号と機能選
択信号との論理積を取り、論理積出力により前記第１の
スイッチ回路１２および第２のスイッチ回路１５をオン
状態に制御することにより前記プログラマブル負荷回路
１０を動作可能状態に制御する論理回路２３とを有す
る。

【００３０】上記不定出力パターン検出回路２２は、テ
ストパターンが不定出力の期待値を表わす時に不定出力
パターン検出信号を生成するものであり、本例では、後
述するように３ビットの信号で表わされるテストパター
ンの下位１ビットのみ“０”レベルの時を検出するアン
ド回路から構成されている。図２は、図１中のＬＳＩの
テストパターンデータの一例を示している。

【００３１】３ビットの信号で表わされるテストパター
ン中の出力期待値として“Ｈ”レベル、“Ｌ”レベル、
不定出力が混在しており、テストパターン中の不定出力
の期待値を“Ｚ”とし、この不定出力の期待値が“Ｚ”
時にテストパターンの３ビットのうち下位１ビットのみ
が“０”レベルになるものとする。次に、上記ＬＳＩテ
スタを用いてＬＳＩの機能テストを行う際の動作につい
て説明する。

【００３２】テスト制御信号が“Ｈ”レベル（テスト入
力モード）の時には、バッファ回路５２はイネーブル状
態になり、テストパターン信号がバッファ回路５２を経
てＬＳＩの入力端子に入力する。この時、テスト制御信
号をインバータ回路２１により反転させた信号は“Ｌ”
レベルになるので論理回路２３の出力信号が“Ｌ”レベ
ルになり、第１のスイッチ回路１２および第２のスイッ
チ回路１５はオフ状態に制御されるので、第１の定電流
源１１および第２の定電流源１４はディセーブル状態に
なる。

【００３３】これに対して、テスト制御信号が“Ｌ”レ
ベル（出力テストモード）の時には、バッファ回路５２
はディセーブル状態になる。この時、比較イネーブル信
号が“Ｈ”レベルになり、第１の電圧比較回路５３およ
び第２の電圧比較回路５４はイネーブル状態になり、Ｌ
ＳＩの出力端子の出力のレベルを“Ｈ”レベル判定基準
電位および“Ｌ”レベル判定基準電位と比較して判定す
る。

【００３４】この出力テストモードにおいて、テストパ
ターン中の出力期待値が“Ｈ”レベルあるいは“Ｌ”レ
ベルである時には、不定出力パターン検出回路２２から
出力する不定出力パターン検出信号は“Ｌ”レベルにな
るので論理回路２３の出力信号が“Ｌ”レベル（ディセ
ーブル状態）になる。第１のスイッチ回路１２および第
２のスイッチ回路１５はオフ状態に制御されるので、第
１の定電流源１１および第２の定電流源１４はディセー
ブル状態になる。従って、プログラマブル負荷回路１０
が動作せず、被測定ＬＳＩの出力端子は無負荷状態であ
るので、この状態でＬＳＩの出力レベルが正確に判定さ
れる。

【００３５】これに対して、テストパターン中の出力期
待値が不定出力である時には、不定出力パターン検出回
路２２から出力する不定出力パターン検出信号は“Ｈ”
レベル（イネーブル状態）になり、テスト制御信号をイ
ンバータ回路２１により反転させた信号は“Ｈ”レベル
になっているので、機能選択信号が“Ｈ”レベル（イネ
ーブル状態）であると、論理回路２３の出力信号が
“Ｈ”レベルになる。

【００３６】これにより、第１のスイッチ回路１２およ
び第２のスイッチ回路１５はオン状態に制御されるの
で、第１の定電流源１１および第２の定電流源１４はイ
ネーブル状態になり、プログラマブル負荷回路１０が動
作し、被測定ＬＳＩの出力端子に対して電流を流し込
む、あるいは、電流を引き抜くことにより、基準電圧源
の電位に収束させた状態で不定出力を検出する。この収
束値は前記“Ｈ”レベル判定基準電位と“Ｌ”レベル判
定基準電位との中間値に設定されている。

【００３７】従って、上記実施例のＬＳＩテスタによれ
ば、ＬＳＩの出力端子から不定出力が出力する時のみ電
流負荷を印加することが可能になり、高速ＬＳＩの実動
作速度による不定出力の検出が容易になる。これによ
り、テストパターンを従来のように２本に分けて作成す
る必要がなくなり、その作成に余分な労力を必要としな
くなり、テスト時の測定時間を従来の半分に抑制し、テ
スト効率を向上させることが可能になる。

【００３８】なお、上記機能選択信号が“Ｌ”レベル
（ディセーブル状態）であると、論理回路２３の出力信
号が“Ｌ”レベルになり、第１のスイッチ回路１２およ
び第２のスイッチ回路１５はオフ状態に制御されるの
で、第１の定電流源１１および第２の定電流源１４はデ
ィセーブル状態になる。

【００３９】即ち、テスト制御信号が出力テストモード
であってテストパターン信号中の出力期待値が不定出力
である時にのみプログラマブル負荷回路１０を動作させ
る機能の有効（活性化）／無効（非活性化）を切換え制
御するための機能選択信号を用い、この機能選択信号を
前記不定出力パターン検出信号とテスト制御信号と共に
論理積を取ることにより、プログラマブル負荷回路１０
を本発明による用い方と従来通りの用い方とに使い分け
ることが可能になる。図３は、図１のＬＳＩテスタの変
形例を示すブロック図である。

【００４０】このＬＳＩテスタは、図１のＬＳＩテスタ
と比べて、制御回路２０ａにおいて、テスト周期内で被
測定ＬＳＩの出力端子から不定出力が出力される特定期
間のみ“１”レベルになるタイミングパルスを発生する
タイミングパルス発生回路３１が付加され、前記論理回
路２３の入力が１本増えており、この１本の入力として
上記タイミングパルスが用いられている点が異なり、そ
の他は同じであるので図１中と同一符号を付している。
このような構成によっても、テスト周期内で不定出力が
出力される特定期間のみプログラマブル負荷回路を動作
させることが可能になる。図４は、本発明の第２実施例
に係るＬＳＩテスタを被測定ＬＳＩに接続した状態を示
すブロック図である。

【００４１】このＬＳＩテスタは、図１のＬＳＩテスタ
と比べて、プログラマブル負荷回路１０ｂおよび制御回
路２０ｂが異なり、その他は同じであるので図１中と同
一符号を付している。

【００４２】上記プログラマブル負荷回路１０ｂは、図
１中のプログラマブル負荷回路１０と比べて、第１の定
電流源として、電流印加範囲が異なる複数個（本例では
３個）の第１の定電流源１１１〜１１３が用意されてお
り、第２の定電流源として、電流印加範囲が異なる複数
個（本例では３個）の第２の定電流源１４１〜１４３が
用意されており、テストパターン中の出力期待値が
“Ｈ”レベル、“Ｌ”レベル、不定出力であるテスト周
期に応じて、上記複数個の定電流源１１１〜１１３およ
び１４１〜１４３を選択的に使用状態に切換え制御する
セレクタ回路４１および４２が設けられている点が異な
り、その他は同じであるので図１中と同一符号を付して
いる。なお、プログラマブル負荷回路１０ｂは、各端子
毎に任意の出力電圧を印加することができる。

【００４３】上記セレクタ回路４１および４２は、例え
ばＦＥＴ（電界効果トランジスタ）を用いたスイッチ回
路からなり、テストプログラム信号に基づいて選択制御
される。

【００４４】前記制御回路２０ｂは、図１中の制御回路
２０の論理回路２３を、機能選択信号の“Ｈ”／“Ｌ”
レベルに応じて前記不定出力パターン検出信号および前
記インバータ回路２１の出力信号を切換え選択するスイ
ッチ回路２４に置き換えた点が異なり、その他は同じで
あるので図１中と同一符号を付している。なお、２５は
インバータ回路である。

【００４５】このような構成によれば、機能選択信号が
“Ｈ”レベルの時には、不定出力パターン検出信号がス
イッチ回路２４により選択されるので、不定出力パター
ン検出信号が“Ｈ”レベルの時（テストパターン信号中
の出力期待値が不定出力であるテスト周期）にプログラ
マブル負荷回路１０ｂが動作し、セレクタ回路４１およ
び４２により選択された出力電流範囲が比較的大きな第
１の定電流源１１１および第２の定電流源１４１が被測
定ＬＳＩの出力端子に対して適切な電流を流し込む、あ
るいは、適切な電流を引き抜く。

【００４６】これに対して、前記機能選択信号が“Ｌ”
レベルの時には、前記インバータ回路２１の出力信号が
スイッチ回路２４により選択されるので、インバータ回
路２１の出力信号が“Ｈ”レベルの時にプログラマブル
負荷回路１０ｂが動作する。

【００４７】この場合、テストパターン信号中の出力期
待値が“Ｈ”レベルであるテスト周期には、セレクタ回
路４１および４２により選択された出力電流範囲が比較
的小さな第１の定電流源１１２および第２の定電流源１
４２が被測定ＬＳＩの出力端子に対して適切な電流を流
し込む、あるいは、適切な電流を引き抜く。

【００４８】また、テストパターン信号中の出力期待値
が“Ｌ”レベルであるテスト周期には、セレクタ回路４
１および４２により選択された出力電流範囲が比較的大
きな第１の定電流源１１３および第２の定電流源１４３
が被測定ＬＳＩの出力端子に対して適切な電流を流し込
む、あるいは、適切な電流を引き抜く。

【００４９】また、テストパターン信号中の出力期待値
が不定出力であるテスト周期には、セレクタ回路４１お
よび４２により選択された出力電流範囲が比較的大きな
第１の定電流源１１１および第２の定電流源１４１が被
測定ＬＳＩの出力端子に対して適切な電流を流し込む、
あるいは、適切な電流を引き抜く。

【００５０】なお、テストパターン中の出力期待値とし
て“Ｈ”レベル、“Ｌ”レベルのほかに不定出力が混在
しない場合には、セレクタ回路４１および４２が出力電
流範囲が比較的大きな第１の定電流源１１１および第２
の定電流源１４１を選択しないようにしておけば、ＬＳ
Ｉの出力端子から不定出力を出力せず、“Ｈ”レベルあ
るいは“Ｌ”レベルのみを出力するＬＳＩに対して出力
レベルの負荷テストを行うテスト環境を提供することが
可能になる。

【００５１】

【発明の効果】上述したように本発明によれば、不定出
力を出力する被測定ＬＳＩの機能テストを行う場合に、
テスト効率を向上させるテスト環境を実現し、テストパ
ターンの作成の合理化を図り得るＬＳＩテスタを実現す
ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るＬＳＩテスタを示す
ブロック図。

【図２】図１中のＬＳＩのテストパターンデータの一例
を示す図。

【図３】図１のＬＳＩテスタの変形例を示すブロック
図。

【図４】本発明の第２実施例に係るＬＳＩテスタを示す
ブロック図。

【図５】従来のＬＳＩテスタを示すブロック図。

【符号の説明】

１…被測定ＬＳＩ、１０、１０ｂ…プログラマブル負荷
回路、１１、１１１〜１１３…第１の定電流源、１２…
第１のスイッチ回路、１３…第１のダイオード、１４、
１４１〜１４３…第２の定電流源、１５…第２のスイッ
チ回路、１６…第２のダイオード、１７…基準電圧源、
２０、２０ａ、２０ｂ…制御回路、２１…インバータ回
路、２２…不定出力パターン検出回路、２３…論理回
路、２４…スイッチ回路、５１…テストスイッチ回路、
５２…バッファ回路、５３…第１の電圧比較回路、５４
…第２の電圧比較回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 被測定ＬＳＩにテストパターン信号を供
   給するテストパターン信号供給回路と、 上記被測定ＬＳＩの出力端子に対して電流を流し込む、
   あるいは、電流を引き抜くためのプログラマブル負荷回
   路と、 前記テストパターン信号中の出力期待値が不定出力であ
   る時にのみ前記プログラマブル負荷回路を動作可能状態
   に制御する制御回路とを具備することを特徴とする集積
   回路テスト装置。
2. 【請求項２】 請求項１記載の集積回路テスト装置にお
   いて、 前記制御回路は、前記テストパターン信号中の出力期待
   値が不定出力である時に前記プログラマブル負荷回路を
   動作可能状態に制御する機能を有効にするか無効にする
   かの機能選択を機能選択信号に応じて行うことを特徴と
   する集積回路テスト装置。
3. 【請求項３】 被測定ＬＳＩにテストパターン信号を供
   給するテストパターン信号供給回路と、 上記被測定ＬＳＩの出力端子に対して電流を流し込む、
   あるいは、電流を引き抜くために設けられ、電流印加範
   囲が異なる複数個の定電流源と、 前記テストパターン信号中の出力期待値が“Ｈ”レベ
   ル、“Ｌ”レベル、不定出力であるテスト周期に応じて
   上記複数個の定電流源を選択的に使用状態に切換え制御
   するセレクタ回路とを具備することを特徴とする集積回
   路テスト装置。