JPH0684539B2

JPH0684539B2 - スパッタリングによる薄膜形成方法

Info

Publication number: JPH0684539B2
Application number: JP28165284A
Authority: JP
Inventors: 誠後藤; 洋明北原
Original assignee: Anelva Corp
Current assignee: Canon Anelva Corp
Priority date: 1984-12-25
Filing date: 1984-12-25
Publication date: 1994-10-26
Anticipated expiration: 2009-10-26
Also published as: JPS61153275A

Description

【発明の詳細な説明】（産業上の利用分野）こと発明は、ステップカバレッジを改善したスパッタリ
ングによる薄膜形成方法に関する。

（従来の技術）従来は、接地電極側に基板を載置し、非接地電極側のタ
ーゲットからのスパッタ原子を、基板上に堆積させて薄
膜を形成するようにしていた。

この従来の方法では、基板１の平坦部２の膜厚に対し
て、凹部３側面の薄膜の堆積速度が遅くなるので、その
凹部３側面の膜厚が薄くなる傾向にある。そして、上記
平坦部２の膜厚をT₀とし、凹部３の最少膜厚部分の膜厚
をＴとすると、T/T₀をステップカバレッジと定義でき
る。

このステップカバレッジT/T₀の値は、凹部３の深さＨが
深くなればなるほど、また、凹部３の幅Ｗが狭くなれば
なるほど小さくなる。このようにステップカバレッジT/
T₀の値が小さくなると、実際の使用において、いろいろ
な不都合を生じるので、その改善が大きな問題になって
いる。特に、最近の高集積化されたLSIのコンタクトホ
ール部におけるステップカバレッジの改善は急を要する
問題になっている。

そして、このステップカバレッジを改善するものとし
て、バイアススパッタ法が従来から知られている。

このバイアススパッタ法は、カソード電極に電圧を印加
してスパッタリングをし、このスパッタ原子によって基
板上に薄膜を堆積させると同時に、当該基板を保持して
いる電極にバイアス電圧を印加して、上記薄膜を再スパ
ッタすなわちエッチングする方法である。

このときには、凹部３の側面が再スパッタされにくく、
主に平坦部が再スパッタされるので、凹部３の側面の成
膜速度は、平坦部よりも相対的に速くなる。そのために
膜厚Ｔが十分に大きくなるので、ステップカバレッジが
改善される。

（本考案が解決しようとする問題点）上記のようにした従来のバイアススパッタ法によれば、
そのステップカバレッジは改善されるが、次のような別
の問題を発生する。

すなわち、このバイアススパッタ法では、基板へのイオ
ン衝撃によるダメージが大きいので、基板の表面性を低
下させる問題があり、しかも、当該膜の中にArイオン等
が侵入したりして膜質を悪くするので、薄膜の比抵抗を
大きくする問題もあった。

実際、Alにおいて、スパッタリング電力を1KW、バイア
ス電圧を‐200Vにして、薄膜を形成したところ、比抵抗
が5.1μΩcmで、反射率が58％にもなった。ここでいう
反射率とは、基板表面の緻密度を示す値で、当該基板の
表面に光を照射して、そのときの反射率を測定するもの
である。したがって、反射率が低ければ、それだけ基板
表面の緻密度が粗いことを示している。

そして、上記のように比抵抗が5.1μΩcmで、反射率が5
8％という基板では、実用性に乏しいという問題があっ
た。

この発明は、バイアススパッタ法の長所を積極的に採用
してステップカバレッジを改善する一方、バイアススパ
ッタ法の短所を改善するようにしたスパッタリングによ
る薄膜形成方法の提供を目的にする。

（問題点を解決するための手段）この発明は、カソードとしての第１の電極と、この第１
の電極からのスパッタリング原子によって被膜される基
板を保持する第２の電極とを設け、第１段階として、第
１の電極だけに直流電力を投入して、所定の膜厚の無バ
イアス金属膜層を形成し、第２段階として、第１の電極
に対する投入電力を第１段階よりも少なくするととも
に、第２の電極には、直流バイアス電圧を印加して、上
記無バイアス金属膜層に金属薄膜の堆積とエッチングと
を同時進行させ、基板の平坦部と凹部とに薄付けをおこ
なうことによって、上記問題を解決するスパッタリング
による薄膜形成方法である。

この発明の別の態様として、上記を前提とし、第１段階
で、第１の電極のみに直流電力を投入して、所定の膜厚
の無バイアス金属膜層を形成し、第２段階として、第１
の電極には第１段階よりも投入電力を減少させ、しか
も、第２の電極に負の直流電圧を印加しながら、無バイ
アス金属膜層に金属薄膜の堆積とエッチングとを同時に
進行させて膜付けを行った後、第３段階として、第１の
電極にのみ、第１段階と同様の電力を投入して膜付けを
おこなっても良い。

また、さらに上記の態様を前提として、第２段階の膜付
けを、第１の電極には第１段階よりも直流投入電力を減
少させ、しかも、第２の電極に負の直流電圧を印加し
て、基板の平坦部でのスパッタ原子の堆積速度とエッチ
ング速度とが等しくなる条件でおこなってもよい。

（本発明の作用）この発明は、第１の段階で、無バイアス金属膜層が形成
される。そして、第１段階で形成された無バイアス金属
膜層に、金属薄膜の堆積とエッチングとを同時進行させ
る。この場合のエッチング速度は、基板の平坦部より
も、凹部側面の方が遅くなるので、相対的には凹部側面
の薄膜堆積速度が平坦部よりも速くなる。したがって、
この第２段階で、すでにそのステップカバレッジが高い
値になる。

そして、第３段階で、第１電極にのみ第１段階と同様の
電力を投入し、無バイアス層を形成することによって、
更に、ステップカバレッジを高くすることができる。

（本発明の効果）この発明の、金属薄膜形成方法によれば、当該金属薄膜
の表面の低下や比抵抗の増大等の問題を発生させずに、
ステップカバレッジを改善できる。

（本発明の実施例）第１図はこの発明を実施するのに用いる装置であって、
ハウジング４内において、カソード電極である第１の電
極５と、基板６を保持する第２の電極７とを対向させて
いる。

上記第１の電極５は直流電源８に接続して、負の電圧を
印加するようにし、第２の電極７には開閉器９を介して
直流電源10に接続し、開閉器９を閉じたとき、第２の電
極７に負の電圧が印加されるようにしている。

しかして、第１段階では、第１の電極５にのみ電力を投
入し、成膜速度１μm/minにて20秒間スパッタリングし
て無バイアスAl層11を形成する。

この無バイアスAl層11は、当該基板６の平坦部6aの膜厚
に対して、凹部6bの側面の膜厚が薄くなり、前記したス
テップカバレッジが低い値になる。

この無バイアスAl層11を形成したら、第２段階として、
第１の電極５に電圧を印加しつつ、開閉器９を閉じて第
２の電極７にバイアス電圧を印加する。

このようにバイアス電圧を印加すると、上記無バイアス
Al層11が再スパッタされるので、この無バイアスAl層11
では、薄膜の堆積とエッチングとが同時に行なわれるこ
とになる。

薄膜の堆積とエッチングとが同時進行し、しかもエッチ
ング速度に対して堆積速度が速ければ、その速度差に応
じて無バイアスAl層11の上にバイアスAl層12が形成され
る。この場合のエッチング速度は、基板６の平坦部6aに
対して、凹部6bの側面の方が遅くなるので、相対的に
は、凹部6b側面の薄膜堆積速度が平坦部6aよりも速くな
る。そして、第２図のバイアスAl12層は、バイアス電圧
‐400V、成膜速度0.1μm/minとして200秒間バイアスス
パッタして形成したものであるが、このようにしたバイ
アスAl層12は、凹部6b側面の膜厚が十分に厚くなってい
るので、ステップカバレッジが大幅に改善されているこ
とがわかる。

なお、バイアスAl層12の成膜速度は、上記堆積速度とエ
ッチング速度との相対比で決まるが、堆積速度は第１の
電極５に投入する電力で、またエッチング速度は第２の
電極７に印加するバイアス電圧で決まる。

そして、平坦部6aにおける堆積速度とエッチング速度と
が等しくても、凹部6bの側面の成膜は可能になる。なぜ
なら、この凹部6bの側面では、平坦部6aよりもエッチン
グ速度が遅くなるので、相対的には凹部6a側面における
堆積速度が速くなるからである。したがって、凹部6b側
面にのみバイアスAl層12を形成してステップカバレッジ
を改善しようとするときには、両速度を等しくすればよ
い。

第３段階としては、第１の電極５だけに電力を投入し
て、無バイアスAl層13を形成するが、第２図の無バイア
スAl層13は成膜速度１μm/minで20秒間スパッタリング
したものである。

なお、バイアスAl層12を形成する第２段階において、第
１の電極５に投入する電力を、第１段階のときよりも小
さくしなければならないことは、実験によって判明して
いる。しかし、どの程度減少させればよいかの限界につ
いては必ずしも明らかになっていないが、投入電力の減
少幅を1/2〜1/20の範囲で実験したところ、十分に使用
に耐えうる基板を得ることができた。

上記のようにして薄膜を形成した基板は、そのステップ
カバレッジが約70％にも達した。ちなみに、無バイアス
Al層だけで当該膜厚を得ようとすると、そのステップカ
バレッジが30％〜40％程度であった。

また、第１段階で、無バイアスAl層11を形成しているの
で、バイアス電圧を印加しても基板に対するイオン衝撃
も少なくなる。イオン衝撃が少ないので、当該薄膜の表
面性が損なわれることもなく、しかも、イオン等が侵入
して膜質を悪化させることもないので、その比抵抗を小
さく抑えることができる。

ちなみに、上記実施例の基板では、比抵抗が3.1μΩc
m、反射率が70％となり、従来のバイアススパッタ法に
比べて、いずれの値も改善されている。

【図面の簡単な説明】

第１図は本発明の方法に用いる装置の概略図、第２図は
成膜状態を示す基板の部分拡大断面図、第３図は従来の
方法による成膜状態を示す基板の部分拡大断面図であ
る。５……第１の電極、６……基板、７……第２の電極、1
1、13……無バイアスAl層、12……バイアスAl層。

Claims

【特許請求の範囲】

【請求項１】カソードとしての第１の電極と、この第１
の電極からのスパッタリング原子によって被膜される基
板を保持する第２の電極とを設け、第１段階として、第
１の電極だけに直流電力を投入して、所定の膜厚の無バ
イアス金属膜層を形成し、第２段階として、第１の電極
に対する投入電力を第１段階よりも少なくするととも
に、第２の電極には、直流バイアス電圧を印加して、上
記無バイアス金属膜層に金属薄膜の堆積とエッチングと
を同時進行させ、基板の平坦部と凹部とに薄付けをおこ
なうスパッタリングによる薄膜形成方法。
【請求項２】第１段階で、第１の電極のみに直流電力を
投入して、所定の膜厚の無バイアス金属膜層を形成し、
第２段階として、第１の電極には第１段階よりも投入電
力を減少させ、しかも、第２の電極に負の直流電圧を印
加しながら、無バイアス金属膜層に金属薄膜の堆積とエ
ッチングとを同時に進行させて膜付けをおこない、第３
段階として、第１の電極にのみ、第１段階と同様の電力
を投入して膜付けをおこなう特許請求の範囲第１項記載
のスパッタリングによる薄膜形成方法。
【請求項３】第１段階で、第１の電極のみに直流電力を
投入して、所定の膜厚の金属スパッタリング膜を形成
し、第２段階として、第１の電極には第１段階よりも直
流投入電力を減少させ、しかも、第２の電極に負の直流
電圧を印加して、基板の平坦部でのスパッタ原子の堆積
速度とエッチング速度とが等しくなる条件で膜付けをお
こない、第３段階として、第１の電極にのみ、第１段階
と同様の直流電力を投入して膜付けをおこなう特許請求
の範囲第２項記載のスパッタリングによる金属薄膜形成
方法。