JPH0684993A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0684993A JPH0684993A JP4255883A JP25588392A JPH0684993A JP H0684993 A JPH0684993 A JP H0684993A JP 4255883 A JP4255883 A JP 4255883A JP 25588392 A JP25588392 A JP 25588392A JP H0684993 A JPH0684993 A JP H0684993A
- Authority
- JP
- Japan
- Prior art keywords
- emitter electrode
- electrode pad
- bonding
- semiconductor device
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 トランジスタの電極の構造に係る半導体装置
に関し、エミッタ電極パッド付近の電流密度の低減、並
びに、接続後のボンディングワイヤ−の弛みによる接触
での「短絡不良」を防止し得る上記半導体装置を提供す
ること。 【構成】 (1) 半導体チップ１上に第１エミッタ電極パ
ッド２と第２エミッタ電極パッド３を配置し、エミッタ
電極パッド付近の電流密度を低減させる。 (2) 半導体チップ１上の第１エミッタ電極パッド２にボ
−ル状に形成されるボンディングワイヤ−５を接続す
る。そして、ボンディングワイヤ−５のみによりステッ
チ圧着接続する第２エミッタ電極パッド３を配置し、こ
れにより第２エミッタ電極パッド３を起点としてリ−ド
フレ−ム６を結ぶ三角形の形状のボンディングワイヤ−
を張り巡らすことができるので、弛みによる接触での
「短絡不良」を起こすことのない配線ができる。
に関し、エミッタ電極パッド付近の電流密度の低減、並
びに、接続後のボンディングワイヤ−の弛みによる接触
での「短絡不良」を防止し得る上記半導体装置を提供す
ること。 【構成】 (1) 半導体チップ１上に第１エミッタ電極パ
ッド２と第２エミッタ電極パッド３を配置し、エミッタ
電極パッド付近の電流密度を低減させる。 (2) 半導体チップ１上の第１エミッタ電極パッド２にボ
−ル状に形成されるボンディングワイヤ−５を接続す
る。そして、ボンディングワイヤ−５のみによりステッ
チ圧着接続する第２エミッタ電極パッド３を配置し、こ
れにより第２エミッタ電極パッド３を起点としてリ−ド
フレ−ム６を結ぶ三角形の形状のボンディングワイヤ−
を張り巡らすことができるので、弛みによる接触での
「短絡不良」を起こすことのない配線ができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にトランジスタの電極の構造に係る半導体装置に関す
る。
にトランジスタの電極の構造に係る半導体装置に関す
る。
【０００２】
【従来の技術】従来の半導体装置に関して、トランジス
タのエミッタ電極を例にとった場合の上面図を図２
（Ａ）に、そのＢ−Ｂ線断面図を図２（Ｂ）に示す。
タのエミッタ電極を例にとった場合の上面図を図２
（Ａ）に、そのＢ−Ｂ線断面図を図２（Ｂ）に示す。
【０００３】従来のトランジスタのエミッタ電極は、図
２（Ａ）、（Ｂ）に示すように、ダイボンディング領域
７上に合金ソルダ−８を介して半導体チップ１がダイボ
ンディングされており、この半導体チップ１上には、第
１エミッタ電極パッド２及びベ−ス電極パッド４が形成
されている。そして、ベ−ス電極パッド４は、半導体チ
ップ１の左端に配置し、一方、第１エミッタ電極パッド
２は、エミッタ電極の配線抵抗低減のため、半導体チッ
プ１の中心部に配置している。
２（Ａ）、（Ｂ）に示すように、ダイボンディング領域
７上に合金ソルダ−８を介して半導体チップ１がダイボ
ンディングされており、この半導体チップ１上には、第
１エミッタ電極パッド２及びベ−ス電極パッド４が形成
されている。そして、ベ−ス電極パッド４は、半導体チ
ップ１の左端に配置し、一方、第１エミッタ電極パッド
２は、エミッタ電極の配線抵抗低減のため、半導体チッ
プ１の中心部に配置している。
【０００４】ワイヤ−ボンディングについては、図２
（Ｂ）に示すように、半導体チップ１上の第１エミッタ
電極パッド２にツ−ルでワイヤ−のボ−ルを押し付け、
ボンディングワイヤ−５の一端を接続し、次にこのツ−
ルを上昇させ、さらに移動させてから再びツ−ルをリ−
ドフレ−ム６の接続領域に押し付け、ボンディングワイ
ヤ−５の他端を接続する。
（Ｂ）に示すように、半導体チップ１上の第１エミッタ
電極パッド２にツ−ルでワイヤ−のボ−ルを押し付け、
ボンディングワイヤ−５の一端を接続し、次にこのツ−
ルを上昇させ、さらに移動させてから再びツ−ルをリ−
ドフレ−ム６の接続領域に押し付け、ボンディングワイ
ヤ−５の他端を接続する。
【０００５】このように電極パッドからリ−ドフレ−ム
の順にワイヤ−を接続する方式を順打ちボンディングと
呼び、以下「順打ちボンディング」と記載する。このよ
うな方法により、接続されるボンディング領域のいずれ
も１回のワイヤ−ボンディング動作により一領域当り一
点の圧着接続が行なわれている。
の順にワイヤ−を接続する方式を順打ちボンディングと
呼び、以下「順打ちボンディング」と記載する。このよ
うな方法により、接続されるボンディング領域のいずれ
も１回のワイヤ−ボンディング動作により一領域当り一
点の圧着接続が行なわれている。
【０００６】
【発明が解決しようとする課題】ところで、従来の上記
半導体装置では、エミッタ電極付近の電流密度が大き
く、エレクトロマイグレ−ションに対して不利であると
いう欠点があった。また、順打ちボンディングで配線接
続する場合、第１エミッタ電極パッド２とリ−ドフレ−
ム６との接続領域の距離が長くなるため、この２点間に
接続されるボンディングワイヤ−のル−プ形状は、ワイ
ヤ−の垂れが生じ易く、近接する他の領域との接触によ
る「短絡不良」が生ずるという問題があった。
半導体装置では、エミッタ電極付近の電流密度が大き
く、エレクトロマイグレ−ションに対して不利であると
いう欠点があった。また、順打ちボンディングで配線接
続する場合、第１エミッタ電極パッド２とリ−ドフレ−
ム６との接続領域の距離が長くなるため、この２点間に
接続されるボンディングワイヤ−のル−プ形状は、ワイ
ヤ−の垂れが生じ易く、近接する他の領域との接触によ
る「短絡不良」が生ずるという問題があった。
【０００７】本発明は、上記欠点及び問題点を解消する
半導体装置を提供することを目的とする。詳細には本発
明の目的は、エミッタ電極パッド付近の電流密度を低減
することができ、また、従来の前記問題点である接続後
のボンディングワイヤ−の弛みによる接触での「短絡不
良」を防止する半導体装置を提供するにある。
半導体装置を提供することを目的とする。詳細には本発
明の目的は、エミッタ電極パッド付近の電流密度を低減
することができ、また、従来の前記問題点である接続後
のボンディングワイヤ−の弛みによる接触での「短絡不
良」を防止する半導体装置を提供するにある。
【０００８】
【課題を解決するための手段】そして、本発明の半導体
装置は、接続される２つ以上のボンディング領域の内第
１ボンディング領域と第２ボンディング領域の間の配線
に関し、(1) 第１のボンディング領域内には、エミッタ
電極パッドを２つ配置し、(2) 第２のボンディング領域
内には、リ−ドフレ−ムを配置する、ことを特徴とする
ものであり、これによって上記目的とする半導体装置を
提供するものである。
装置は、接続される２つ以上のボンディング領域の内第
１ボンディング領域と第２ボンディング領域の間の配線
に関し、(1) 第１のボンディング領域内には、エミッタ
電極パッドを２つ配置し、(2) 第２のボンディング領域
内には、リ−ドフレ−ムを配置する、ことを特徴とする
ものであり、これによって上記目的とする半導体装置を
提供するものである。
【０００９】即ち、本発明は、「半導体装置内部の各部
品間を金属細線で接続される２つ以上のボンディング領
域のうち、第１のボンディング領域内にエミッタ電極パ
ッドを２つ配置し、第２のボンディング領域内にリ−ド
フレ−ムを配置してなることを特徴とする半導体装
置。」を要旨とする。
品間を金属細線で接続される２つ以上のボンディング領
域のうち、第１のボンディング領域内にエミッタ電極パ
ッドを２つ配置し、第２のボンディング領域内にリ−ド
フレ−ムを配置してなることを特徴とする半導体装
置。」を要旨とする。
【００１０】
【実施例】以下、本発明の実施例を図１に基づいて詳細
に説明する。図１は、本発明の一実施例を示す図であっ
て、トランジスタのエミッタ電極を例にとったものであ
り、図１（Ａ）はその上面図であり、図１（Ｂ）は同
（Ａ）のＡ−Ａ線断面図である。
に説明する。図１は、本発明の一実施例を示す図であっ
て、トランジスタのエミッタ電極を例にとったものであ
り、図１（Ａ）はその上面図であり、図１（Ｂ）は同
（Ａ）のＡ−Ａ線断面図である。
【００１１】本実施例では、図１（Ａ）、（Ｂ）に示す
ように、ダイボンディング領域７上に合金ソルダ−８を
介して半導体チップ１がダイボンディングされている。
この半導体チップ１上には、第１エミッタ電極パッド２
及び第２エミッタ電極パッド３、並びに、ベ−ス電極パ
ッド４が形成されている。
ように、ダイボンディング領域７上に合金ソルダ−８を
介して半導体チップ１がダイボンディングされている。
この半導体チップ１上には、第１エミッタ電極パッド２
及び第２エミッタ電極パッド３、並びに、ベ−ス電極パ
ッド４が形成されている。
【００１２】各電極パッド２〜４は、次のとおり夫々分
離して配置されている。 ・第１エミッタ電極パッド２→半導体チップ１の中心部
に配置 ・第２エミッタ電極パッド３→半導体チップ１の右端に
配置 ・ベ−ス電極パッド４→半導体チップ１の左端に配置 本実施例では、半導体チップ１の中心部とその右端の２
ケ所に、上記したとおり、第１エミッタ電極パッド２と
第２エミッタ電極パッド３とを夫々分離して配置したも
のであり、これによりエミッタ電極パッド付近の電流密
度を１／２に分散することができるので、この付近の電
流密度を低減し得る利点を有する。
離して配置されている。 ・第１エミッタ電極パッド２→半導体チップ１の中心部
に配置 ・第２エミッタ電極パッド３→半導体チップ１の右端に
配置 ・ベ−ス電極パッド４→半導体チップ１の左端に配置 本実施例では、半導体チップ１の中心部とその右端の２
ケ所に、上記したとおり、第１エミッタ電極パッド２と
第２エミッタ電極パッド３とを夫々分離して配置したも
のであり、これによりエミッタ電極パッド付近の電流密
度を１／２に分散することができるので、この付近の電
流密度を低減し得る利点を有する。
【００１３】次に、本実施例におけるワイヤ−ボンディ
ングについて説明すると、まず、図１（Ｂ）に示すよう
に、半導体チップ１上の中心部の第１エミッタ電極パッ
ド２にツ−ルでワイヤ−のボ−ルを押し付け、ボンディ
ングワイヤ−５の一端を接続する。つぎにこのツ−ルを
上昇させ、わずかに移動させて再び下降させ、半導体チ
ップ１上の端部の第２エミッタ電極パッド３にボンディ
ングワイヤ−５を押し付け、接続する。その後、従来と
同様、該ツ−ルを上昇させ、さらに移動させてから再び
ツ−ルをリ−ドフレ−ム６の接続領域に押し付け、ボン
ディングワイヤ−５の他端を接続する。
ングについて説明すると、まず、図１（Ｂ）に示すよう
に、半導体チップ１上の中心部の第１エミッタ電極パッ
ド２にツ−ルでワイヤ−のボ−ルを押し付け、ボンディ
ングワイヤ−５の一端を接続する。つぎにこのツ−ルを
上昇させ、わずかに移動させて再び下降させ、半導体チ
ップ１上の端部の第２エミッタ電極パッド３にボンディ
ングワイヤ−５を押し付け、接続する。その後、従来と
同様、該ツ−ルを上昇させ、さらに移動させてから再び
ツ−ルをリ−ドフレ−ム６の接続領域に押し付け、ボン
ディングワイヤ−５の他端を接続する。
【００１４】このように接続することにより、第２エミ
ッタ電極パッド３はステッチ圧着であるため、接続部に
おけるネック部は薄く、曲げ易く、そのル−プ形状は、
リ−ドフレ−ム６側に斜め上方に立ち上がり、中間部で
は立ち下がり、三角形の形状になる。このような三角形
の形状とすることができるため、本実施例では、接続後
のボンディングワイヤ−の弛みによる接触での「短絡不
良」を防止することができる利点を有する。
ッタ電極パッド３はステッチ圧着であるため、接続部に
おけるネック部は薄く、曲げ易く、そのル−プ形状は、
リ−ドフレ−ム６側に斜め上方に立ち上がり、中間部で
は立ち下がり、三角形の形状になる。このような三角形
の形状とすることができるため、本実施例では、接続後
のボンディングワイヤ−の弛みによる接触での「短絡不
良」を防止することができる利点を有する。
【００１５】
【発明の効果】以上詳記したとおり、本発明は、第１
に、「半導体チップの中心部と端部２ケ所にエミッタ電
極パッドを分離して配置する」ことにより、エミッタ電
極パッド付近の電流密度が１／２に分散し、該付近の電
流密度を低減することができ、このためエレクトロマイ
グレ−ションに対して有利である効果が生ずる。
に、「半導体チップの中心部と端部２ケ所にエミッタ電
極パッドを分離して配置する」ことにより、エミッタ電
極パッド付近の電流密度が１／２に分散し、該付近の電
流密度を低減することができ、このためエレクトロマイ
グレ−ションに対して有利である効果が生ずる。
【００１６】更に、本発明は、第２に、「半導体チップ
上の第１エミッタ電極パッドにボ−ル状に形成されるボ
ンディングワイヤ−とボンディングワイヤ−のみにより
ステッチ圧着接続する第２エミッタ電極パッドを配置
し、半導体チップの周囲にある広い領域をもつリ−ドフ
レ−ムにステッチ圧着接続する領域を配置する」ことに
より、第２エミッタ電極パッドを起点として斜めに立ち
上がり、中間部では立下り、その結果、リ−ドフレ−ム
に結ぶ三角形の形状にボンディングワイヤ−を張り巡ら
すことができるので、弛みによる接触での「短絡不良」
を起こすことのない信頼度の高い配線ができるワイヤ−
ボンディング方法が得られるという効果が生ずる。
上の第１エミッタ電極パッドにボ−ル状に形成されるボ
ンディングワイヤ−とボンディングワイヤ−のみにより
ステッチ圧着接続する第２エミッタ電極パッドを配置
し、半導体チップの周囲にある広い領域をもつリ−ドフ
レ−ムにステッチ圧着接続する領域を配置する」ことに
より、第２エミッタ電極パッドを起点として斜めに立ち
上がり、中間部では立下り、その結果、リ−ドフレ−ム
に結ぶ三角形の形状にボンディングワイヤ−を張り巡ら
すことができるので、弛みによる接触での「短絡不良」
を起こすことのない信頼度の高い配線ができるワイヤ−
ボンディング方法が得られるという効果が生ずる。
【図１】本発明の一実施例を示す図であって、トランジ
スタのエミッタ電極を例にとったものであり、図１
（Ａ）はその上面図、図１（Ｂ）は同（Ａ）のＡ−Ａ線
断面図である。
スタのエミッタ電極を例にとったものであり、図１
（Ａ）はその上面図、図１（Ｂ）は同（Ａ）のＡ−Ａ線
断面図である。
【図２】従来例（トランジスタのエミッタ電極を例にと
った場合の従来例）であり、図２（Ａ）はその上面図、
図２（Ｂ）は同（Ａ）のＢ−Ｂ線断面図である。
った場合の従来例）であり、図２（Ａ）はその上面図、
図２（Ｂ）は同（Ａ）のＢ−Ｂ線断面図である。
１ 半導体チップ ２ 第１エミッタ電極パッド ３ 第２エミッタ電極パッド ４ ベ−ス電極パッド ５ ボンディングワイヤ− ６ リ−ドフレ−ム ７ ダイボンディング領域 ８ 合金ソルダ−
Claims (1)
- 【請求項１】 半導体装置内部の各部品間を金属細線で
接続される２つ以上のボンディング領域のうち、第１の
ボンディング領域内にエミッタ電極パッドを２つ配置
し、第２のボンディング領域内にリ−ドフレ−ムを配置
してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255883A JPH0684993A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255883A JPH0684993A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684993A true JPH0684993A (ja) | 1994-03-25 |
Family
ID=17284893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255883A Pending JPH0684993A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684993A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1367642A3 (en) * | 2002-05-30 | 2005-08-31 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| FR3118390A1 (fr) * | 2020-12-22 | 2022-06-24 | Valeo Equipements Electriques Moteur | Module de puissance avec surmoulage et systemes comprenant un tel module de puissance |
| FR3118391A1 (fr) * | 2020-12-22 | 2022-06-24 | Valeo Equipements Electriques Moteur | Module de puissance avec surmoulage et systemes comprenant un tel module de puissance |
-
1992
- 1992-08-31 JP JP4255883A patent/JPH0684993A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1367642A3 (en) * | 2002-05-30 | 2005-08-31 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| US7193320B2 (en) | 2002-05-30 | 2007-03-20 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| FR3118390A1 (fr) * | 2020-12-22 | 2022-06-24 | Valeo Equipements Electriques Moteur | Module de puissance avec surmoulage et systemes comprenant un tel module de puissance |
| FR3118391A1 (fr) * | 2020-12-22 | 2022-06-24 | Valeo Equipements Electriques Moteur | Module de puissance avec surmoulage et systemes comprenant un tel module de puissance |
| EP4020530A1 (fr) * | 2020-12-22 | 2022-06-29 | Valeo Equipements Electriques Moteur | Module de puissance avec surmoulage et systemes comprenant un tel module de puissance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495773B1 (en) | Wire bonded device with ball-shaped bonds | |
| US7176570B2 (en) | Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| US6661087B2 (en) | Lead frame and flip chip semiconductor package with the same | |
| US7661576B2 (en) | Wire bonding method | |
| US7314818B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| JP3851845B2 (ja) | 半導体装置 | |
| CN100430176C (zh) | 使第一装置与第二装置电连接的方法及电连接件 | |
| US20060049523A1 (en) | Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby | |
| JPH05121615A (ja) | 半導体装置 | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| JP2005019778A (ja) | ワイヤボンディング方法 | |
| JPH0256942A (ja) | 半導体装置 | |
| CN112635428B (zh) | 芯片封装的框架结构及半导体器件 | |
| JP2665061B2 (ja) | ワイヤーボンディング方法 | |
| JP2823000B2 (ja) | ワイヤボンディング方法 | |
| JPH04255237A (ja) | 半導体装置の製造方法 | |
| JP2004221264A (ja) | 半導体装置及びその製造方法 | |
| KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
| JPH05326601A (ja) | ワイヤボンディング方法 | |
| JP4879923B2 (ja) | 半導体装置 | |
| JP2532304B2 (ja) | 半導体チップと、これが搭載される基板との間のワイヤボンディング構造 | |
| JPH0525236Y2 (ja) | ||
| JP3342292B2 (ja) | 半導体装置 | |
| JPH05183090A (ja) | 樹脂封止型半導体装置 | |
| JPH10199913A (ja) | ワイヤボンディング方法 |