JPH0684998A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0684998A JPH0684998A JP4233734A JP23373492A JPH0684998A JP H0684998 A JPH0684998 A JP H0684998A JP 4233734 A JP4233734 A JP 4233734A JP 23373492 A JP23373492 A JP 23373492A JP H0684998 A JPH0684998 A JP H0684998A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- semiconductor chip
- electrode
- leads
- inner leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】半導体チップ上の電極が増加しても、電極とイ
ンナーリードとの接続が容易に行える半導体装置を提供
することである。 【構成】半導体チップ10の周縁部に外側電極11と内側電
極12とを千鳥状に形成する。半導体チップ10配置領域に
開口部のあるフィルムキャリヤ18上に内側端部がその開
口部に突き出たインナーリード14と内側端部が開口部に
突き出ていないインナーリード15を形成する。そして、
インナーリード14の内側端部と電極11とをバンプ13を使
い接続し、インナーリード15の内側端部と電極12とを金
属細線16を使って接続する。
ンナーリードとの接続が容易に行える半導体装置を提供
することである。 【構成】半導体チップ10の周縁部に外側電極11と内側電
極12とを千鳥状に形成する。半導体チップ10配置領域に
開口部のあるフィルムキャリヤ18上に内側端部がその開
口部に突き出たインナーリード14と内側端部が開口部に
突き出ていないインナーリード15を形成する。そして、
インナーリード14の内側端部と電極11とをバンプ13を使
い接続し、インナーリード15の内側端部と電極12とを金
属細線16を使って接続する。
Description
【０００１】
【産業上の利用分野】半導体チップ上の電極とインナー
リードとの接続方法に係り、特に電極が半導体チップ上
の周縁部に２列に配列されているものに関する。
リードとの接続方法に係り、特に電極が半導体チップ上
の周縁部に２列に配列されているものに関する。
【０００２】
【従来の技術】半導体チップ上に形成される電極の数
は、半導体チップに形成される集積回路が多機能化する
に伴い増加する傾向にある。この結果、半導体チップ上
の電極の間隔は狭まっている。このため、電極とインナ
ーリードの接続にはワイヤボンディングよりも電極間隔
が狭いものに対応できるＴＡＢ（Tape Automated Bondi
ng）技術が用いられている。
は、半導体チップに形成される集積回路が多機能化する
に伴い増加する傾向にある。この結果、半導体チップ上
の電極の間隔は狭まっている。このため、電極とインナ
ーリードの接続にはワイヤボンディングよりも電極間隔
が狭いものに対応できるＴＡＢ（Tape Automated Bondi
ng）技術が用いられている。
【０００３】図２はＴＡＢ技術により半導体チップ上に
形成された電極とインナーリードとの接続部を示す平面
図である。図において、20は半導体チップであり、21，
21，…は半導体チップ上に形成された電極、22，22，…
はバンプ、23，23，…はインナーリード、24，24，…は
アウターリード、25はフィルムキャリヤである。
形成された電極とインナーリードとの接続部を示す平面
図である。図において、20は半導体チップであり、21，
21，…は半導体チップ上に形成された電極、22，22，…
はバンプ、23，23，…はインナーリード、24，24，…は
アウターリード、25はフィルムキャリヤである。
【０００４】上記インナーリード23，23，…の内側端部
はフィルムキャリヤ25上に写真蝕刻技術により形成さ
れ、バンプ22，22，…を介して電極21，21，…に接続さ
れる。インナーリード23，23，…の外側端部はアウター
リード24，24，…に熱圧着される。この場合、インナー
リード23，23，…はＡｕメッキ処理が施されており、ア
ウターリード24，24，…はＳｎメッキ処理が施されてい
るので、インナーリード23，23，…とアウターリード2
4，24，…とはＡｕ・Ｓｎ共晶合金により接続される。
そして、上記半導体チップ20の封止は図示していない
が、上型および下型からなる一対の樹脂封止用金型にア
ウターリード24，24，…を残して挟み込み、金型の空洞
部に硬化前の樹脂を圧入することにより行われる。
はフィルムキャリヤ25上に写真蝕刻技術により形成さ
れ、バンプ22，22，…を介して電極21，21，…に接続さ
れる。インナーリード23，23，…の外側端部はアウター
リード24，24，…に熱圧着される。この場合、インナー
リード23，23，…はＡｕメッキ処理が施されており、ア
ウターリード24，24，…はＳｎメッキ処理が施されてい
るので、インナーリード23，23，…とアウターリード2
4，24，…とはＡｕ・Ｓｎ共晶合金により接続される。
そして、上記半導体チップ20の封止は図示していない
が、上型および下型からなる一対の樹脂封止用金型にア
ウターリード24，24，…を残して挟み込み、金型の空洞
部に硬化前の樹脂を圧入することにより行われる。
【０００５】
【発明が解決しようとする課題】従来の半導体チップ上
の電極ピッチは約１５０μｍであり、電極の幅が約１０
０μｍであることから、電極の間隔は約５０μｍとなっ
ている。したがって、今後さらに電極を増やす場合に
は、電極を２列に配列しなければならない。しかし、イ
ンナーリードと電極との接続をＴＡＢ技術により行う場
合、フィルムキャリヤ上に２列分のインナーリードを引
き回すことは困難である。また、電極を２列化すること
により、インナーリードのピッチを狭める必要がある。
このために、ワイヤボンディングによる接続を行った場
合には、ワイヤ同士の接触による不良が発生する。
の電極ピッチは約１５０μｍであり、電極の幅が約１０
０μｍであることから、電極の間隔は約５０μｍとなっ
ている。したがって、今後さらに電極を増やす場合に
は、電極を２列に配列しなければならない。しかし、イ
ンナーリードと電極との接続をＴＡＢ技術により行う場
合、フィルムキャリヤ上に２列分のインナーリードを引
き回すことは困難である。また、電極を２列化すること
により、インナーリードのピッチを狭める必要がある。
このために、ワイヤボンディングによる接続を行った場
合には、ワイヤ同士の接触による不良が発生する。
【０００６】この発明は上記のような事情を考慮してな
されたものであり、その目的は半導体チップ上の電極が
増加しても、電極とインナーリードとの接続が容易に行
える半導体装置を提供することである。
されたものであり、その目的は半導体チップ上の電極が
増加しても、電極とインナーリードとの接続が容易に行
える半導体装置を提供することである。
【０００７】
【課題を解決するための手段】この発明による半導体装
置は半導体チップと、半導体チップ上の周縁付近に２列
に設けられた電極と、上記一方の列の電極に直接接続さ
れたインナーリードと、上記他方の列の電極とインナー
リードとを接続する金属細線とを具備することを特徴と
する。
置は半導体チップと、半導体チップ上の周縁付近に２列
に設けられた電極と、上記一方の列の電極に直接接続さ
れたインナーリードと、上記他方の列の電極とインナー
リードとを接続する金属細線とを具備することを特徴と
する。
【０００８】
【作用】上記手段においては、他方の列の電極とインナ
ーリードとを接続する金属細線は一方の列の電極に直接
接続されるインナーリードの上に隙間を持って配線され
るのため、内側電極と外側電極との短絡不良の発生を防
ぐように作用する。
ーリードとを接続する金属細線は一方の列の電極に直接
接続されるインナーリードの上に隙間を持って配線され
るのため、内側電極と外側電極との短絡不良の発生を防
ぐように作用する。
【０００９】
【実施例】以下、この発明を図面を参照して実施例によ
り説明する。図１はこの発明の一実施例に係る半導体チ
ップ上に形成された電極とインナーリードとの接続部を
示す平面図である。図において、10は半導体チップであ
り、11，11，…は半導体チップ上の周縁部に形成された
電極であり、電極の幅は約１００μｍ、電極のピッチは
約１５０μｍである。また、12，12，…は電極11，11，
…の内側に11，11，…と千鳥状に配列されるように形成
された電極であり、電極の幅とピッチは電極11，11，…
と同じである。また、13，13，…はバンプ、14，14，…
は幅約５０μｍのインナーリード、15，15，…は幅約１
００μｍのインナーリード、16，16，…は金属細線、1
7，17，…はアウターリード、18はフィルムキャリヤで
ある。
り説明する。図１はこの発明の一実施例に係る半導体チ
ップ上に形成された電極とインナーリードとの接続部を
示す平面図である。図において、10は半導体チップであ
り、11，11，…は半導体チップ上の周縁部に形成された
電極であり、電極の幅は約１００μｍ、電極のピッチは
約１５０μｍである。また、12，12，…は電極11，11，
…の内側に11，11，…と千鳥状に配列されるように形成
された電極であり、電極の幅とピッチは電極11，11，…
と同じである。また、13，13，…はバンプ、14，14，…
は幅約５０μｍのインナーリード、15，15，…は幅約１
００μｍのインナーリード、16，16，…は金属細線、1
7，17，…はアウターリード、18はフィルムキャリヤで
ある。
【００１０】図１の状態にするための製造工程を説明す
る。まず、半導体チップ10上にＡｌで電極11，11，…お
よび12，12，…を形成する。そして、インナーリードと
アウターリードとの接続部になる領域と半導体チップ10
が配置される領域が開孔されたポリミド等により形成さ
れたフィルムキャリヤ18上に接着剤により銅箔を貼り付
ける。そして、フィルムキャリヤ18の裏面と上記銅箔上
にフォトレジストを塗布し、写真蝕刻技術によりインナ
ーリード14，14，…および15，15，…を形成する。そし
て、インナーリード14，14，…および15，15，…にはＳ
ｎメッキ処理が施される。
る。まず、半導体チップ10上にＡｌで電極11，11，…お
よび12，12，…を形成する。そして、インナーリードと
アウターリードとの接続部になる領域と半導体チップ10
が配置される領域が開孔されたポリミド等により形成さ
れたフィルムキャリヤ18上に接着剤により銅箔を貼り付
ける。そして、フィルムキャリヤ18の裏面と上記銅箔上
にフォトレジストを塗布し、写真蝕刻技術によりインナ
ーリード14，14，…および15，15，…を形成する。そし
て、インナーリード14，14，…および15，15，…にはＳ
ｎメッキ処理が施される。
【００１１】続いて、インナーリード14，14，…の内側
端部の下側にＡｕで形成されたバンプ13，13，…を熱圧
着により接合する。このバンプ13，13，…が電極11，1
1，…上になるようにフィルムキャリヤ18の位置合わせ
をし、熱を加えながらインナーリード14，14，…の内側
端部の上側から圧力を加える。この結果、電極11，11，
…とバンプ13，13，…とはＡｕ・Ａｌ合金により、バン
プ13，13，…とインナーリード14，14，…とはＡｕ・Ｓ
ｎ共晶合金により接合される。
端部の下側にＡｕで形成されたバンプ13，13，…を熱圧
着により接合する。このバンプ13，13，…が電極11，1
1，…上になるようにフィルムキャリヤ18の位置合わせ
をし、熱を加えながらインナーリード14，14，…の内側
端部の上側から圧力を加える。この結果、電極11，11，
…とバンプ13，13，…とはＡｕ・Ａｌ合金により、バン
プ13，13，…とインナーリード14，14，…とはＡｕ・Ｓ
ｎ共晶合金により接合される。
【００１２】続いて、電極12，12，…とインナーリード
15，15，…とを金属細線16，16，…により接続する。こ
の場合、径が３０μｍ程度の金属細線16，16，…を使用
するが、両端の接続部はキャピラリにより押し潰される
ために径はかなり広がる。このため、インナーリード1
5，15，…の幅は電極12，12，…と同じ１００μｍとイ
ンナーリード14，14，…の径よりも広くしてある。
15，15，…とを金属細線16，16，…により接続する。こ
の場合、径が３０μｍ程度の金属細線16，16，…を使用
するが、両端の接続部はキャピラリにより押し潰される
ために径はかなり広がる。このため、インナーリード1
5，15，…の幅は電極12，12，…と同じ１００μｍとイ
ンナーリード14，14，…の径よりも広くしてある。
【００１３】続いて、Ｎｉ・Ｆｅ合金により形成された
アウターリード17，17，…の内側端部の上にインナーリ
ード14，14，…および15，15，…の外側端部が来るよう
にフィルムキャリヤ18を位置させる。そして、このアウ
ターリードの内側端部とインナーリードの外側端部とを
熱圧着させる。このアウターリードはＡｕメッキ処理が
施され、インナーリードにはＳｎメッキ処理が施されて
いるので、アウターリードとインナーリードとはＡｕ・
Ｓｎ共晶合金で接続される。
アウターリード17，17，…の内側端部の上にインナーリ
ード14，14，…および15，15，…の外側端部が来るよう
にフィルムキャリヤ18を位置させる。そして、このアウ
ターリードの内側端部とインナーリードの外側端部とを
熱圧着させる。このアウターリードはＡｕメッキ処理が
施され、インナーリードにはＳｎメッキ処理が施されて
いるので、アウターリードとインナーリードとはＡｕ・
Ｓｎ共晶合金で接続される。
【００１４】そして、図１に示す状態からアウターリー
ド17，17，…だけを残して樹脂により封止し、アウター
リード17，17，…と図示していないリードフレームとを
切り離すことによりＱＦＰ等の半導体装置が完成する。
ド17，17，…だけを残して樹脂により封止し、アウター
リード17，17，…と図示していないリードフレームとを
切り離すことによりＱＦＰ等の半導体装置が完成する。
【００１５】上記実施例半導体装置においては電極周縁
部の２列の電極11，11，…および12，12，…はそれぞれ
従来と同じ電極ピッチで配列されており、従来よりも多
くの電極が半導体チップ10上に形成されている。そし
て、内側に配線された電極12，12，…とインナーリード
15，15，…との接続は金属細線16，16，…によるワイヤ
ボンディングであり、外側に配列された電極11，11，…
とインナーリード14，14，…との接続はインナーリード
14，14，…を電極11，11，…上にまで引き回しバンプ1
3，13，…によるＴＡＢである。したがって、金属細線1
6，16，…相互間のピッチおよびＴＡＢ用のインナーリ
ード14，14，…相互間のピッチは従来と同様であり、金
属細線16，16，…はインナーリード14，14，…の上に隙
間を持って配線されるので容易に２列化した電極11，1
1，…および12，12，…とインナーリード14，14，…お
よび15，15，…を容易に接続することが可能となった。
部の２列の電極11，11，…および12，12，…はそれぞれ
従来と同じ電極ピッチで配列されており、従来よりも多
くの電極が半導体チップ10上に形成されている。そし
て、内側に配線された電極12，12，…とインナーリード
15，15，…との接続は金属細線16，16，…によるワイヤ
ボンディングであり、外側に配列された電極11，11，…
とインナーリード14，14，…との接続はインナーリード
14，14，…を電極11，11，…上にまで引き回しバンプ1
3，13，…によるＴＡＢである。したがって、金属細線1
6，16，…相互間のピッチおよびＴＡＢ用のインナーリ
ード14，14，…相互間のピッチは従来と同様であり、金
属細線16，16，…はインナーリード14，14，…の上に隙
間を持って配線されるので容易に２列化した電極11，1
1，…および12，12，…とインナーリード14，14，…お
よび15，15，…を容易に接続することが可能となった。
【００１６】なお、上記実施例においてはインナーリー
ド14，14，…および15，15，…にＳｎメッキ処理を、ア
ウターリード17，17，…にＡｕメッキ処理を施している
が、メッキ処理を逆にしてもよい。この場合、バンプ1
3，13，…とインナーリード14，14，…とはＡｕ・Ａｕ
熱圧着により接合され、インナーリード14，14，…およ
び15，15，…とアウターリード17，17，…とはＡｕ・Ｓ
ｎ共晶合金により接続される。
ド14，14，…および15，15，…にＳｎメッキ処理を、ア
ウターリード17，17，…にＡｕメッキ処理を施している
が、メッキ処理を逆にしてもよい。この場合、バンプ1
3，13，…とインナーリード14，14，…とはＡｕ・Ａｕ
熱圧着により接合され、インナーリード14，14，…およ
び15，15，…とアウターリード17，17，…とはＡｕ・Ｓ
ｎ共晶合金により接続される。
【００１７】
【発明の効果】以上説明したようにこの発明によれば半
導体チップ上の電極が増加しても、電極とインナーリー
ドとの接続が容易に行える半導体装置を提供できる。
導体チップ上の電極が増加しても、電極とインナーリー
ドとの接続が容易に行える半導体装置を提供できる。
【図１】この発明の一実施例に係る半導体チップ上に形
成された電極とインナーリードとの接続部を示す平面
図。
成された電極とインナーリードとの接続部を示す平面
図。
【図２】ＴＡＢ技術により半導体チップ上に形成された
電極とインナーリードとの接続部を示す平面図。
電極とインナーリードとの接続部を示す平面図。
10…半導体チップ、11，12…電極、13…バンプ、14，15
…インナーリード、16…金属細線、17…アウターリー
ド、18…フィルムキャリヤ。
…インナーリード、16…金属細線、17…アウターリー
ド、18…フィルムキャリヤ。
Claims (2)
- 【請求項１】 半導体チップと、 半導体チップ上の周縁付近に２列に設けられた電極と、 上記一方の列の電極に直接接続されたインナーリード
と、 上記他方の列の電極とインナーリードとを接続する金属
細線とを具備することを特徴とする半導体装置。 - 【請求項２】 上記内側と外側の電極が千鳥状に配列さ
れていることを特徴とする請求項１に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233734A JPH0684998A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233734A JPH0684998A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684998A true JPH0684998A (ja) | 1994-03-25 |
Family
ID=16959740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4233734A Pending JPH0684998A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684998A (ja) |
-
1992
- 1992-09-01 JP JP4233734A patent/JPH0684998A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917112B2 (ja) | 半導体装置 | |
| JPS62259450A (ja) | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH06302653A (ja) | 半導体装置 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JPS59139636A (ja) | ボンデイング方法 | |
| US6353259B1 (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| US6258622B1 (en) | Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method | |
| JPH07226418A (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPH0684998A (ja) | 半導体装置 | |
| JPH0525236Y2 (ja) | ||
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2785441B2 (ja) | 半導体装置とその製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| KR940008317B1 (ko) | 반도체 칩 접속방법 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JP2536439B2 (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置 | |
| JP3449097B2 (ja) | 半導体装置 | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| JPH02298044A (ja) | リードフレームの製造方法 |