JPH0685578B2 - テレビジヨン信号変換回路 - Google Patents
テレビジヨン信号変換回路Info
- Publication number
- JPH0685578B2 JPH0685578B2 JP61002068A JP206886A JPH0685578B2 JP H0685578 B2 JPH0685578 B2 JP H0685578B2 JP 61002068 A JP61002068 A JP 61002068A JP 206886 A JP206886 A JP 206886A JP H0685578 B2 JPH0685578 B2 JP H0685578B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field
- interpolation
- memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、テレビジョン信号の高画質化信号変換に係
り、特にフィールドメモリを有するディジタルテレビジ
ョンに好適な信号変換回路に関する。
り、特にフィールドメモリを有するディジタルテレビジ
ョンに好適な信号変換回路に関する。
近年、テレビジョン受像機は開発が進み、高画質な映像
が再生される様になった。また、ディジタル回路技術の
進歩により、従来のテレビジョン受像機のビデオ信号回
路がディジタル回路で置き換えられたテレビジョン受像
機も実現されている。これに伴い、現行方式のテレビジ
ョン信号をより高画質に処理する方法が各種考案されて
いる。現行の方法では、くし形フィルタの導入によっ
て、水平方向の解像度が改善されているが、垂直方向の
解像度は、なんら向上してしておらず、大画面に映像を
再生すると走査線構造は目立ってしまうという問題があ
った。これを解決する方法としてメモリを用いて走査線
数を2倍にする方法が最も効果的である。その信号補間
方式として、ラインメモリを用いて前ライン情報を補間
信号とする繰り返し補間法、隣接する2つのライン情報
の平均値を補間信号とする平均値補間法、フィールドメ
モリを用いて、1フィールド期間遅延した情報を補間信
号とするフィールド補間法、さらには、それらの方法を
組み合わせた方法などがある。これらの方法の公知例と
して、特開昭58−50863号がある。
が再生される様になった。また、ディジタル回路技術の
進歩により、従来のテレビジョン受像機のビデオ信号回
路がディジタル回路で置き換えられたテレビジョン受像
機も実現されている。これに伴い、現行方式のテレビジ
ョン信号をより高画質に処理する方法が各種考案されて
いる。現行の方法では、くし形フィルタの導入によっ
て、水平方向の解像度が改善されているが、垂直方向の
解像度は、なんら向上してしておらず、大画面に映像を
再生すると走査線構造は目立ってしまうという問題があ
った。これを解決する方法としてメモリを用いて走査線
数を2倍にする方法が最も効果的である。その信号補間
方式として、ラインメモリを用いて前ライン情報を補間
信号とする繰り返し補間法、隣接する2つのライン情報
の平均値を補間信号とする平均値補間法、フィールドメ
モリを用いて、1フィールド期間遅延した情報を補間信
号とするフィールド補間法、さらには、それらの方法を
組み合わせた方法などがある。これらの方法の公知例と
して、特開昭58−50863号がある。
第1図にフィールド補間法の基本的ブロック図を示す。
1はA/D変換器,2はフィールドメモリ,3,4はラインメモ
リ,5はスイッチ,6はラインメモリ読み出し書き込み制御
回路,7はD/A変換器である。次に第1図に示されるフィ
ールド補間法の回路動作について説明する。第2図はフ
ィールドメモリ、ラインメモリの動作を示すものであ
る。まず入力信号(例えば輝度信号)がA/D変換器1に
入力され、ディジタル信号としてフィールドメモリ2お
よびラインメモリ4に出力される。この信号を第2図
(a)に示す。第2図(b)はフィールドメモリ2の出
力を示している。フィールドメモリ2の出力はラインメ
モリ3に入力され、ラインメモリ4に記憶された信号の
1フィールド遅延した信号として記憶される。ラインメ
モリ3,4に記憶された信号は、書き込み時の2倍の速さ
で読み出されるため、1水平走査期間内に2度繰り返し
て出力される。このラインメモリ3,4の出力を第2図
(c),(d)に示す。スイッチ5によって、ラインメ
モリ3,4の出力を切り換え、第2図(e)に示す信号の
様にそれぞれのラインメモリの出力を交互に取り出し、
D/A変換器7でアナログ値に変換することで水平走査期
間が通常映像信号の2分の1である2倍速水平走査映像
信号が得られる。次にフィールド補間法のテレビジョン
受像機画面上での動作を説明する。第3図(a)はNTSC
方式における水平走査線を、第3図(b)は2倍速水平
走査におけるノンインタレース方式の水平走査線を示し
ている。第4図は第3図を時間軸上に書き直したもの
で、第4図(a)はNTSC方式を、第4図(b)は2倍速
水平走査ノンインタレース方式を示している。これはA
フィールド時にフィールドメモリ2に記憶された信号
が、Bフィールド時にラインメモリ3により書き込み時
に2倍の速さで読み出され、同時に、ラインメモリ4に
より2倍の速さで読み出されるBフィールドの信号とス
イッチ5によって交互に取り出され、第4図(b)の中
央のA+Bフィールドとして示される信号、つまり、A
フィールドの信号が補間されたBフィールド信号として
得られる。同様に、次のフィールドの信号はBフィール
ドの信号が補間されたCフィールドの信号として得られ
る。この得られた2倍速水平走査信号は、大画面に映像
を再生しても走査線は目立たない。また、フリッカも軽
減することができる。
1はA/D変換器,2はフィールドメモリ,3,4はラインメモ
リ,5はスイッチ,6はラインメモリ読み出し書き込み制御
回路,7はD/A変換器である。次に第1図に示されるフィ
ールド補間法の回路動作について説明する。第2図はフ
ィールドメモリ、ラインメモリの動作を示すものであ
る。まず入力信号(例えば輝度信号)がA/D変換器1に
入力され、ディジタル信号としてフィールドメモリ2お
よびラインメモリ4に出力される。この信号を第2図
(a)に示す。第2図(b)はフィールドメモリ2の出
力を示している。フィールドメモリ2の出力はラインメ
モリ3に入力され、ラインメモリ4に記憶された信号の
1フィールド遅延した信号として記憶される。ラインメ
モリ3,4に記憶された信号は、書き込み時の2倍の速さ
で読み出されるため、1水平走査期間内に2度繰り返し
て出力される。このラインメモリ3,4の出力を第2図
(c),(d)に示す。スイッチ5によって、ラインメ
モリ3,4の出力を切り換え、第2図(e)に示す信号の
様にそれぞれのラインメモリの出力を交互に取り出し、
D/A変換器7でアナログ値に変換することで水平走査期
間が通常映像信号の2分の1である2倍速水平走査映像
信号が得られる。次にフィールド補間法のテレビジョン
受像機画面上での動作を説明する。第3図(a)はNTSC
方式における水平走査線を、第3図(b)は2倍速水平
走査におけるノンインタレース方式の水平走査線を示し
ている。第4図は第3図を時間軸上に書き直したもの
で、第4図(a)はNTSC方式を、第4図(b)は2倍速
水平走査ノンインタレース方式を示している。これはA
フィールド時にフィールドメモリ2に記憶された信号
が、Bフィールド時にラインメモリ3により書き込み時
に2倍の速さで読み出され、同時に、ラインメモリ4に
より2倍の速さで読み出されるBフィールドの信号とス
イッチ5によって交互に取り出され、第4図(b)の中
央のA+Bフィールドとして示される信号、つまり、A
フィールドの信号が補間されたBフィールド信号として
得られる。同様に、次のフィールドの信号はBフィール
ドの信号が補間されたCフィールドの信号として得られ
る。この得られた2倍速水平走査信号は、大画面に映像
を再生しても走査線は目立たない。また、フリッカも軽
減することができる。
しかし、VTRにおいては、通常のテープ走行時(ノーマ
ル再生)とテープ停止時(特殊再生)ではトラッキング
が合わないため、1フィールドのうち1部ノイズが生じ
る。そこでこの期間をVブランキングにもって来て画面
にノイズが出ないようにしているが、この場合、同期
(特に垂直同期)再生に不都合を生じるので付加垂直同
期信号を入れている。このため、垂直ブランキング前後
は後に第10図(e)で示すような信号波形となっている
が、機種によっては、第5図に示すように、第1フィー
ルドの周期と第2フィールドの周期が等しくないこと、
また、第1フィールドと第2フィールドの走査線が全く
重なりあう、いわゆる、ノンインタレース走査となるこ
とがある。この場合フィールドメモリ2内に記憶された
前フィールドの信号と現在のフィールドにおける信号が
対応せず、フィールド補間を行なうとフリッカの増加や
画質の劣化が起こるという問題があった。
ル再生)とテープ停止時(特殊再生)ではトラッキング
が合わないため、1フィールドのうち1部ノイズが生じ
る。そこでこの期間をVブランキングにもって来て画面
にノイズが出ないようにしているが、この場合、同期
(特に垂直同期)再生に不都合を生じるので付加垂直同
期信号を入れている。このため、垂直ブランキング前後
は後に第10図(e)で示すような信号波形となっている
が、機種によっては、第5図に示すように、第1フィー
ルドの周期と第2フィールドの周期が等しくないこと、
また、第1フィールドと第2フィールドの走査線が全く
重なりあう、いわゆる、ノンインタレース走査となるこ
とがある。この場合フィールドメモリ2内に記憶された
前フィールドの信号と現在のフィールドにおける信号が
対応せず、フィールド補間を行なうとフリッカの増加や
画質の劣化が起こるという問題があった。
本発明の目的は、VTRの特殊再生時のように1フィール
ド期間の長さがフィールドごとに違ったり、ノンインタ
レース走査となる信号が入力されてもそれを検知し、信
号補間を行なっても画質が劣化しないようにすることに
ある。
ド期間の長さがフィールドごとに違ったり、ノンインタ
レース走査となる信号が入力されてもそれを検知し、信
号補間を行なっても画質が劣化しないようにすることに
ある。
本発明は、上記目的を達成するため、入力される信号が
通常の1フィールド期間一定の信号であるか、VTRの特
殊再生時のようにフィールド期間が一定ではなかった
り、ノンインタレースとなる信号であるかを垂直同期信
号、水平同期信号、および等化パルスを用いて検知する
回路を設け、フィールドメモリに記憶された信号を用い
て補間信号とする回路とフィールドメモリは用いずにラ
インメモリに記憶された信号を用いて補間信号とする回
路において、入力映像信号が所定の特性をもつものに対
しては、フィールドメモリを用いる補間方式の回路を、
入力映像信号んフィールド期間が一定でなかったり、ノ
ンインタレースのものに対しては、フィールドメモリを
用いない補間方式の回路を選択する。
通常の1フィールド期間一定の信号であるか、VTRの特
殊再生時のようにフィールド期間が一定ではなかった
り、ノンインタレースとなる信号であるかを垂直同期信
号、水平同期信号、および等化パルスを用いて検知する
回路を設け、フィールドメモリに記憶された信号を用い
て補間信号とする回路とフィールドメモリは用いずにラ
インメモリに記憶された信号を用いて補間信号とする回
路において、入力映像信号が所定の特性をもつものに対
しては、フィールドメモリを用いる補間方式の回路を、
入力映像信号んフィールド期間が一定でなかったり、ノ
ンインタレースのものに対しては、フィールドメモリを
用いない補間方式の回路を選択する。
以下、本発明の一実施例を第6図に示す。本実施例にお
いて、フィールドメモリを用いた補間回路として、補間
信号の判定にのみフィールドメモリを用いた例をあげて
説明する。1はA/D変換器、2はフィールドメモリ、5
はスイッチ、7はD/A変換器、8は1Hメモリ、9は補間
信号処理回路、10は補間信号、11,12はラインメモリ、1
3は同期分離回路、14はフィールド補間制御回路であ
る。次に動作について説明する。まず、入力信号として
フィールド期間が一定である通常の映像信号が入力され
た場合には、A/D変換器1によってディジタル化された
信号はフィールドメモリ2と1Hメモリ8に1フィールド
前の信号および1ライン前の信号として記憶され、現在
の信号とともに補間信号処理回路9によって補間信号10
が作られる。補間信号10はラインメモリ12へ、現在の信
号はラインメモリ11へ入力され記憶される。それぞれの
信号は入力時の2倍の速さで読み出されスイッチ5によ
って交互に出力される様に切り換えられ、D/A変換器7
によってアナログ値へ変換されて、2倍速水平走査映像
信号として出力される。
いて、フィールドメモリを用いた補間回路として、補間
信号の判定にのみフィールドメモリを用いた例をあげて
説明する。1はA/D変換器、2はフィールドメモリ、5
はスイッチ、7はD/A変換器、8は1Hメモリ、9は補間
信号処理回路、10は補間信号、11,12はラインメモリ、1
3は同期分離回路、14はフィールド補間制御回路であ
る。次に動作について説明する。まず、入力信号として
フィールド期間が一定である通常の映像信号が入力され
た場合には、A/D変換器1によってディジタル化された
信号はフィールドメモリ2と1Hメモリ8に1フィールド
前の信号および1ライン前の信号として記憶され、現在
の信号とともに補間信号処理回路9によって補間信号10
が作られる。補間信号10はラインメモリ12へ、現在の信
号はラインメモリ11へ入力され記憶される。それぞれの
信号は入力時の2倍の速さで読み出されスイッチ5によ
って交互に出力される様に切り換えられ、D/A変換器7
によってアナログ値へ変換されて、2倍速水平走査映像
信号として出力される。
次に、入力信号としてフィールド期間が一定でない映像
信号つまり、VTRの特殊再生画像が入力された場合の信
号処理について説明する。入力された信号は同期分離回
路13によって同期分離され、同期信号はフィールド補間
制御回路14に入力される。フィールド補間制御回路14は
VTRの特殊再生モードを検知し、その検知した信号を補
間信号処理回路9へ出力する。検知信号を受けた補間信
号処理回路9は、その時の補間方法をフィールドメモリ
2の情報を用いない方法で補間信号を作る。以下、同様
にラインメモリにて2倍速水平走査信号を得る。
信号つまり、VTRの特殊再生画像が入力された場合の信
号処理について説明する。入力された信号は同期分離回
路13によって同期分離され、同期信号はフィールド補間
制御回路14に入力される。フィールド補間制御回路14は
VTRの特殊再生モードを検知し、その検知した信号を補
間信号処理回路9へ出力する。検知信号を受けた補間信
号処理回路9は、その時の補間方法をフィールドメモリ
2の情報を用いない方法で補間信号を作る。以下、同様
にラインメモリにて2倍速水平走査信号を得る。
補間信号処理回路9についての説明を第7図を用いて行
う。第7図は補間信号処理回路9の構成を示す図で、1
5,16は信号比較器、17は演算回路、18は信号演算回路、
19はフィールドメモリ出力信号、20は1Hメモリ出力信
号、21は現在の信号、22はフィールド補間制御信号であ
る。まず、信号比較器15に1Hメモリ出力信号20と現在の
信号21が入力されるとその差が演算回路17に出力され
る。同様に1Hメモリ出力信号20とフィールドメモリ出力
信号22が信号比較器16に入力され、その差が演算回路17
に入力される。演算回路17は入力された値からその時の
最適な補間信号を得るような補間方式を演算し、信号演
算回路18へその信号を出力する。信号演算回路18は、現
在の信号21、1ライン前の信号および1フィールド前の
信号から最適な補間信号10を計算し出力する。また、演
算回路17はフィールド補間制御信号19によってフィール
ドメモリを用いない補間方式をとる信号を出力する。こ
こで、補間信号を決定する方法について第8図を用いて
説明する。本実施例では、フィールドメモリの信号を直
接補間信号とはせず、前ライン信号と現在の信号とから
補間信号を作るための判定信号として用いている。第8
図(a)において左側の○は前フィールドの信号を表わ
し、上側に前ラインの信号、下側に現在の信号および中
央に補間信号を表わす。ここで、○を輝度の高い信号、
◎を輝度の低い信号をその中間の輝度の信号とする
と、第8図(b)(c)(d)の様に輝度の変化のある
ところでの補間信号は、次の様になる。まず、(b)の
図で表わされる信号の時は、前フィールドの信号と前ラ
イン信号との相関が大きいため、前ラインの信号を補間
信号に、(c)の図の様に前フィールドの信号と前ライ
ンの信号、前ラインの信号と現在の信号とがどちらも相
間が大きくない場合には現在の信号を補間信号にする。
(d)の図の様に、前ラインと現在の信号との間では相
関が小さく、前ラインと前フィールドの信号で相間がさ
ほど小さくもないといった時には、前ライン信号と現在
の信号の平均を補間信号とする。また、フィールド補間
制御信号19が入力された時にはフィールドメモリの信号
を使わない補間方式として常に前ライン信号を補間信号
とする。以上の様にして補間信号を決定している。
う。第7図は補間信号処理回路9の構成を示す図で、1
5,16は信号比較器、17は演算回路、18は信号演算回路、
19はフィールドメモリ出力信号、20は1Hメモリ出力信
号、21は現在の信号、22はフィールド補間制御信号であ
る。まず、信号比較器15に1Hメモリ出力信号20と現在の
信号21が入力されるとその差が演算回路17に出力され
る。同様に1Hメモリ出力信号20とフィールドメモリ出力
信号22が信号比較器16に入力され、その差が演算回路17
に入力される。演算回路17は入力された値からその時の
最適な補間信号を得るような補間方式を演算し、信号演
算回路18へその信号を出力する。信号演算回路18は、現
在の信号21、1ライン前の信号および1フィールド前の
信号から最適な補間信号10を計算し出力する。また、演
算回路17はフィールド補間制御信号19によってフィール
ドメモリを用いない補間方式をとる信号を出力する。こ
こで、補間信号を決定する方法について第8図を用いて
説明する。本実施例では、フィールドメモリの信号を直
接補間信号とはせず、前ライン信号と現在の信号とから
補間信号を作るための判定信号として用いている。第8
図(a)において左側の○は前フィールドの信号を表わ
し、上側に前ラインの信号、下側に現在の信号および中
央に補間信号を表わす。ここで、○を輝度の高い信号、
◎を輝度の低い信号をその中間の輝度の信号とする
と、第8図(b)(c)(d)の様に輝度の変化のある
ところでの補間信号は、次の様になる。まず、(b)の
図で表わされる信号の時は、前フィールドの信号と前ラ
イン信号との相関が大きいため、前ラインの信号を補間
信号に、(c)の図の様に前フィールドの信号と前ライ
ンの信号、前ラインの信号と現在の信号とがどちらも相
間が大きくない場合には現在の信号を補間信号にする。
(d)の図の様に、前ラインと現在の信号との間では相
関が小さく、前ラインと前フィールドの信号で相間がさ
ほど小さくもないといった時には、前ライン信号と現在
の信号の平均を補間信号とする。また、フィールド補間
制御信号19が入力された時にはフィールドメモリの信号
を使わない補間方式として常に前ライン信号を補間信号
とする。以上の様にして補間信号を決定している。
次に、フィールド補間制御回路14について説明する。第
9図はフィールド補間制御回路14の構成を示す図で、23
はゲートパルス発生回路、24はゲート回路、25はカウン
タ、26はコンパレータ、27は垂直同期信号、28は同期信
号である。第10図は入力映像信号、垂直同期信号および
回路動作を示す図である。フィールド補間制御回路は、
VTRの静止画のように1フィールド期間が一定でない信
号が入力された時に、フィールドメモリを用いない補間
方式、つまり、前ライン信号を補間信号とするよう信号
を出す回路でVTRの静止画か否かの判定は付加垂直同期
を検出する方法を用いている。動作について説明する。
9図はフィールド補間制御回路14の構成を示す図で、23
はゲートパルス発生回路、24はゲート回路、25はカウン
タ、26はコンパレータ、27は垂直同期信号、28は同期信
号である。第10図は入力映像信号、垂直同期信号および
回路動作を示す図である。フィールド補間制御回路は、
VTRの静止画のように1フィールド期間が一定でない信
号が入力された時に、フィールドメモリを用いない補間
方式、つまり、前ライン信号を補間信号とするよう信号
を出す回路でVTRの静止画か否かの判定は付加垂直同期
を検出する方法を用いている。動作について説明する。
入力された信号が通常映像信号およびVTR静止画再生信
号(第10図(a)および(e)の時、同期分離回路によ
り分離された垂直同期信号27((b)および(f))は
ゲートパルス発生回路23に入力され、それぞれ第10図
(c)および同図(g)に示されるτだけ遅延したゲー
トパルス信号を発生させる。ゲート回路24はゲートパル
ス信号により、コンポジット同期信号28の一部(第10図
(d)および(h))をカウンタ25へ出力する。この信
号は、通常映像入力時には、等化パルスが含まれており
(第10図(d))、VTR静止画再生時には、何も含まれ
ていない(同図(h))。カウンタ25の出力は、コンパ
レータ26に入力され一定値以上の計数値があれば、VTR
の静止画であると検知し、フィールド補間制御信号19を
出力する。
号(第10図(a)および(e)の時、同期分離回路によ
り分離された垂直同期信号27((b)および(f))は
ゲートパルス発生回路23に入力され、それぞれ第10図
(c)および同図(g)に示されるτだけ遅延したゲー
トパルス信号を発生させる。ゲート回路24はゲートパル
ス信号により、コンポジット同期信号28の一部(第10図
(d)および(h))をカウンタ25へ出力する。この信
号は、通常映像入力時には、等化パルスが含まれており
(第10図(d))、VTR静止画再生時には、何も含まれ
ていない(同図(h))。カウンタ25の出力は、コンパ
レータ26に入力され一定値以上の計数値があれば、VTR
の静止画であると検知し、フィールド補間制御信号19を
出力する。
本実施例によれば、VTRの特殊再生モードの場合には、
フィールド補間制御信号が出力されて、フィールドメモ
リを用いない補間を行うため、補間信号が誤動作したり
せず、良好な画質が得られる。
フィールド補間制御信号が出力されて、フィールドメモ
リを用いない補間を行うため、補間信号が誤動作したり
せず、良好な画質が得られる。
本発明によれば、フィールドメモリを用いた2倍速水平
走査信号変換において、通常のフィールに期間の一定な
信号入力時はフィールドメモリを使い、VTR特殊再生の
ような入力信号時には、フィールドメモリを使わないよ
うにするので、前フィールドの情報と現在のフィールド
が対応できない信号が入力されても、補間信号の誤動作
によって画質を劣化させることなく、2倍速水平走査映
像信号を得ることができるという効果がある。
走査信号変換において、通常のフィールに期間の一定な
信号入力時はフィールドメモリを使い、VTR特殊再生の
ような入力信号時には、フィールドメモリを使わないよ
うにするので、前フィールドの情報と現在のフィールド
が対応できない信号が入力されても、補間信号の誤動作
によって画質を劣化させることなく、2倍速水平走査映
像信号を得ることができるという効果がある。
第1図はフィールド補間法の基本的ブロック図、第2図
はメモリの動作を示す構成図、第3図は画面上での走査
線を示す構成図、第4図はフィールド補間法における信
号を示す構成図、第5図はフィールド期間に差のある信
号を示す波形図、第6図は本発明の実施例を示すブロッ
ク図、第7図は補間信号処理回路の構成図、第8図はそ
の動作を示す構成図、第9図はフィールド補間制御回路
の構成図、第10図はその動作を示す波形図である。 1…A/D変換器、2…フィールドメモリ 3,4…ラインメモリ、7…D/A変換器 9…補間信号処理回路、10…補間信号 14…フィールド補間制御回路 15,16…信号比較器、17…演算回路 18…信号演算回路 23…ゲートパルス発生回路 24…ゲート回路 25…カウンタ 26…コンパレータ。
はメモリの動作を示す構成図、第3図は画面上での走査
線を示す構成図、第4図はフィールド補間法における信
号を示す構成図、第5図はフィールド期間に差のある信
号を示す波形図、第6図は本発明の実施例を示すブロッ
ク図、第7図は補間信号処理回路の構成図、第8図はそ
の動作を示す構成図、第9図はフィールド補間制御回路
の構成図、第10図はその動作を示す波形図である。 1…A/D変換器、2…フィールドメモリ 3,4…ラインメモリ、7…D/A変換器 9…補間信号処理回路、10…補間信号 14…フィールド補間制御回路 15,16…信号比較器、17…演算回路 18…信号演算回路 23…ゲートパルス発生回路 24…ゲート回路 25…カウンタ 26…コンパレータ。
Claims (2)
- 【請求項1】ラインメモリとフィールドメモリとを備え
インタレース走査方式のテレビジョン信号を2倍速ノン
インタレース走査方式に変換することにより、高画質化
を図ったテレビジョン受信機において、VTRが特殊再生
モードにあることを検知する手段を備え、特殊再生モー
ドであると検知された時には、フィールドメモリを使用
しないことを特徴とするテレビジョン信号変換回路。 - 【請求項2】特許請求の範囲第1項に記載のテレビジョ
ン信号変換回路において、VTR特殊再生モード検知手段
は垂直同期期間における水平同期信号を検出する回路を
設けたことを特徴とする特許請求の範囲第1項記載のテ
レビジョン信号変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002068A JPH0685578B2 (ja) | 1986-01-10 | 1986-01-10 | テレビジヨン信号変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002068A JPH0685578B2 (ja) | 1986-01-10 | 1986-01-10 | テレビジヨン信号変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62160889A JPS62160889A (ja) | 1987-07-16 |
| JPH0685578B2 true JPH0685578B2 (ja) | 1994-10-26 |
Family
ID=11519025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61002068A Expired - Fee Related JPH0685578B2 (ja) | 1986-01-10 | 1986-01-10 | テレビジヨン信号変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685578B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196581A (ja) * | 1989-01-26 | 1990-08-03 | Sharp Corp | 信号処理装置 |
-
1986
- 1986-01-10 JP JP61002068A patent/JPH0685578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62160889A (ja) | 1987-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0783466B2 (ja) | 順次走査表示装置 | |
| JP2578859B2 (ja) | テレビジョン信号方式変換装置 | |
| US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
| JPS6130887A (ja) | デジタルテレビジヨン受像機の信号変換回路 | |
| JPS6231288A (ja) | 逐次走査表示装置 | |
| AU618411B2 (en) | Flicker reduction apparatus | |
| JPH09501806A (ja) | テレビジョン装置に対するフリッカを低減する方法および回路装置 | |
| US5227866A (en) | Television receiver for extended definition video signal detects number of scan lines and controls signal processors | |
| JPH0462234B2 (ja) | ||
| JPH0685587B2 (ja) | 再生装置 | |
| JP3163582B2 (ja) | 映像記録装置 | |
| JPS62160889A (ja) | テレビジヨン信号変換回路 | |
| JP2534731B2 (ja) | テレビジョン受像機 | |
| JP3230537B2 (ja) | 映像記録装置 | |
| JP3225809B2 (ja) | 可変速再生装置 | |
| JPS6065696A (ja) | 動き検出器 | |
| JPH0740733B2 (ja) | 信号変換装置 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JP2992385B2 (ja) | 動き検出回路および映像記録再生装置 | |
| JP2783609B2 (ja) | 画像信号処理装置 | |
| JP2587142B2 (ja) | 映像信号記録再生装置 | |
| JP2558087B2 (ja) | 動き部分検出方法 | |
| JP3060892B2 (ja) | 画像記憶装置 | |
| JP2601870B2 (ja) | カラー映像信号の処理方法及び装置 | |
| JP2504480B2 (ja) | 動き適応ノンインタ―レ―ス変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |