JPH0685778A - 平滑化回路におけるジッタ抑圧方式 - Google Patents

Abstract

(57)【要約】 【目的】平滑化回路において低周波ジッタを抑圧する方
式に関し、ポインタアクション発生頻度にかかわらず低
周波ジッタを抑圧可能にすることを目的とする。 【構成】スタッフ制御検出部１で、非同期データ信号か
らポインタアクションを検出し、書き込みクロック発生
部２で、非同期データ信号のクロックからバイトスタッ
フィングクロックを生成して、これによって、バッファ
メモリ３に非同期データ信号中の有効データを書き込
み、ＰＬＬ回路５で、このクロックを平滑化する。歯抜
け累積分配部４で、バイトスタッフ値を累積した値を非
線形にビット単位に分配してビットスタッフィングクロ
ックを生成し、ＰＬＬ回路１１でこのクロックを平滑化
する。切替部１７で歯抜け累積分配部４における累積値
の大小に応じて両ＰＬＬ回路の出力クロックを選択し、
切替部１７の出力を読みだしクロックとしてバッファメ
モリ３のデータを読みだすことで構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スタッフィングされた
信号を平滑化する回路に関し、特にＳＤＨ，ＳＯＮＥＴ
等の新同期伝送網において、１バイト単位でポインタア
クションを行う際に、低周波ジッタを効果的に抑圧する
ことができる、平滑化回路におけるジッタ抑圧方式に関
するものである。

【０００２】例えばＳＯＮＥＴの場合、ＳＴＳ−１フレ
ーム中に、データの開始位置を示すアドレスをポインタ
として有しているが、バイト多重するとデータの開始位
置が変化するので、これに伴ってポインタも更新する必
要がある。

【０００３】また信号の多重・分離を行う場合には、各
信号の周波数の違いを合わせるために、スタッフバイト
を挿入するが、スタッフバイトの挿入によって、データ
の開始位置が変化するので、生じたデータのずれを、ポ
インタアクションによってカバーする。

【０００４】このようなポインタアクション時の、平滑
化回路におけるジッタ抑圧方式は、低周波ジッタを効果
的に抑圧することができるものであることが要望され
る。

【０００５】

【従来の技術】スタッフィング技術は、同期網を確立す
る手法として用いられるものであるが、ＣＣＩＴＴ勧告
に基づくＳＤＨや、北米において規格化されているＳＯ
ＮＥＴのような、新同期インタフェースが標準化される
のに伴って、従来のビット多重方式からバイト多重方式
へ移行する趨勢となっている。

【０００６】バイト多重方式におけるジッタ抑圧技術の
問題点は、スタッフィング回数が、ビット多重方式と比
べてはるかに少ないため、スタッフィング周波数が低
く、従来使用されているクロック再生回路のローバスフ
ィルタのカットオフ周波数以下となるため、低周波ジッ
タが発生することを避けられない点にある。

【０００７】この際、単純にローバスフィルタのカット
オフ周波数を低く設定して、低周波ジッタを抑圧しよう
とすると、スタッフィング回路においてクロックを生成
するための、位相同期ループ（ＰＬＬ）の同期引込み範
囲が狭くなるため、このような方法は用いることができ
ない。

【０００８】これに対して、従来、次のような各種の方
式が用いられている。図３は、従来の平滑化回路におけ
るジッタ抑圧方式の一例を示したものであって、スタッ
フィング周波数を抑圧するローパスフィルタの帯域を、
ポインタアクションの発生頻度に応じて制御する方式を
示している。

【０００９】図３において、２１は分離部であって、非
同期信号からデータとクロックとを分離して出力すると
ともに、ポインタアクションの発生を検出する。２２は
バッファメモリであって、分離されたクロックによって
データが書き込まれる。２３は位相比較器であって、書
き込みクロックと読みだしクロックとの位相を比較す
る。２４はローパスフィルタであって、位相比較器２３
の出力を積分して、帯域制限した出力を発生する。

【００１０】２５は電圧制御発振器であって、ローパス
フィルタ２４の出力の大きさに応じて変化する周波数の
信号を発生する。２６は分周器であって、電圧制御発振
器２５の出力周波数を分周して読みだしクロックを発生
し、これによって、バッファメモリ２２から平滑化され
たデータが読みだされる。２７は制御部であって、分離
部２１におけるポインタアクション検出信号の発生頻度
に応じて、ローパスフィルタ２４の帯域を変化させる。

【００１１】図３に示された方式では、所定時間内にポ
インタアクションが検出されるごとに、ローパスフィル
タの帯域を狭くし、所定時間内にポインタアクションが
検出されなかったときは、ローパスフィルタの帯域を順
次または一挙にもとに戻す制御を行うことによって、低
周波ジッタの発生を抑圧することができる。

【００１２】具体的には、図３の回路を構成するディジ
タル位相同期ループ（Ｄ−ＰＬＬ）回路内の、メモリの
書き込みクロックと読み出しクロックとの位相差情報を
求める位相比較器の出力をカウントするアップダウンカ
ウンタの設定値を、段階的に、または連続的に切替制御
することによって実現される。

【００１３】図４は、従来の平滑化回路におけるジッタ
抑圧方式の他の例を示したものであって、ビットリーク
法と言われるものであり、バイト単位の歯抜けクロック
を一旦累積し、その累積値を非線形に分配して、一定時
間内の移動平均法で平滑したビットスタッフ信号を生成
し、これを従来のＰＬＬ回路に適用することによって、
低周波ジッタの発生を抑制しようとするものである。

【００１４】図４において、３１は書き込みクロック発
生部であって、受信データ中のクロックと、ＳＴＳ−１
フレーム中のオーバヘッド信号とから、同期伝送網デー
タに対する書き込みクロックを発生する。３２はバッフ
ァメモリであって、この書き込みクロックに応じて、同
期伝送網データを書き込む。３３は累積部であって、バ
イト単位のスタッフィング信号であるバイトスタッフ信
号を累積する。

【００１５】３４は分配部であって、累積部３３におけ
る累積値を例えば中央部で密に、端部で疎になるように
非線形に分配することによって、平滑化したビットスタ
ッフ信号を生成する。３５はビットスタッフ部であっ
て、受信データ中のクロックと、オーバヘッド信号と、
分配部３４からのビットスタッフ信号とからバッファメ
モリ３２に対する読み出しクロックを生成する。

【００１６】３６は平滑化部であって、ＰＬＬ回路から
なり、ビットスタッフ部３５からの読み出しクロックに
応じて、バッファメモリ３２から読みだされたデータを
一旦内部のメモリに蓄積し、ＰＬＬ回路でビットスタッ
フ部３５からのクロックを平滑化したクロックによっ
て、内部メモリのデータを読みだすことによって、低周
波ジッタの発生を抑圧した、平滑化された非同期伝送網
データを出力する。

【００１７】この際連続したポインタアクションによっ
て読み出しクロックの追従が遅れ、データがバッファメ
モリのアラーム領域に存在する状態になったときは、ビ
ットスタッフ部３５が自走して読み出しクロックを生成
することによって追従するようにする。

【００１８】

【発明が解決しようとする課題】図３に示された従来方
式では、ポインタアクションの発生頻度に応じて、ロー
パスフィルタのカットオフ周波数を制御しているので、
ポインタアクションの発生頻度が低い場合でも、低周波
ジッタの発生を抑制することができる。

【００１９】しかしながら、ローパスフィルタのカット
オフ周波数の制御には限度があって、ポインタアクショ
ンの発生頻度が極端に低い場合には、ローパスフィルタ
のカットオフ周波数の制御がこれに追従することができ
ず、低周波ジッタが発生することを避けられないという
問題がある。

【００２０】また図４に示された従来方式では、ポイン
タアクション時のバイト単位の歯抜けクロックを一旦累
積し、その累積値を非線形に分配して平滑したビットス
タッフ信号を生成し、これをＰＬＬ回路に適用すること
によって、低周波ジッタの発生を抑圧している。

【００２１】従って、ポインタアクションの発生頻度が
低い場合には有効であるが、ポインタアクションの発生
頻度が高くなると、ビットスタッフ信号の作成に時間が
かかるため、バッファメモリからのデータの読みだしが
間に合わなくなり、メモリのオーバフローを生じるとい
う問題がある。

【００２２】本発明は、このような従来技術の課題を解
決しようとするものであって、ポインタアクションの発
生頻度が低い場合でも、低周波ジッタの発生を抑制する
ことができるとともに、ポインタアクションの発生頻度
が高い場合でも、メモリのオーバフローを生じることが
なく、かつメモリが１段だけで済むようにした平滑化回
路におけるジッタ抑圧方式を提供することを目的として
いる。

【００２３】

【課題を解決するための手段】図１は、本発明の原理的
構成を示したものである。本発明は、バイトスタッフィ
ングされた非同期データ信号からスタッフ制御が行われ
たことを検出してポインタアクション検出信号を発生す
るスタッフ制御検出部１と、ポインタアクション検出信
号の発生に応じて非同期データ信号に同期したクロック
からバイトスタッフィングクロックを生成する書き込み
クロック発生部２と、バイトスタッフィングクロックに
よって非同期データ信号中の有効データを書き込むバッ
ファメモリ３と、バイトスタッフィングクロックを平滑
化したクロックを生成する第１のＰＬＬ回路５と、ポイ
ンタアクション検出信号に応じてバイトスタッフ値を累
積して該累積値を非線形にビット単位に分配してビット
スタッフィングクロックを生成する歯抜け累積分配部４
と、ビットスタッフィングクロックを平滑化したクロッ
クを発生する第２のＰＬＬ回路１１と、歯抜け累積分配
部４における累積値の大小に応じて第１のＰＬＬ回路５
の出力クロックと第２のＰＬＬ回路１１の出力クロック
とを選択する切替部１７とを備え、切替部１７の出力を
読みだしクロックとしてバッファメモリ３のデータを読
みだすものである。

【００２４】

【作用】バイトスタッフィングされた非同期データ信号
から、スタッフ制御が行われたことを検出してポインタ
アクション検出信号を発生する。そして、ポインタアク
ション検出信号の発生に応じて、非同期データ信号に同
期したクロックからバイトスタッフィングクロックを生
成し、このバイトスタッフィングクロックを書き込みク
ロックとして、非同期データ信号中の有効データをバッ
ファメモリ３に書き込む。

【００２５】一方、歯抜け累積分配部４で、ポインタア
クション検出信号に応じてバイトスタッフ値を累積し
て、累積値を非線形にビット単位に分配することによっ
て、ビットスタッフィングクロックを生成する。

【００２６】第１のＰＬＬ回路５によって、バイトスタ
ッフィングクロックを平滑化したクロックを生成し、第
２のＰＬＬ回路１１によって、ビットスタッフィングク
ロックを平滑化したクロックを生成する。

【００２７】そして、歯抜け累積分配部４における累積
値の大小に応じて第１のＰＬＬ回路５の出力クロック
と、第２のＰＬＬ回路１１の出力クロックとを選択して
出力し、この出力を読みだしクロックとしてバッファメ
モリ３のデータを読みだす。

【００２８】従って本発明によれば、ポインタアクショ
ンの発生頻度の大小にかかわらず、低周波ジッタを抑圧
した、平滑化されたデータを出力として得ることができ
る。

【００２９】

【実施例】図２は、本発明の一実施例を示したものであ
って、１はスタッフ制御検出部であって、同期フレーム
から分離された非同期データ信号からポインタアクショ
ンを検出する。２は書き込みクロック発生部であって、
非同期データ信号に同期したクロックからポインタアク
ションに対応してバイト単位の歯抜けクロックを作成す
る。３はバッファメモリであって、非同期データ信号中
の有効データを書き込む。４は歯抜け累積分配部であっ
て、ポインタアクションの検出に基づいてビット単位に
分配した歯抜けクロックを作成する。

【００３０】５は第１のＰＬＬ回路であって、書き込み
側のクロックをＮ分周する分周器（１／Ｎ）６，読みだ
し側のクロックをＮ分周する分周器（１／Ｎ）７，分周
器６，７の出力位相を比較する位相比較器８，位相比較
器８の出力を帯域制限するローパスフィルタ９，ローパ
スフィルタ９の出力によって発振周波数を制御される電
圧制御発振器（ＶＣＯ）１０からなっている。

【００３１】１１は第２のＰＬＬ回路であって、書き込
み側のクロックをＮ分周する分周器（１／Ｎ）１２，読
みだし側のクロックをＭ×Ｎ分周する分周器（１／（Ｍ
×Ｎ））１３，分周器１２，１３の出力位相を比較する
位相比較器１４，位相比較器１４の出力を帯域制限する
ローパスフィルタ１５，ローパスフィルタ１５の出力に
よって発振周波数を制御される電圧制御発振器（ＶＣ
Ｏ）１６からなっている。

【００３２】１７は切替部であって、歯抜け累積分配部
４からの切替制御信号に応じて、ＶＣＯ１０，ＶＣＯ１
６の出力を切り替えて出力する。１８は分周部（１／
Ｍ）であって、切替部１７の出力をＭ分周して、バッフ
ァメモリ３に対する読みだしクロックを発生する。

【００３３】スタッフ制御検出部１は、非同期データ信
号からスタッフ制御が行われたことを検出して、ポイン
タアクション検出信号を発生する。書き込みクロック発
生部２は、ポインタアクション検出信号が発生したと
き、非同期データ信号に同期したクロックから、無効デ
ータ部のクロックを無効にして、バイト単位に歯抜けと
なったバイトスタッフィングクロックを作成し、このク
ロックによって非同期データ信号をバッファメモリ３に
読み込む。

【００３４】ＰＬＬ回路５において、分周器６で書き込
みクロック発生部２からのバイトスタッフィングクロッ
クをＮ分周したクロックと、分周器７でバッファメモリ
３の読みだしクロックをＮ分周したクロックとを、位相
比較器８に加えて位相比較を行う。位相比較器８の出力
をローパスフィルタ９を経て帯域制限して、制御電圧と
してＶＣＯ１０に加えることによって、ＶＣＯ１０はこ
の制御電圧に応じた周波数の平滑化されたクロックを出
力する。

【００３５】一方、歯抜け累積分配部４は、所定時間内
ごとのポインタアクション検出回数を累積し、累積値を
非線形にビット単位で分配することによって、ビットス
タッフィングクロックを発生する。

【００３６】ＰＬＬ回路１１において、分周器１２で歯
抜け累積分配部４からのビットスタッフィングクロック
をＮ分周したクロックと、分周器１３でＶＣＯ１６の発
生したクロックをＭ×Ｎ分周したクロックとを、位相比
較器１４に加えて位相比較を行う。位相比較器１４の出
力をローパスフィルタ１５を経て帯域制限して、制御電
圧としてＶＣＯ１６に加えることによって、ＶＣＯ１６
はこの制御電圧に応じた周波数の平滑化されたクロック
を出力する。

【００３７】歯抜け累積分配部４は、ポインタアクショ
ン検出回数の累積値に応じて、切替制御信号を切替部１
５に対して出力する。これによって切替部１７は、ポイ
ンタアクション検出回数の累積値が大きいときはＶＣＯ
１０の出力を選択し、この値が小さいときはＶＣＯ１６
の出力を選択するように切り替えを行う。分周器１８
は、切替部１７の出力をＭ分周して、読みだしクロック
としてバッファメモリ３に供給し、これによって、バッ
ファメモリ３から平滑化されたデータが読みだされる。

【００３８】両ＰＬＬ回路５，１１における、ＶＣＯ１
０，１６の発振周波数は、バッファメモリ３における読
みだしクロック周波数のＭ倍であり、両ＶＣＯ１０，１
６の発振周波数の違いは、読みだしクロックの僅かなデ
ューティの差となる。

【００３９】図２に示された回路においては、このよう
に構成することによって、ポインタアクションの発生頻
度が低いときは、図４に示された従来のビットリーク法
のジッタ抑圧方式によって低周波ジッタを抑圧し、ポイ
ンタアクションの発生頻度が高いときは、従来のＰＬＬ
を用いたジッタ抑圧方式によって低周波ジッタを抑圧す
るので、ポインタアクションの発生頻度の大小にかかわ
らず、低周波ジッタを抑圧することができる。

【００４０】

【発明の効果】以上説明したように本発明によれば、Ｐ
ＬＬを用いたジッタ抑圧方式とビットリーク法によるジ
ッタ抑圧方式とを切り替えて使用するので、ポインタア
クションの発生頻度の大小にかかわらず、低周波ジッタ
を抑圧することができる。

【００４１】すなわち、本発明によれば、ＰＬＬを用い
たジッタ抑圧方式の場合の、ポインタアクションの発生
頻度が低いときの、低周波ジッタの発生を防止すること
ができ、またビットリーク法によるジッタ抑圧方式の場
合の、ポインタアクションの発生頻度が高いときの、メ
モリのオーバフローを防止することができる。

【図面の簡単な説明】

【図１】本発明の原理的構成を示す図である。

【図２】本発明の一実施例を示す図である。

【図３】従来の平滑化回路におけるジッタ抑圧方式の一
例を示す図である。

【図４】従来の平滑化回路におけるジッタ抑圧方式の他
の例を示す図である。

【符号の説明】

１ スタッフ制御検出部 ２ 書き込みクロック発生部 ３ バッファメモリ ４ 歯抜け累積分配部 ５ ＰＬＬ回路 １１ ＰＬＬ回路 １７ 切替部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 バイトスタッフィングされた非同期デー
   タ信号からスタッフ制御が行われたことを検出してポイ
   ンタアクション検出信号を発生するスタッフ制御検出部
   （１）と、 該ポインタアクション検出信号の発生に応じて、前記非
   同期データ信号に同期したクロックからバイトスタッフ
   ィングクロックを生成する書き込みクロック発生部
   （２）と、 該バイトスタッフィングクロックによって前記非同期デ
   ータ信号中の有効データを書き込むバッファメモリ
   （３）と、 該バイトスタッフィングクロックを平滑化したクロック
   を生成する第１のＰＬＬ回路（５）と、 前記ポインタアクション検出信号に応じてバイトスタッ
   フ値を累積して該累積値を非線形にビット単位に分配し
   てビットスタッフィングクロックを生成する歯抜け累積
   分配部（４）と、 該ビットスタッフィングクロックを平滑化したクロック
   を発生する第２のＰＬＬ回路（１１）と、 前記歯抜け累積分配部（４）における累積値の大小に応
   じて前記第１のＰＬＬ回路（５）の出力クロックと第２
   のＰＬＬ回路（１１）の出力クロックとを選択する切替
   部（１７）とを備え、 該切替部（１７）の出力を読みだしクロックとして前記
   バッファメモリ（３）のデータを読みだすことを特徴と
   する平滑化回路におけるジッタ抑圧方式。