JPH0686024A

JPH0686024A - 光電変換装置

Info

Publication number: JPH0686024A
Application number: JP4262847A
Authority: JP
Inventors: Hiroyuki Takahashi; 啓行高橋; Toru Kanno; 透管野
Original assignee: Ricoh Research Institute of General Electronics Co Ltd; Ricoh Co Ltd
Current assignee: Ricoh Research Institute of General Electronics Co Ltd; Ricoh Co Ltd
Priority date: 1992-09-04
Filing date: 1992-09-04
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】回路規模の大型化，処理の複雑化を回避し、
オフセット電圧のばらつきを低減可能である。【構成】各光電変換回路３−１〜３−ｎは、入射光量
に応じた光電流を発生する光電変換素子を有し、該光電
変換素子からの光電流に基づく信号出力を出力する。ま
た、各光電変換回路３−１〜３−ｎの近傍には、それぞ
れ補正用光電変換回路４−１〜４−ｎが光電変換回路と
対応させて配置されている。各補正用光電変換回路は、
対応した光電変換回路と同じ構成のものとなっている
が、光電変換素子には遮光が施され、オフセット電圧を
信号出力として出力する。従って、補正用光電変換回路
からの信号出力によって光電変換回路からの信号出力を
補正することで、オフセット電圧のばらつきを低減でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル（カラー）複
写機の画像入力装置，デスクトップパブリッシング（Ｄ
ＴＰ）等のイメージデータ入力装置，ファクシミリ等の
原稿読み取り装置，ＶＤＴ等の撮像装置などに利用され
る光電変換装置に関する。

【０００２】

【従来の技術】図８は従来の光電変換装置の構成図であ
る。この光電変換装置は、各画素（各ビット）に対応さ
せてアレイ状またはマトリックス状に配置された複数の
光電変換回路５１−１乃至５１−ｎと、各光電変換回路
５１−１乃至５１−ｎからの光電変換結果を時系列で共
通信号線ＣＭに出力信号として出力させるためのタイミ
ング発生回路５２と、共通信号線ＣＭの電位を初期化す
るためのスイッチＳ１９と、共通信号線ＣＭに出力され
た出力信号をインピ−ダンス変換して最終的な信号出力
ＯＵＴとするバッファＢ８とを有している。なお、各光
電変換回路５１−１乃至５１−ｎは、互いに同じ構成の
ものとなっており、光電変換素子，増幅素子，リセット
用素子，読出用素子などの素子から構成されている。

【０００３】図９（ａ），（ｂ）は上記構成の光電変換
装置の動作を説明するためのタイムチャ−トである。な
お、図９（ｂ）は図９（ａ）の符号ＰＴ１で示す部分を
時間軸方向に拡大したものである。図８および図９
（ａ），（ｂ）を参照して、この光電変換装置の動作を
説明する。先づ、スタ−トパルスＳＴがタイミング発生
回路５２に入力すると、タイミング発生回路５２から
は、クロックＣＬＫに同期した制御信号ＣＴＬ１乃至Ｃ
ＴＬｎが各光電変換回路５１−１乃至５１−ｎに順次に
加わる。これにより、各光電変換回路５１−１乃至５１
−ｎは、順次に光電変換を行ない各光電変換結果が時系
列で共通信号線ＣＭに出力され、バッファＢ８から信号
出力ＯＵＴとして最終的に出力される。その後、タイミ
ング発生回路５２からの制御信号ＣＴＬＲによりスイッ
チＳ１９をオンにして共通信号線ＣＭの電位を初期化
し、再びスタ−トパルスＳＴを入力させて、同様の動作
を繰り返し行なわせ、例えばラインごとの走査を行なう
ことができる。

【０００４】

【発明が解決しようとする課題】ところで、このような
光電変換装置において、個々の光電変換回路５１−１乃
至５１−ｎは、製造上の素子特性の違いや温度勾配に起
因して、オフセット電圧にばらつきがある。なお、図９
（ａ），図９（ｂ）の信号出力ＯＵＴにおいて、オフセ
ット電圧分は破線で示されている。このオフセット電圧
のばらつきを補正するのに、従来では、全ビット，すな
わち全ての光電変換回路５１−１乃至５１−ｎのオフセ
ット電圧を出力させ、これらを補正デ−タとしてメモリ
に書き込み、しかる後、各光電変換回路５１−１乃至５
１−ｎにおいて読取りを行なわせ、各光電変換回路５１
−１乃至５１−ｎの読取デ−タからそれに対応した補正
デ−タを差し引くようにしていた。しかしながら、この
ような補正処理では、メモリには全ビットの補正デ−タ
を記憶しておかねばならないので、相当のメモリ容量を
必要とし、また、読取デ−タから補正デ−タを差し引く
ための演算処理が必要となる。このため、回路規模が大
きくなり、処理も複雑になるという欠点があった。さら
に、このような演算処理により、製造上の素子特性の違
いに起因するオフセット電圧のばらつきを低減すること
ができるものの、温度変化等によるオフセット電圧のば
らつきについてはこれを低減することができないという
欠点があった。

【０００５】本発明は、回路規模の大型化，処理の複雑
化を回避し、かつ、製造上の素子特性の違いに起因した
オフセット電圧のばらつきのみならず、温度変化等に起
因したオフセット電圧のばらつきをも低減させることの
可能な光電変換装置を提供することを目的としている。

【０００６】

【課題を解決するための手段および作用】上記目的を達
成するため、請求項１記載の発明は、少なくとも１つの
光電変換回路を有する光電変換装置において、各光電変
換回路は、入射光量に応じた光電流を発生する光電変換
素子を有し、該光電変換素子からの光電流に基づく信号
出力を出力するようになっており、また、各光電変換回
路の近傍には、それぞれ補正用光電変換回路が光電変換
回路と対応させて配置され、各補正用光電変換回路は、
対応した光電変換回路と同じ構成のものとなっている
が、光電変換素子には遮光が施されており、オフセット
電圧を信号出力として出力するようになっていることを
特徴としている。このように、各光電変換回路の近傍に
それぞれ配置された補正用光電変換回路からの信号出力
によって光電変換回路からの信号出力を補正可能に構成
されているので、回路規模の大型化，処理の複雑化を回
避し、かつ、製造上の素子特性の違いに起因したオフセ
ット電圧のばらつきのみならず、温度変化等に起因した
オフセット電圧のばらつきをも低減させることができ
る。

【０００７】また、請求項２記載の発明では、請求項１
記載の光電変換装置において、ある１つの光電変換回路
からの信号出力と該光電変換回路に対応した補正用光電
変換回路からの信号出力との差をとり、この差に任意の
一定のオフセット電圧を重畳させた電圧を最終的な出力
信号として出力する補正手段がさらに設けられているこ
とを特徴としている。また、請求項３記載の発明では、
請求項２記載の光電変換装置において、上記補正手段
は、コンデンサを有しており、該コンデンサの一方の端
子には、ある１つの光電変換回路からの信号出力が加わ
り、該コンデンサの他方の端子には、該光電変換回路に
対応した補正用光電変換回路からの信号出力が加わるよ
うになっており、最終的な出力信号の読み出し時には、
上記コンデンサの一方または他方の端子には任意のオフ
セット電圧が加わり、コンデンサの他方または一方の端
子の電圧が最終的な出力信号として読み出されるように
なっていることを特徴としている。このように、ある１
つの光電変換回路からの信号出力と該光電変換回路に対
応した補正用光電変換回路からの信号出力との差をと
り、この差に任意の一定のオフセット電圧を重畳させた
電圧を最終的な出力信号として出力する補正手段がさら
に設けられていることによって、オフセット電圧の補正
をこの装置内で行なうことができ、また、任意の直流電
圧レベルに設定された信号出力を得ることができて、次
段との接続が容易になり、さらには、電源電圧の負担を
軽減させることができる。

【０００８】また、請求項４記載の発明は、複数の光電
変換回路からなる光電変換回路群を有する光電変換装置
において、前記光電変換回路群を構成する複数の光電変
換回路は、順次に動作し、入射光量に応じた光電流に基
づく信号出力を順次に出力するようになっており、ま
た、光電変換回路群の両端部には、第１および第２の補
正用光電変換回路がそれぞれ配置されており、第１およ
び第２の補正用光電変換回路からの信号電圧に基づき、
複数のオフセット電圧を生成し、これを光電変換回路群
を構成する複数の光電変換回路からの信号出力に対する
補正出力として出力するようになっていることを特徴と
している。また、請求項５記載の発明は、請求項４記載
の光電変換装置において、上記複数のオフセット電圧と
しては、第１の補正用光電変換回路から出力される第１
のオフセット電圧と、第２の補正用光電変換回路から出
力される第２のオフセット電圧と、第１のオフセット電
圧と第２のオフセット電圧との平均をとった第３のオフ
セット電圧とが用いられ、上記光電変換回路群を第１の
補正用光電変換回路から第２の補正用光電変換回路に向
けて、第１，第２および第３のブロックに機能分割し、
第１，第２，第３のブロックに属する光電変換回路から
の出力信号に対して、それぞれ、第１，第２，第３のオ
フセット電圧を補正出力として出力するようになってい
ることを特徴としている。これにより、回路規模の大型
化，処理の複雑化を回避し、かつ、製造上の素子特性の
違いに起因したオフセット電圧のばらつきのみならず、
温度変化等に起因したオフセット電圧のばらつきをも低
減させることができる。

【０００９】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明に係る光電変換装置の第１の実施例
を示す図である。この光電変換装置には、各画素（各ビ
ット）に対応させてアレイ状またはマトリックス状に配
置された複数の光電変換ユニットＵ１乃至Ｕｎが設けら
れている。各光電変換ユニットＵ１乃至Ｕｎは、それぞ
れ同じ構成のものとなっており、例えば、ｎ番目（ｎビ
ット目の画素）の光電変換Ｕｎは、光電変換回路３−ｎ
と、光電変換回路３−ｎに近接した位置に配置された補
正用光電変換回路４−ｎとから構成されている。

【００１０】図２は１つの光電変換ユニットＵ（例えば
Ｕｎ）の構成例を示す図である。この例では、光電変換
ユニットＵの光電変換回路３は、光電変換素子１と、増
幅素子Ｑ１と、増幅素子Ｑ１のゲート電位をＶＲ１に初
期化するためのスイッチＳ１と、増幅素子Ｑ１のソース
の電位をＶＲ２に初期化するためのスイッチＳ２と、光
電変換回路３の出力信号（増幅素子Ｑ１のソースの電
位）を信号線１２に出力するためのスイッチＳ３とを有
している。なお、ここで、光電変換素子１の一方の端子
は、スイッチＳ１および増幅素子Ｑ１のゲートに接続さ
れ、光電変換素子１の他方の端子はスイッチＳ２，スイ
ッチＳ３および増幅素子Ｑ１のソースに接続されてお
り、光電変換素子１には、増幅素子Ｑ１のゲ−ト・ソ−
ス間電位が加わるようになっている。また、光電変換素
子１は、例えばフォトダイオードからなり、増幅素子Ｑ
１は、例えばディプレッション型ＮチャネルＭＯＳ・Ｆ
ＥＴで構成されている。

【００１１】また、補正用光電変換回路４も、光電変換
回路３と同じ構成となっている。すなわち、補正用光電
変換回路４には、光電変換回路３の光電変換素子１，増
幅素子Ｑ１，スイッチＳ１，スイッチＳ２，スイッチＳ
３に対応させて、それぞれ同じ機能を有する光電変換素
子２，増幅素子Ｑ２，スイッチＳ４，スイッチＳ５，ス
イッチＳ６が設けられている。但し、この補正用光電変
換回路４の光電変換素子２は、光電変換回路３の光電変
換素子１と異なり、遮光が施されている。

【００１２】また、図１において、各光電変換ユニット
Ｕ１乃至Ｕｎは、タイミング発生回路１１からの制御信
号ＣＴＬ１乃至ＣＴＬｎにより制御がなされるようにな
っている。１つの光電変換ユニットＵ（例えばＵｎ）に
着目すると、この光電変換ユニットＵには、タイミング
発生回路１１から制御信号ＣＴＬｎ（制御信号５，６，
７）が加わり、そのうち、制御信号５は、光電変換回路
３のスイッチＳ１，補正用光電変換回路４のスイッチＳ
４のオン・オフを制御し、制御信号６は、光電変換回路
３のスイッチＳ２，補正用光電変換回路４のスイッチＳ
５のオン・オフを制御し、制御信号７は、光電変換回路
３のスイッチＳ３，補正用光電変換回路４のスイッチＳ
６のオン・オフを制御するようなっている。換言すれ
ば、光電変換装置３と補正用光電変換回路４とは、タイ
ミング発生回路１１からの共通の制御信号ＣＴＬｎ，す
なわち制御信号５，６，７により、動作制御がなされ、
スイッチＳ３，Ｓ６がオンとなるとき、共通信号線ＣＭ
１，ＣＭ２にそれぞれ出力信号が出力されるようなって
いる。

【００１３】また、図１の光電変換装置において共通信
号線ＣＭ１には、この共通信号線ＣＭ１の電位を初期化
するためのスイッチＳ７と、共通信号線ＣＭ１に出力さ
れた出力信号をインピ−ダンス変換し増幅するバッファ
Ｂ１とが接続され、共通信号線ＣＭ２には、この共通信
号線ＣＭ２の電位を初期化するためのスイッチＳ８と、
共通信号線ＣＭ２に出力された出力信号をインピ−ダン
ス変換し増幅するバッファＢ２とが接続されており、ス
イッチＳ７，スイッチＳ８は、タイミング発生回路１１
からの共通の制御信号ＣＴＬＲにより、オン・オフ制御
がなされるようになっている。

【００１４】次に、図１の光電変換装置の動作を図３
（ａ），（ｂ）のタイムチャ−トを用いて説明する。な
お、図３（ｂ）は図３（ａ）の符号ＰＴ２で示す部分を
時間軸方向に拡大したものである。この光電変換装置で
は、先づ、スタートパルスＳＴがタイミング発生回路１
１に入力すると、タイミング発生回路１１からは、クロ
ックＣＬＫに同期した制御信号ＣＴＬ１及びＣＴＬｎが
各光電変換ユニットＵ１乃至Ｕｎに順次に加わる。これ
により、各光電変換ユニットＵ１乃至Ｕｎの各光電変換
回路および各補正用光電変換回路は、光電変換を行な
う。いま、１つの光電変換ユニットＵ（例えばｎビット
目の光電変換ユニットＵｎ）の光電変換回路３に着目す
ると、タイミング発生回路１１からクロックＣＬＫに同
期した制御信号ＣＴＬｎ（５，６，７）が加わることに
より、先づ、スイッチＳ１とＳ２とがオンとなり、増幅
素子Ｑ１のゲートの電位がＶＲ１に、ソースの電位がＶ
Ｒ２となって、この光電変換回路３の初期化がなされ
る。次に、Ｓ２がオフになると、増幅素子Ｑ１のソース
の電位は、Ｓ２の寄生容量とソースの浮遊容量とを充電
し、ＶＲ１＋Ｖｔｈとなる。すなわち、ゲ−ト電位に対
し、ゲート・ソース間電圧Ｖｔｈだけ高い電位に落ちつ
く。しかる後、Ｓ１がオフになると、例えば画像の読取
りが開始し、光電変換素子１には、一定の読み取り期間
中、入射光量に応じた光電流が流れる。光電変換素子１
に光が入射し、光電流が流れると、この光電流は増幅素
子Ｑ１のゲートにつながる容量（蓄積容量）に蓄積され
始める。このようにして、増幅素子Ｑ１のゲ−トにつな
がる容量に光電流に基づく電荷が蓄積されることによ
り、ゲートの電位が上昇し、ゲートの電位が上がると同
時に、ソースの電位もＳ２の寄生容量とソースの浮遊容
量を充電しながらゲートの電位の上昇分だけ上がる。こ
のように増幅素子Ｑ１は、ゲート電圧に追従してソース
電圧が変化するソースフォロワとして働く。

【００１５】この光電変換回路３は、一定の読み取り時
間（蓄積時間）を経過すると再度初期化されるが、この
初期化の直前のクロックＣＬＫの半周期でＳ３がオンと
なり、初期化直前のソースの電位が出力信号として共通
信号線ＣＭ１に出力される。すなわち、この光電変換回
路３では、光電変換素子１に入射する光量に応じた光信
号が共通信号線ＣＭ１に出力され、バッファＢ１でイン
ピーダンス変換されて、信号出力ＯＵＴ１として出力さ
れる。しかる後、次のクロックＣＬＫの半周期でＳ３が
オフになり、Ｓ７がオンになって、共通信号線ＣＭ１の
電位は、例えば“０”Ｖに初期化され、またこれと同時
にＳ１，Ｓ２がオンとなって増幅素子Ｑ１の初期化がな
される。光電変換ユニットＵの補正用光電変換回路４
も、光電変換回路３と全く同様に制御されて動作し、増
幅素子Ｑ２のソースの電位が初期化直前に出力信号ＯＵ
Ｔ２として共通信号線ＣＭ２に出力されるが、補正用光
電変換回路４は光電変換素子２に遮光が施されているの
で、光電変換素子２には光が入光せず、従って、共通信
号線ＣＭ２に出力された出力信号は、光電変換回路４の
オフセット電圧を示すものとなる。

【００１６】２ビット目，３ビット目…，ｎビット目の
光電変換ユニットＵ２乃至Ｕｎについても、クロックＣ
ＬＫに同期した所定周期づつずれて、同様の処理が順次
になされる。すなわち、光電変換回路３からの出力信
号，すなわち光信号が順次に出力信号ＯＵＴ１として出
力され、また補正用光電変換回路４からの出力信号，す
なわちオフセット電圧が順次に出力信号ＯＵＴ２として
出力される。

【００１７】ところで、各光電変換ユニットＵ１乃至Ｕ
ｎの光電変換回路３は、オフセット電圧（光が入射して
いない状態での出力電圧）を有しており、出力信号ＯＵ
Ｔ１には、純粋な光信号成分にこのオフセット電圧が重
畳したものとなっているが、このオフセット電圧は、製
造上の素子特性のばらつき，温度勾配，あるいは温度変
化等に起因して、全てのビットで一定のものとはなって
おらず、各ビットごとにばらついている。なお、図３
（ａ），（ｂ）の信号出力ＯＵＴ１において、オフセッ
ト電圧分は破線で示されている。光電変換回路３におけ
るこのようなオフセット電圧のビットごとのばらつきを
低減することを目的として、この第１の実施例では、補
正用光電変換回路４において、ビットごとのオフセット
電圧を作り出している。すなわち、近接した位置にある
回路セル間においては、製造上のばらつき，温度勾配，
あるいは温度変化等によるばらつきの要因をほぼ等しく
することができることに着目し、各ビット，すなわち各
光電変換ユニットＵ１乃至Ｕｎにおいては、補正用光電
変換回路４を光電変換回路３と近接した位置に配置して
いる。これにより、ある光電変換ユニット，例えばＵｎ
において、その補正用光電変換回路４から出力される出
力信号ＯＵＴ２，すなわちオフセット電圧は、このユニ
ットＵｎの光電変換回路３のオフセット電圧を良好に近
似したものとなり、これを補正信号として用いることが
できる。すなわち、出力信号ＯＵＴ１と出力信号ＯＵＴ
２との差動増幅を行ない、出力信号ＯＵＴ１を差し引け
ば、出力信号ＯＵＴ１からオフセット電圧をほぼ取り除
くことができ、光信号成分だけを読み出すことができ
る。

【００１８】このように光電変換回路３のオフセット電
圧が素子特性の違いのみならず温度変化等に起因して各
ビットごとにばらついている場合でも、各ビットごとに
出力信号ＯＵＴ１と出力信号ＯＵＴ２との差動増幅を行
ない、これを差動出力ＤＩＦとすれば、オフセット電圧
をほぼ取り除き、光信号成分だけをほぼ抽出することが
でき、オフセット電圧のばらつきの非常に小さな出力を
容易に得ることができる。従って、補正データを書込む
ためのメモリや複雑な演算処理回路等を必要とせず、回
路規模，処理の大型化，複雑化を回避でき、かつ、製造
上の素子特性のみならず温度変化等に起因したオフセッ
ト電圧のばらつきを極めて良好に低減させることができ
る。

【００１９】図４は本発明に係る光電変換装置の第２の
実施例を示す図である。なお、図４において、共通信号
線ＣＭ１，ＣＭ２には、図１に示したと同様の複数の光
電変換ユニットＵ１乃至Ｕｎが接続されているとする。
この第２の実施例では、バッファＢ１，Ｂ２からの出力
信号ＯＵＴ１，ＯＵＴ２に対して演算制御を施す手段が
さらに設けられている。すなわち、スイッチＳ１１，Ｓ
１２と、コンデンサＣ１と、スイッチＳ１３，Ｓ２０
と、バッファＢ３とがさらに設けられている。ここで、
コンデンサＣ１の一方の端子１８には、スイッチＳ１１
がオンのときにバッファＢ１からの出力信号ＯＵＴ１が
加わり、また、スイッチＳ１３がオンのときに所定の電
圧Ｖ３が加わるようになっている。また、コンデンサＣ
１の他方の端子１９には、スイッチＳ１２がオンのとき
にバッファＢ２からの出力信号ＯＵＴ２が加わり、スイ
ッチＳ１２がオフのときには、コンデンサＣ１の一方の
端子１８との電位差が出力されるようになっている。

【００２０】このような構成の第２の実施例の動作を図
５（ａ），（ｂ）のタイムチャートを用いて説明する。
なお、図５（ｂ）は図５（ａ）の符号ＰＴ３で示す部分
を時間軸方向に拡大したものである。また、図５
（ａ），（ｂ）は、説明の便宜上、光電変換回路３には
光がほとんど入射していないものとして図示されてい
る。この光電変換装置では、例えば１ビット目の光電変
換ユニットＵ１の光電変換回路３，補正用光電変換回路
４のスイッチＳ３，Ｓ６がオンになるまで、スイッチＳ
７，Ｓ８，Ｓ１１，Ｓ１２，Ｓ２０はオン、スイッチＳ
１３はオフとなっており、バッファＢ３からの信号出力
ＯＵＴ３はほぼ“０”Ｖとなっている。スイッチＳ３，
Ｓ６がオンになると、スイッチＳ７，Ｓ８，Ｓ１３，Ｓ
２０がクロックＣＬＫと同相，同周期でオン・オフ動作
し、また、スイッチＳ１１，Ｓ１２がクロックＣＬＫと
逆相，同周期でオン・オフ動作する。すなわち、スイッ
チＳ３，スイッチＳ６がオンになると、光電変換回路
３，補正用光電変換回路４からの出力信号がそれぞれ共
通信号線ＣＭ１，ＣＭ２に出力され、バッファＢ１，Ｂ
２から信号出力ＯＵＴ１，ＯＵＴ２として、すなわち電
圧Ｖａ，Ｖｂとして出力される。クロックＣＬＫの最初
の半周期では、スイッチＳ１１，Ｓ１２がオンとなるの
で、バッファＢ１からの信号出力ＯＵＴ１（電圧Ｖａ）
はスイッチＳ１１を介しコンデンサＣ１の一方の端子１
８に加わる。また、バッファＢ２から出力信号ＯＵＴ２
（電圧Ｖｂ）は、スイッチＳ１２を介してコンデンサＣ
１の他方の端子１９に加わる。従って、スイッチＳ３，
Ｓ６がオン時において、クロックの最初の半周期では、
コンデンサＣ１には、信号出力ＯＵＴ１と出力信号ＯＵ
Ｔ２との差，すなわち電位差Ｖｓ（＝Ｖｂ−Ｖａ）が加
わる。

【００２１】クロックの次の半周期では、スイッチＳ
３，Ｓ６，Ｓ１１，Ｓ１２がオフとなり、スイッチＳ
７，Ｓ８，Ｓ１３，Ｓ２０がオンになる。この結果、光
電変換回路３，補正用光電変換回路４は、共通信号線Ｃ
Ｍ１，ＣＭ２からそれぞれ切り離され、各共通信号線Ｃ
Ｍ１，ＣＭ２は、スイッチＳ７，Ｓ８により“０”Ｖに
リセットされる。また、これと同時に、コンデンサＣ１
も共通信号線ＣＭ１，ＣＭ２から切り離され、コンデン
サＣ１の一方の端子１８には、スイッチＳ１３を介して
直流電圧Ｖ３が印加され、また、コンデンサＣ１の他方
の端子１９は、スイッチＳ２０を介してバッファＢ３に
接続される。これにより，コンデンサＣ１の他方の端子
１９には、一方の端子１８との差分の電圧（Ｖ３−Ｖ
ｓ）が出力され、この電圧（Ｖ３−Ｖｓ）は、バッファ
Ｂ３によってインピーダンス変換されて、信号出力ＯＵ
Ｔ３として最終的に出力される。

【００２２】このようにして、１ビット目の光電変換ユ
ニットＵ１の動作がなされ、１ビット目の信号出力ＯＵ
Ｔ３が出力された後、同様の手順によって、２ビット目
乃至ｎビット目の光電変換ユニットＵ２乃至Ｕｎの動作
が順次になされ、２ビット目乃至ｎビット目の信号出力
ＯＵＴ３が順次に出力される。ところで、上記電圧（Ｖ
３−Ｖｓ）において、電圧差Ｖｓは、信号出力ＯＵＴ１
と信号出力ＯＵＴ２との電圧差であり、これは、第１の
実施例で述べたように、純粋な光信号成分にオフセット
電圧の重畳した光電変換回路３からの信号出力ＯＵＴ１
からオフセット電圧をほぼ取り除き、純粋な光信号成分
だけをほぼ抽出したものとなっている。従って、バッフ
ァＢ３から出力される最終的な信号出力ＯＵＴ３は、オ
フセット電圧のばらつきが非常に少なく、ほぼ純粋な光
信号成分に一定のオフセット電圧Ｖ３を重畳させたもの
となり、オフセット電圧の各ビットごとのばらつきの非
常に小さな信号出力ＯＵＴ３を得ることができる。な
お、上記オフセット電圧Ｖ３は、任意に設定することが
できて、これにより、次段との接続を容易に行なうこと
ができる。

【００２３】さらに、光電変換回路３での出力はポジテ
ィブ型（入力光が大きくなるに従って、出力電圧が接地
レベルに対して大きくなる）であるが、信号出力をネガ
ティブ型（出力電圧が接地レベルに対して小さくなる）
に変換することによって、電源電圧などの制約を受けに
くくすることができる。

【００２４】このように第２の実施例の光電変換装置で
は、第１の実施例におけると同様の効果を得ることがで
きるとともに、装置内部で光電変換回路３の信号出力Ｏ
ＵＴ１に対するオフセット電圧の補正を行なうよう構成
されていることで、外部での差動増幅処理が不要とな
り、また、任意の直流電圧レベルに設定された出力信号
を得ることができて、次段との接続が容易となり、さら
には電源電圧の負担を軽減することができるなどの効果
を得ることができる。

【００２５】図６は本発明に係る光電変換装置の第３の
実施例の構成図である。図６の光電変換装置は、補正用
光電変換回路４ａと、第１ビット目乃至第１０００ビッ
ト目までの光電変換回路３₁乃至３₁₀₀₀と、第１００１
ビット目乃至第２０００ビット目までの光電変換回路３
₁₀₀₁乃至３₂₀₀₀と、第２００１ビット目乃至３０００ビ
ット目までの光電変換回路３₂₀₀₁乃至３₃₀₀₀と、補正用
光電変換回路４ｂとが、タイミング発生回路１１からの
前述したと同様の制御信号ＣＴＬ（５，６，７）によっ
て順次に制御され、これらの出力信号が共通信号線ＣＭ
３に順次に出力されるよう構成されている。

【００２６】すなわち、各補正用光電変換回路４ａ，４
ｂは、図２に示した補正用光電変換回路４と同様の構成
となっており、スイッチＳ４，Ｓ５，Ｓ６がタイミング
発生回路１１からの制御信号５，６，７によってそれぞ
れオン・オフ制御され、スイッチＳ６がオンのときに、
出力信号が共通信号線ＣＭ３に出力されるようになって
いる。また、各光電変換回路３₁乃至３₃₀₀₀も、図２に
示した光電変換回路３と同様の構成となっており、スイ
ッチＳ１，Ｓ２，Ｓ３がタイミング発生回路１１からの
制御信号５，６，７によってそれぞれオン・オフ制御さ
れ、スイッチＳ３がオンのときに、出力信号が共通信号
線ＣＭ３に出力されるようになっている。但し、図６の
光電変換装置においては、補正用光電変換回路４ａ，４
ｂは光電変換回路群３₁〜３₃₀₀₀の両端部にそれぞれ配
置されている。

【００２７】また、共通信号線ＣＭ３には、タイミング
発生回路１１からの制御信号ＣＴＬＲによってオン・オ
フ制御されて、共通信号線ＣＭ３を初期化するためのス
イッチＳ１８と、スイッチＳ１８がオンのときに共通信
号線ＣＭ３に出力された出力信号をインピーダンス変換
して増幅するバッファＢ４とが設けられており、バッフ
ァＢ４からの出力信号は、バッファＢ５によりさらに増
幅されて信号出力ＯＵＴ５として出力されるようになっ
ている。

【００２８】また、バッファＢ４からの信号線１０３に
は、第１の充電回路１０４と、第２の充電回路１０５と
が接続されている。第１の充電回路１０４は、スイッチ
Ｓ１４と、スイッチＳ１４がオンのときに信号線１０３
上の出力信号を充電するコンデンサＣ２と、コンデンサ
Ｃ２の電圧を増幅するバッファＢ６と、スイッチＳ１６
とを有し、また、第２の充電回路１０５は、スイッチＳ
１５と、スイッチＳ１５がオンのときに信号線１０３上
の出力信号を充電するコンデンサＣ３と、コンデンサＣ
３の電圧を増幅するバッファＢ７と、スイッチＳ１７と
を有している。

【００２９】ここで、スイッチＳ１４は補正用光電変換
回路４ａに加わるタイミング発生回路１１からの制御信
号７によってオン・オフ制御されるようになっている。
すなわち、補正用光電変換回路４ａからの出力信号が共
通信号線ＣＭ３に出力されるときに、スイッチＳ１４は
オンとなるようになっている。また、スイッチＳ１５
は、補正用光電変換回路４ｂに加わるタイミング発生回
路１１からの制御信号７によってオン・オフ制御される
ようになっている。すなわち、補正用光電変換回路４ｂ
からの出力信号が共通信号線ＣＭ３に出力されるとき
に、スイッチＳ１５はオンとなるようになっている。

【００３０】また、図６の装置では、スイッチＳ１６，
Ｓ１７をオン・オフ制御するための制御信号２７，２８
を発生する制御部１０７が設けられており、スイッチＳ
１６は、第１ビット目乃至第２０００ビット目の光電変
換回路３₁乃至３₂₀₀₀から出力信号が出力されていると
きにはオン、第２００１ビット目乃至３０００ビット目
の光電変換回路３₂₀₀₁乃至３₃₀₀₀から出力信号が出力さ
れているときにはオフに制御され、スイッチＳ１７は、
第１ビット目乃至第１０００ビット目の光電変換回路３
₁乃至３₁₀₀₀から出力信号が出力されているときにはオ
フ、第１００１ビット目乃至３０００ビット目の３₁₀₀₁
乃至３₃₀₀₀から出力信号が出力されているときには、オ
ンに制御されるようになっている。

【００３１】また、第１の充電回路１０４からの出力電
圧と第２の充電回路１０５からの出力電圧を平均化し、
これを補正出力ＯＵＴ６とするための平均化回路１０８
が設けられている。

【００３２】次にこのような構成の光電変換装置の動作
を図７のタイムチャートを用いて説明する。図６の光電
変換装置では、タイミング発生回路１１にスタートパル
スＳＴが加わると、制御信号ＣＴＬＲによってスイッチ
Ｓ１８がオンとなり、共通信号線ＣＭ３が初期化され
る。しかる後、スイッチＳ１８がオフとなり、タイミン
グ発生回路１１からの制御信号（５，６，７）によっ
て、補正用光電変換回路４ａ，光電変換回路３₁乃至３
₃₀₀₀，補正用光電変換回路４ｂが順次に動作し、これら
の出力信号が共通信号線ＣＭ３に順次に出力され、バッ
ファＢ４，バッファＢ５でインピーダンス変換され、増
幅されて、出力信号ＯＵＴ５として出力される。この際
に、バッファＢ４からの出力信号は、第１の充電回路１
０４，第２の充電回路１０５に加わる。

【００３３】すなわち、先づ、スイッチＳ１４，Ｓ１
５，Ｓ１６，Ｓ１７がオフの状態で、補正用光電変換回
路４ａからの出力信号が共通信号線ＣＭ３に出力され、
バッファＢ４によってインピーダンス変換されて出力さ
れると、この出力は、タイミング発生回路１１からの制
御信号７によりスイッチＳ１４がオンとなることでコン
デンサＣ２に充電される。次に、１ビット目（光電変換
回路３₁）の光電変換結果が共通信号線ＣＭ３に出力さ
れると、スイッチＳ１４がオフとなり、コンデンサＣ２
の電圧が保持される。また、制御部１０７からの制御信
号２７によってスイッチＳ１６がオンとなり、コンデン
サＣ２のホールド電圧が平均化回路１０８に出力され
る。続いて、２ビット目（光電変換回路３₂）以後の光
電変換結果が順に出力されるが、スイッチＳ１６および
Ｓ１７の状態は１０００ビット目（光電変換回路
３₁₀₀₀）の光電変換結果が出力されるまで変化しない。
すなわち、スイッチ１６はオンの状態のままであり、ま
た、スイッチＳ１７は１０００ビット目までオフの状態
のままである。従って、１ビット目から１０００ビット
目までの出力がなされるまでは、平均化回路１０８から
は、コンデンサＣ２のホールド電圧，すなわち補正用光
電変換回路４ａからのオフセット電圧が補正出力ＯＵＴ
６として出力される。次いで、１００１ビット目（光電
変換回路３₁₀₀₁）が出力されると同時に、制御部１０７
からの制御信号２８によってスイッチＳ１７がオンにな
る。なお、スイッチＳ１６は引き続きオンのままであ
る。続いて、１００２ビット目（光電変換回路３₁₀₀₂）
以後の光電変換結果が順次に出力されるが、このとき、
スイッチＳ１６およびＳ１７の状態は２０００ビット目
（光電変換回路３₂₀₀₀）の光電変換結果が出力されるま
で変化しない。すなわち、スイッチＳ１６は２０００ビ
ット目までオンの状態のままであり、スイッチＳ１７も
オンの状態のままである。従って、１００１ビット目か
ら２０００ビット目までは平均化回路１０８からはコン
デンサＣ２とコンデンサＣ３との平均電圧が補正出力Ｏ
ＵＴ６として出力される。但し、最初の走査に限りコン
デンサＣ３の電圧は０Ｖになっているため、補正出力Ｏ
ＵＴ６には、コンデンサＣ２に保持されている電圧の１
／２の電圧が出力されることになる。２００１ビット目
（光電変換回路３₂₀₀₁）の光電変換結果が出力されると
同時にスイッチＳ１６がオフになるが、スイッチＳ１７
は引き続きオンのままである。続いて、２００２ビット
目（光電変換回路３₂₀₀₂）以後の光電変換結果が順次に
出力されるが、スイッチＳ１６およびＳ１７の状態は最
終ビットである３０００ビット目（光電変換回路
３₃₀₀₀）が出力されるまで変化しない。従って、平均化
回路１０８からはコンデンサＣ３のホールド電圧が補正
出力ＯＵＴ６として出力される。但し、前述のように、
最初の走査に限りコンデンサＣ３の電圧は０Ｖになって
いるため、補正出力ＯＵＴ６には０Ｖが出力される。そ
して、最後に、補正用光電変換回路４ｂからの出力が共
通信号線ＣＭ３に出力される。この際、タイミング発生
回路１１からの制御信号７によりスイッチＳ１５がオン
となり、補正用光電変換回路４ｂからの出力電圧は、バ
ッファＢ４でインピーダンス変換されてコンデンサＣ３
に充電される。以上で１回目の走査が終了する。２回目
以降の走査も上述したと同様にしてなされるが、２回目
以後の走査では、コンデンサＣ３のホールド電圧は１回
目の走査で得られた補正用光電変換回路４ｂの電圧とな
っている。

【００３４】これにより、２回目以後の走査において
は、図７に示すように、１〜１０００ビット目までは補
正用光電変換回路４ａのオフセット電圧、１００１〜２
０００ビット目までは補正用光電変換回路４ａと補正用
光電変換回路４ｂとの平均オフセット電圧、２００１〜
３０００ビット目までは補正用光電変換回路４ｂのオフ
セット電圧、と３ブロック分の補正出力ＯＵＴ６が得ら
れ、この補正出力ＯＵＴ６を用いて信号出力との差動増
幅を行ない、これを差動出力ＤＩＦとすることによっ
て、オフセット電圧のばらつきを小さくすることができ
る。

【００３５】なお、この際、補正用光電変換回路４ａ，
４ｂには、ＣＣＤセンサ等の光電変換装置に一般に設け
られている光電変換を行なわない部分（オプティカルブ
ラックと呼ばれ、光電変換回路の前後に設けられてい
る）を利用することができるので、回路規模を大きくす
ることなく（すなわち、補正データを書き込むメモリや
演算処理回路等の後処置の負担を軽減し）、オフセット
電圧のばらつきを低減させることができる。

【００３６】また、上述の例では、３０００ビット分の
光電変換回路を設けた場合について説明したが、任意の
個数の光電変換回路に対しても本発明を同様に適用する
ことができる。

【００３７】

【発明の効果】以上に説明したように、請求項１記載の
発明によれば、各光電変換回路の近傍にそれぞれ配置さ
れた補正用光電変換回路からの信号出力によって光電変
換回路からの信号出力を補正可能に構成されているの
で、回路規模の大型化，処理の複雑化を回避し、かつ、
製造上の素子特性の違いに起因したオフセット電圧のば
らつきのみならず、温度変化等に起因したオフセット電
圧のばらつきをも低減させることができる。

【００３８】また、請求項２，３記載の発明によれば、
請求項１記載の光電変換装置において、ある１つの光電
変換回路からの信号出力と該光電変換回路に対応した補
正用光電変換回路からの信号出力との差をとり、この差
に任意の一定のオフセット電圧を重畳させた電圧を最終
的な出力信号として出力する補正手段がさらに設けられ
ているので、オフセット電圧の補正をこの装置内で行な
うことができ、また、任意の直流電圧レベルに設定され
た信号出力を得ることができて、次段との接続が容易に
なり、さらには、電源電圧の負担を軽減させることがで
きる。

【００３９】また、請求項４，５記載の発明によれば、
光電変換回路群の両端部には、第１および第２の補正用
光電変換回路がそれぞれ配置されており、第１および第
２の補正用光電変換回路からの信号電圧に基づき、複数
のオフセット電圧を生成し、これを前記光電変換回路群
を構成する複数の光電変換回路からの信号出力に対する
補正出力として出力するようになっているので、回路規
模の大型化，処理の複雑化を回避し、かつ、製造上の素
子特性の違いに起因したオフセット電圧のばらつきのみ
ならず、温度変化等に起因したオフセット電圧のばらつ
きをも低減させることができる。

【図面の簡単な説明】

【図１】本発明に係る光電変換装置の第１の実施例の構
成図である。

【図２】図１に示した光電変換装置の１つの光電変換ユ
ニットの構成例を示す図である。

【図３】図１の光電変換装置の動作を説明するためのタ
イムチャートである。

【図４】本発明に係る光電変換装置の第２の実施例の構
成図である。

【図５】図４の光電変換装置の動作を説明するためのタ
イムチャートである。

【図６】本発明に係る光電変換装置の第３の実施例を示
す図である。

【図７】図６の光電変換装置の動作を説明するためのタ
イムチャートである。

【図８】従来の光電変換装置の構成図である。

【図９】図８の光電変換装置の動作を説明するためのタ
イムチャートである。

【符号の説明】

Ｕ１乃至Ｕｎ光電変換ユニット３光電変換回路４，４ａ，４ｂ補正用光電変換回路１１タイミング発生回路１０３信号線１０４第１の充電回路１０５第２の充電回路１０７制御部１０８平均化回路ＣＭ１，ＣＭ２，ＣＭ３共通信号線Ｃ１コンデンサ

Claims

【特許請求の範囲】

【請求項１】少なくとも１つの光電変換回路を有する
光電変換装置において、各光電変換回路は、入射光量に
応じた光電流を発生する光電変換素子を有し、該光電変
換素子からの光電流に基づく信号出力を出力するように
なっており、また、各光電変換回路の近傍には、それぞ
れ補正用光電変換回路が光電変換回路と対応させて配置
され、各補正用光電変換回路は、対応した光電変換回路
と同じ構成のものとなっているが、光電変換素子には遮
光が施されており、オフセット電圧を信号出力として出
力するようになっていることを特徴とする光電変換装
置。
【請求項２】請求項１記載の光電変換装置において、
ある１つの光電変換回路からの信号出力と該光電変換回
路に対応した補正用光電変換回路からの信号出力との差
をとり、この差に任意の一定のオフセット電圧を重畳さ
せた電圧を最終的な出力信号として出力する補正手段が
さらに設けられていることを特徴とする光電変換装置。
【請求項３】請求項２記載の光電変換装置において、
前記補正手段は、コンデンサを有しており、該コンデン
サの一方の端子には、ある１つの光電変換回路からの信
号出力が加わり、該コンデンサの他方の端子には、該光
電変換回路に対応した補正用光電変換回路からの信号出
力が加わるようになっており、最終的な出力信号の読み
出し時には、前記コンデンサの一方または他方の端子に
は任意のオフセット電圧が加わり、コンデンサの他方ま
たは一方の端子の電圧が最終的な出力信号として読み出
されるようになっていることを特徴とする光電変換装
置。
【請求項４】複数の光電変換回路からなる光電変換回
路群を有する光電変換装置において、前記光電変換回路
群を構成する複数の光電変換回路は、順次に動作し、入
射光量に応じた光電流に基づく信号出力を順次に出力す
るようになっており、また、光電変換回路群の両端部に
は、第１および第２の補正用光電変換回路がそれぞれ配
置されており、第１および第２の補正用光電変換回路か
らの信号電圧に基づき、複数のオフセット電圧を生成
し、これを前記光電変換回路群を構成する複数の光電変
換回路からの信号出力に対する補正出力として出力する
ようになっていることを特徴とする光電変換装置。
【請求項５】請求項４記載の光電変換装置において、
前記複数のオフセット電圧としては、第１の補正用光電
変換回路から出力される第１のオフセット電圧と、第２
の補正用光電変換回路から出力される第２のオフセット
電圧と、第１のオフセット電圧と第２のオフセット電圧
との平均をとった第３のオフセット電圧とが用いられ、
前記光電変換回路群を第１の補正用光電変換回路から第
２の補正用光電変換回路に向けて、第１，第２および第
３のブロックに機能分割し、第１，第２，第３のブロッ
クに属する光電変換回路からの出力信号に対して、それ
ぞれ、第１，第２，第３のオフセット電圧を補正出力と
して出力するようになっていることを特徴とする光電変
換装置。