JPH0686143U - ウォッチドッグ回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡易な構成で、ウォッチドッグパルス周期の
早くなった異常をも検知する。 【構成】 パルス遅延検出部１０（汎用のウォッチドッ
グＩＣ）の入力前段に、マイコンからのウォッチドッグ
パルス信号を積分する積分回路１と、その信号を２種類
の基準電圧と比較するヒステリシス付電圧比較回路２を
設ける。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マイクロコンピュータの暴走を検知するウォッチドッグ回路に関す る。

【０００２】

【従来の技術】

従来から、マイクロコンピュータ（以下、単にマイコンと呼ぶ）の暴走を検知 するためにウォッチドッグ回路が設けられる。ウォッチドッグ回路は、マイコン から出力されるウォッチドッグパルス信号の周期が遅延したときにマイコンが暴 走していると判断するものである。つまり、マイコンの制御ソフト上にウォッチ ドッグ回路にパルス信号を出力するための指令を組み込んでおき、制御ソフトに 沿ってマイコンが正常に動作していれば所定の周期でパルス信号が出力されるが 、暴走時においては所定の周期での信号出力が得られないことを利用したもので ある。

【０００３】 ここで、従来からのウォッチドッグ回路の一例について図３を用いて説明する 。ウォッチドッグ回路は、パルス遅延検出部１０（ウォッチドッグＩＣ）と遅延 時間設定用コンデンサ２０とからなる。パルス遅延検出部１０は、マイコンから のウォッチドッグパルス信号を入力するパルス入力部１１と、遅延時間設定用コ ンデンサ２０を充電するコンデンサ充電部１２と、パルス入力部１１に入力され たパルス信号の立ち下がりエッジでコンデンサ２０を放電させるコンデンサ放電 部１３と、コンデンサ電圧Ｖc と基準電圧Ｖref とを比較する電圧比較部１４と 、電圧比較信号に同期してマイコンにリセット信号を出力するリセット出力部１ ５とから構成される

【０００４】 ここで、ウォッチドッグ回路の動作を説明するために、図４（Ａ）に示すよう なウォッチドッグパルス信号がマイコンから出力された場合を考える。つまり、 正常に動作していたマイコンが途中から異常を生じてウォッチドッグパルスの周 期が遅くなった場合を考える。

【０００５】 ウォッチドッグ回路では、マイコンからのパルス信号が入力されると、パルス の立ち下がりエッジによりコンデンサ放電部１３が働いて、コンデンサ２０の電 荷を放電させる。従って、コンデンサ２０は充電と放電とを繰り返し、その電圧 波形は、図４（Ｂ）に示すようになる。この場合、マイコンが正常にパルス信号 を出力していれば基準電圧Ｖref に達する前に放電するため電圧比較部１４の出 力はハイレベルを維持する（図４（Ｃ）のリセット出力と同じ）。しかし、マイ コンに異常が生じてパルス信号の周期が遅くなると、パルスの立ち下がりが得ら れる前にコンデンサ電圧Ｖc が基準電圧Ｖref に達することとなり電圧比較部１ ４の出力がローレベルに落ちる。従って、リセット出力部１５の出力はローレベ ルに落ち、マイコンをリセットする。 このようにして、従来のウォッチドッグ回路では、ウォッチドッグパルス信号 に基づいてマイコンの暴走を防止している。

【０００６】

【考案が解決しようとする課題】

ところで、マイコンの暴走時にはウォッチドッグパルス信号の周期が遅くなる のが一般的であるが、まれに周期が早い側に動作することがある。この場合、図 ５に示すように、コンデンサ２０の放電周期が早くなり、いつまでたってもコン デンサ電圧Ｖc は基準電圧Ｖref に達しない。このため、マイコンの暴走を判断 できずリセット信号を出力できない。つまり、上述したウォッチドッグ回路では ウォッチドッグパルス信号の周期が早い側に動作した異常に対しては全く検知で きないのである。 また、特殊な機器等にはパルス信号の周期が早い側に動作した異常を検知する ものもあるが、非常に高価であり、しかもそのロジックは公開されていない。 本考案のウォッチドッグ回路は上記課題を解決し、ウォッチドッグパルス信号 の周期の早くなったケースにおいても確実にマイコン異常を検知し、しかも簡易 な構成とすることを目的とする。

【０００７】

【課題を解決するための手段】

上記課題を解決する本考案のウォッチドッグ回路は、 マイクロコンピュータからのパルス信号を入力しそのパルス信号周期の遅延を 検出するパルス遅延検出回路を備え、該パルス信号周期の遅延に基づいて上記マ イクロコンピュータの暴走を検知するウォッチドッグ回路において、 上記パルス遅延検出回路の入力前段に、 上記マイクロコンピュータからのパルス信号を積分する積分回路と、 上記積分された信号の電圧が、上限しきい値より高い状態から低下して下限し きい値を下回ったとき、および下限しきい値より低い状態から上昇して上限しき い値を上回ったときに比較信号の出力を反転するヒステリシス付電圧比較回路と を備えたことを要旨とする。

【０００８】

【作用】

上記構成を有する本考案のウォッチドッグ回路では、マイコンから出力された パルス信号は積分回路により積分され、この積分された信号がヒステリシス付電 圧比較回路を通して比較信号に変換されパルス遅延検出回路に出力される。ヒス テリシス付電圧比較回路では、積分回路からの出力電圧が上限しきい値と下限し きい値との両方をまたいで電圧変動したときに比較信号の出力を反転する。従っ て、マイコンからのパルス信号の周期が早い場合では、積分回路により積分され た信号は上限しきい値と下限しきい値とをまたぐほど電圧変動しきれないため、 ヒステリシス付電圧比較回路の比較信号出力は反転しない。この結果、比較信号 を入力するパルス遅延検出回路では、マイコンからのパルス信号周期が遅延して いる場合と同じようにマイコンの暴走を検知する。

【０００９】 また、マイコンからのパルス信号周期が適正であれば、積分された信号の電圧 は上限しきい値、下限しきい値を越えて変動し、しかもパルス周期と同じ周期で その電圧変動（増減）を繰り返す。従って、ヒステリシス電圧比較回路の出力は 、マイコンからのパルス信号と同じ周期のパルス信号となり、パルス遅延検出回 路ではマイコンの正常を判断できる。

【００１０】 一方、マイコンからのパルス信号周期が遅い場合には、積分された信号の電圧 は大きく変動するものの反転周期が遅いため、ヒステリシス電圧比較回路の出力 は結局マイコンからのパルス信号と同じ周期のパルス信号となる。この結果、マ イコンの暴走を検知できる。

【００１１】

【実施例】

以上説明した本考案の構成・作用を一層明らかにするために、以下本考案のウ ォッチドッグ回路の好適な実施例について説明する。 図１は一実施例としてのウォッチドッグ回路の概略構成図である。ウォッチド ッグ回路は、パルス遅延検出部１０（汎用のウォッチドッグＩＣ）の入力前段に 以下に示す回路を備えている。尚、パルス遅延検出部１０に関しては従来技術で 示したものと同じであるため図面に同一符号を付して説明を省略する。

【００１２】 パルス遅延検出部１０の入力前段には、ＲＣ回路を構成してマイコンからのパ ルス信号（ウォッチドッグパルス信号）を積分する積分回路１と、ヒステリシス 付電圧比較回路２とが設けられる。ヒステリシス付電圧比較回路２は、積分回路 １からの信号電圧と２種類の比較用基準電圧とを比較するもので、比較素子であ るコンパレータ３と比較用基準電圧を設定するための抵抗器Ｒ１，Ｒ２，電源Ｖ reff（素子の駆動電源を分圧して設ければよい）等から構成される。

【００１３】 このヒステリシス付電圧比較回路２（以下、ヒス付比較回路と呼ぶ）では、積 分回路１からの信号電圧Ｖが、第１の比較用基準電圧ＶH （以下、上限電圧ＶH と呼ぶ）より高い状態から低下して第２の比較基準電圧ＶL （以下、下限電圧と 呼ぶ）を下回った時にハイレベル信号を出力し、下限電圧ＶL より低い状態から 上昇して上限電圧ＶH を上回った時にそのハイレベル信号をローレベルに落とす ように動作する。

【００１４】 次に、ウォッチドッグ回路の動作を図２を用いて説明する。図２は、正常に動 作していたマイコンが途中から異常を生じてウォッチドッグパルス周期が早くな ったケース（左側）および周期が遅くなったケース（右側）における各種の信号 波形を表す。尚、図中（Ａ）はウォッチドッグパルス信号波形を、（Ｂ）は積分 回路の出力電圧波形を、（Ｃ）はヒス付比較回路２の出力波形を、（Ｄ）はコン デンサ電圧Ｖc の波形を、（Ｅ）はリセット出力波形である。

【００１５】 図示するように、正常の周期でマイコンからパルス信号が出力されている状態 では、積分回路１の出力は上限電圧ＶH および下限電圧ＶL からなる範囲を越え るように電圧変動する。従って、ヒス付比較回路２の出力は、この積分電圧Ｖが 下限電圧ＶL を下回ったときに立ち上がり、上限電圧ＶH を越えたときにローレ ベルに落ちる。このため、ヒス付比較回路２の出力はマイコンからのパルス信号 と同じ周期でパルス遅延検出部１０に送られることになる。従って、パルス遅延 検出部１０では、コンデンサ２０の電圧Ｖc が基準電圧Ｖref を越えない範囲で 充電と放電を繰り返すこととなり（電圧比較部１４のパルス立ち下がりの度にコ ンデンサ放電部１３が働くため）、マイコンへのリセット信号（ローレベル）が 出力されない。

【００１６】 マイコンが異常を生じてウォッチドッグパルス周期が早くなると、積分回路１ の出力は電圧変動幅が少なくなり、ヒス付比較回路２の上限電圧ＶH および下限 ＶL 電圧の両方を越えるほどの電圧変動が得られなくなる。このため、ヒス付比 較回路２の出力はハイレベルあるいはローレベルに保持される。従って、パルス 遅延検出部１０では、ヒス付比較回路２からのパルス立ち下がりエッジが得られ ず、コンデンサ２０の電圧Ｖc が基準電圧Ｖref を越えることとなりマイコンに リセット信号が出力される。 この結果、パルス信号の周期が早い側に異常動作した場合であっても、確実に マイコンの異常を検知することができ、暴走を阻止することができる。

【００１７】 尚、ヒス付比較回路２に代えて単に上限値のみを比較する比較回路を用いた場 合、例えば積分回路１からの出力が上限値をまたぐように小さく電圧変動したケ ースにおいては、パルス遅延検出部１０でのコンデンサ２０の充放電が早い周期 で繰り返されてしまいリセット信号を出力できない。従って、本実施例のような ヒス付比較回路２が必要なのである。

【００１８】 一方、ウォッチドッグパルス信号の周期が遅くなった場合には、図２の右側部 に示すように、積分回路１の出力は電圧変動幅が大きいものの、その反転周期が 遅くなる。このため、ヒス付比較回路２の出力においてもその反転周期が遅くな り、パルス遅延検出部１０でのコンデンサ電圧Ｖc が基準電圧Ｖref に達してリ セット信号を出力する。つまり、パルス遅延検出部１０には、マイコンからのパ ルス信号と同じ周期のパルス信号が入力されることとなり、従来と同様にマイコ ンの異常を検知できるのである。

【００１９】 以上説明したように、本実施例のウォッチドッグ回路によれば、従来から用い られるパルス遅延検出部１０の入力前段に積分回路１とヒス付比較回路２とを設 けたことにより、ウォッチドッグパルス信号の周期が早くなった場合でも、確実 にマイコンの暴走を検知することができる。このため、マイコンを用いた機器の 安全性を格段に向上することができる。しかも、抵抗器、コンデンサ、コンパレ ータといった安価な素子を追加するだけでよく構成も簡単である。

【００２０】 以上本考案の実施例について説明したが、本考案はこうした実施例に何等限定 されるものではなく、本考案の要旨を逸脱しない範囲において、種々なる態様で 実施し得ることは勿論である。

【００２１】

【考案の効果】

以上詳述したように、本考案のウォッチドッグ回路によれば、積分回路とヒス テリシス付電圧比較回路といった簡易な構成を付加するだけで、ウォッチドッグ パルス信号の周期の早くなったケースにおいても確実にマイコン異常を検知でき るという優れた効果を奏する。

【図面の簡単な説明】

【図１】一実施例としてのウォッチドッグ回路の構成図
である。

【図２】ウォッチドッグ回路の動作を説明する信号波形
図である。

【図３】従来からのウォッチドッグ回路の構成図であ
る。

【図４】従来のウォッチドッグ回路の動作を説明する信
号波形図である。

【図５】従来のウォッチドッグ回路の動作を説明する信
号波形図である。

【符号の説明】

１…積分回路、 ２…ヒステリシス付電圧比較回路、１
０…パルス遅延検出部、 ２０…遅延時間設定用コンデ
ンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 マイクロコンピュータからのパルス信号
   を入力しそのパルス信号周期の遅延を検出するパルス遅
   延検出回路を備え、該パルス信号周期の遅延に基づいて
   上記マイクロコンピュータの暴走を検知するウォッチド
   ッグ回路において、 上記パルス遅延検出回路の入力前段に、 上記マイクロコンピュータからのパルス信号を積分する
   積分回路と、 上記積分された信号の電圧が、上限しきい値より高い状
   態から低下して下限しきい値を下回ったとき、および下
   限しきい値より低い状態から上昇して上限しきい値を上
   回ったときに比較信号の出力を反転するヒステリシス付
   電圧比較回路とを備えたことを特徴とするウォッチドッ
   グ回路。