JPH0687286B2 - デジタルデ−タ生成装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばデジタルオーディオテープレコーダ
等のような磁気記録媒体を用いたデジタル記録再生シス
テムに係り、特にその磁気記録媒体から得られる再生信
号を元のデジタルデータに変換するためのデジタルデー
タ生成装置の改良に関する。

（従来の技術） 周知のように、音響機器の分野では、可及的に高密度か
つ高忠実度記録再生化を図るために、音声信号等の情報
信号をPCM（パルス コード モジュレーション）技術
によりデジタルデータに変換して、例えば磁気テープや
ディスク等の記録媒体に記録し、これを再生するように
したデジタル記録再生システムが普及している。

このうち、記録媒体として磁気テープを使用するもの
は、デジタルオーディオテープレコーダと称されてお
り、例えば複数のヘッドをテープの幅方向に配設してな
る固定ヘッド式のものと、ヘッドが周側に沿って回転す
るように設けられた円筒形状のドラムにテープを巻き付
けて、ヘリカルスキャンを行なうようにした回転ヘッド
式のものとがある。

ここで、第11図はこのようなデジタルオーディオテープ
レコーダの記録再生動作に係る部分を示すものである。
まず、記録動作について説明すると、入力端子11に供給
されたアナログ情報信号は、A/D（アナログ／デジタ
ル）変換回路12でデジタルデータに変換される。このデ
ジタルデータは、信号処理回路13でパリティ生成やフォ
ーマット化等の所定のデジタル処理が行なわれ、極性反
転間隔が所定の幅内に収まるように特定の変調が施され
ることにより、第12図（ａ）に示すような変調データに
変換される。

そして、この変調データは、1/2分周回路14に導かれ、
第12図（ｂ）に示すように、変調データの“1"で極性が
反転される記録データに変換された後、記録用増幅回路
15及び記録ヘッド16に供給され、ここにテープ17へのデ
ータの記録が行なわれるものである。

一方、再生時には、テープ17に記録されたデータが、再
生ヘッド18で電気的な再生信号として読み取られる。こ
の再生信号は、上記記録データの立上りエッジで正のピ
ークレベルを有し、立下りエッジで負のピークレベルを
有する特性をもっている。そして、上記再生信号は、再
生用増幅回路19を介した後等化回路20に供給され、第12
図（ｃ）に示すように、記録データの極性反転時点と再
生信号のピークレベル位置とのずれ（いわゆるピークシ
フト）が補正された等化データとして、データ変換回路
21に出力される。

このデータ変換回路21は、入力された等化データを２値
のデジタルデータに変換する作用を行なうもので、ま
ず、等化データを、レベル比較回路22,23によって正負
一対の基準レベル＋V1,−V1とそれぞれレベル比較す
る。このため、各レベル比較回路22,23からは、第12図
（ｄ），（ｅ）に示すような比較データがそれぞれ出力
される。これら比較データは、オア回路24によって、第
12図（ｆ）に示すように論理和がとられ、ピーク位置検
出データとしてＤタイプ−フリップフロップ回路（以下
Ｄ−FF回路という）25の入力端Ｄに供給される。

一方、上記等化データは、微分回路26に供給されて、等
化データのピークレベル位置でゼロレベルをクロスする
微分データに変換された後、レベル比較回路27によって
接地レベル（つまりゼロレベル）とレベル比較されるこ
とにより、等化データのピークレベル位置で極性反転さ
れるデータが生成される。このデータは、上記レベル比
較回路22,23の比較データとともに、検出回路28に供給
され、不要な雑音成分が除去された後、PLL（位相同期
ループ）回路29に供給されて、第12図（ｇ）に示すよう
なビット同期クロックが生成される。

そして、上記Ｄ−FF回路25は、ビット同期クロックの立
上りに同期して、入力端Ｄに供給される前記ピーク位置
検出データを抽出し、ここに第12図（ｈ）に示すよう
に、前記変調データに対応したデジタルデータが生成さ
れるものである。

このようにして、上記データ変換回路21で生成されたデ
ジタルデータは、ビット同期クロックとともに信号処理
回路13に供給され、復調やエラー訂正等の所定のデジタ
ル処理が施された後、D/A（デジタル／アナログ）変換
回路30で元のアナログ情報信号に変換され、出力端子31
を介して図示しないアナログ再生系に出力されて、ここ
にテープ17に記録されたデータの再生が行なわれるもの
である。

ところで、上記のようなデータ変換回路21を用いた、従
来のデジタルデータの生成手段は、テープ17に対する記
録再生特性や各部の調整等が極めて理想的な状態であれ
ば何ら問題の生じないものである。しかしながら、実際
の記録再生系においては、雑音の混入やスペーシング等
によって記録再生特性が変化したり、各部の調整が理想
状態に対してまだまだ十分でないことが多い等、正確な
デジタルデータの生成を妨げる要因が多く存在してい
る。

例えば、等化回路20の調整が不十分であったり、スペー
シングによる高域劣化等が生じると、第13図（ａ）に示
す記録データが記録されたテープ17を再生して得られる
等化データの波形は、波形干渉を起こすことにより、同
図（ｂ）に実線で示すように、点線で示した理想波形に
比して、ピークレベルが一定でなくなったり、幅が広く
なったりする。

このため、等化データのピークレベルが基準レベル＋V
1,−V1を越えないようになり、前記レベル比較回路22,2
3から出力される各比較データ及びオア回路24から出力
されるピーク位置検出データが、第13図（ｃ）〜（ｅ）
にそれぞれ示すように変化してしまい、このピーク位置
検出データを同図（ｆ）で示すビット同期クロックで抽
出したデジタルデータには、同図（ｇ）に示すように、
第12図（ａ）で示したものに比して誤りが発生してしま
うものである。

この場合、上記基準レベル＋V1,−V1をゼロレベルに近
付ければ、等化データのピークレベルが低くても、正確
なピーク位置検出データを得ることができるようにな
る。ところが、第14図（ａ）に示すように、基準レベル
＋V1,−V1をゼロレベルに近付けると、等化データに混
入された雑音成分のレベルが基準レベル＋V1,−V1を越
えてしまうようになる。

このため、ピーク位置検出データには、第14図（ｂ）に
示すように、雑音成分が含まれてしまい、このピーク位
置検出データを同図（ｃ）で示すビット同期クロックで
抽出したデジタルデータにも、やはり同図（ｄ）に示す
ように、第12図（ａ）で示したものに比して誤りが発生
してしまうものである。

（発明が解決しようとする問題点） 以上のように、従来のデジタルデータ生成手段では、雑
音の混入やスペーシング及び等化回路の調整不十分等の
要因により、正確なデジタルデータの生成が行なえない
という問題を有している。

そこで、この発明は上記事情を考慮してなされたもの
で、正確なデジタルデータの生成を妨げる種々の要因が
発生しても、それらの要因に影響されることなく正確な
デジタルデータの生成を行ない得る極めて良好なデジタ
ルデータ生成装置を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係るデジタルデータ生成装置は、
再生信号を正負（ゼロレベルあるいは再生信号の中間レ
ベルを基準とした正負）一対の第１の基準レベル、及び
該第１の基準レベルと異なる正負一対の第２の基準レベ
ルとそれぞれ比較するとともに、再生信号の正負極性
（ゼロレベルあるいは所定の基準レベルと比較した極
性）を示す極性データを生成し、所定のクロックに同期
させて、各レベル比較データ及び極性データをそれぞれ
抽出するようにする。

そして、この抽出された各データのうち第１の基準レベ
ルとの比較データ成分に、デジタルデータに施された所
定の変調規則あるいは再生信号のもつ正常な特性に違反
する部分が生じたことを検出し、これに対し抽出された
残りの各データ成分に基づいて訂正処理を施すようにし
たものである。

（作用） そして、上記のような構成によれば、抽出した各データ
のうち、第１の基準レベルとの比較データ成分に、デジ
タルデータに施された所定の変調規則あるいは再生信号
のもつ正常な特性に違反する部分が生じたことを検出し
て、抽出された残りの各データ成分に基づいて訂正する
ようにしたので、正確なデジタルデータの生成を妨げる
種々の要因が発生しても、それらの要因に影響されるこ
となく正確なデジタルデータの生成を行なうことができ
るようになるものである。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第11図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
述べる。すなわち、前記等化回路20から出力される等化
データは、レベル比較回路22,23によって基準レベル＋V
1,−V1とレベル比較されるだけでなく、レベル比較回路
32,33によって上記基準レベル＋V1,−V1よりもゼロレベ
ルに近い正負一対の基準レベル＋V2,−V2とそれぞれレ
ベル比較されるとともに、レベル比較回路34によって接
地レベル（ゼロレベル）とレベル比較される。

このため、上記等化回路20から、第２図（ａ）に示すよ
うな等化データが出力されたとすると、オア回路24から
は、同図（ｂ）に示すようなピーク位置検出データが出
力され、上記レベル比較回路32,33から出力される各比
較データの論理和をとるオア回路35からは、同図（ｃ）
に示すようなピーク位置検出データが出力されるように
なる。また、上記レベル比較回路34からは、第２図
（ｄ）に示すような比較データが出力されるようにな
る。

そして、上記各オア回路24,35から出力される各ピーク
位置検出データ及びレベル比較回路34から出力される比
較データは、それぞれラッチ回路36の入力端D1〜D3に供
給される。このラッチ回路36は、前記PLL回路29から出
力される第２図（ｅ）に示すビット同期クロックの立上
りで、その入力端D1〜D3に供給された各データをそれぞ
れ抽出し、各出力端Q1〜Q3から出力するものである。

このため、上記ラッチ回路36の出力端Q1〜Q3からは、そ
れぞれ第２図（ｆ）〜（ｈ）に示すようなデジタルデー
タが発生されるようになる。ここで、以下、ラッチ回路
36の出力端Q1,Q2から出力されるデジタルデータを、そ
れぞれ第１候補データ及び第２候補データと称し、ラッ
チ回路36の出力端Q3から出力されるデジタルデータを、
等化データの正負極性を示す極性データと称することに
する。

上記のようにして生成された第1,第２候補データ及び極
性データは、制御回路37に供給されて最終的なデジタル
データの生成に供される。この制御回路37は、第３図に
示すように、読み出し専用記憶回路（以下ROMという）3
8〜41,セレクタ回路42〜44,D−FF回路45〜55及び排他的
論理和回路（以下EX−オア回路という）56,57より構成
されている。

そして、上記制御回路37は、入力端子58〜60に前記第1,
第２候補データ及び極性データがそれぞれ供給されるこ
とにより、第１候補データを基準として、この第１候補
データの後述する変調規則や等化データの正常な特性に
違反する部分等を検出し、第２候補データ及び極性デー
タに基づいて第１候補データに訂正処理を施して、最終
的なデジタルデータを生成し出力端子61から出力させる
ものである。

すなわち、前記A/D変換回路12から出力されるデジタル
データは、信号処理回路13で変調データに変換されるも
のであるが、この変調方式は、データビット間隔をＴと
すると、極性反転間隔が1T,2T,3Tのいずれかにはいるよ
うにデジタルデータを変調するもので、例えば4/5変調
方式が用いられている。このため、上記第１候補データ
は、正常に得られていれば、その極性反転間隔が1T〜3T
の範囲内にはいるという変調規則が施されているもので
ある。

また、上記等化データは、記録データの立上りで正のピ
ークレベルとなり、記録データの立下りで負のピークレ
ベルとなるため、正常ならば、正のピークレベルと負の
ピークレベルとが交互に発生されるという特性を有して
いるものである。

このため、上述したような第１候補データの変調規則や
等化データの正常な特性に違反する部分等を検出し、第
１候補データに訂正処理を施すことにより、正確なデジ
タルデータを得ることができるものである。

ここで、上記各ROM38〜41には、次表に示すような変換
テーブルがそれぞれ記憶されている。これら変換テーブ
ルは、上記した訂正動作を制御回路37が行なえるよう
に、変調規則や等化データの特性等を考慮して設定され
たものである。

また、上記セレクタ回路42〜44は、ROM38の出力端D1,D0
が“0,0"のとき入力端“0"に供給されるデータを出力
し、出力端D1,D0が“0,1"のとき入力端“1"に供給され
るデータを出力し、出力端D1,D0が“1,0"のとき入力端
“2"に供給されるデータを出力し、出力端D1,D0が“1,
1"のとき入力端“3"に供給されるデータを出力するもの
である。

さらに、各Ｄ−FF回路45〜55は、前記PLL回路29から出
力されるビット同期クロックに同期してラッチ動作を行
なうものである。

ここで、上記入力端子58に第２図（ｆ）に示す第１候補
データが供給されると、ROM38の出力端D1,D0が“0,0"で
あるとすると、各セレクタ回路42〜44が入力端“0"に供
給されたデータを出力するので、ROM38のアドレスA3〜A
0は、第２図（ｉ）に示すように、“1,0,0,1"となる。
そして、この制御回路37は、上記“1,0,0,1"なる第１候
補データが正しいか否かを、第２候補データ及び極性デ
ータに基づいて判別する処理を行なうものである。

すなわち、上記第２候補データは、そのＨレベル期間が
等化データの正負のピークレベル位置を示しており、極
性データは、Ｈレベルで等価データが正領域にあること
を示し、Ｌレベルで等化データが負領域にあることを示
している。このため、第２候補データと極性データとか
ら、ROM38のアドレスA3に供給される。“1"は、等化デ
ータの正のピークレベル位置に対応することが判別さ
れ、ROM38のアドレスA0に供給される“1"は、等化デー
タの負のピークレベル位置に対応することが判別され
る。

このため、前述した等化データの正負のピークレベルが
交互に発生されるという条件は満たされていることがわ
かる。

しかしながら、ROM38のアドレスA2,A1に供給される“0,
0"なるデータに対しては、等化データに負のピークレベ
ル及び正のピークレベルが存在していたにもかかわら
ず、レベルが低くて検出されなかったという可能性があ
り、本当は“1,1"ではないかという疑いがある。

そこで、再び、第２候補データ及び極性データに基づい
て、上記“0,0"の部分に等化データの正負のピークレベ
ルが存在するか否かが判別される。そして、この場合に
は、ピークレベルが存在しないので、結局この“1,0,0,
1"という第１候補データは正確なデジタルデータとして
出力端子61に出力されるものである。

以上の動作を制御回路37は行なうものであるが、実際に
は、ROM38のアドレスA3〜A0に“1,0,0,1"なる第１候補
データが供給されると、その出力端D1,D0は“1,0"とな
り、セレクタ回路42〜44が入力端“2"に供給されたデー
タを出力するようになる。

そして、上述した判別結果が出揃った状態では、ROM40
のアドレスA5〜A0には“1,1,1,1,0,0"なるデータが供給
されるので、その出力端D1,D0からは“0,0"なるデータ
が出力される。このため、第１候補データは訂正される
ことなく、そのまま出力端子61に出力されるものであ
る。

次に、第２図（ｊ）に示すように、ROM38のアドレスA3
〜A0に“1,0,1,0"なる第１候補データが供給されると、
上記と同様に第２候補データ及び極性データから、等化
データの特性が判別される。この場合、ROM38のアドレ
スA3,A1に供給された“1"は、共に等化データの負のピ
ークレベルに対応していることが判別される。このよう
に、負のピークレベルが連続して発生されることは、等
化データの特性に違反するので、この第１候補データ
“1,0,1,0"は誤りであると判別される。

また、第２候補データ及び極性データをみると、上記第
１候補データ“1,0,1,0"の“1"と“1"との間には、等化
データの正のピークレベルが検出されており、第１候補
データ“1,0,1,0"の“1"と“1"との間のデータ“0"は
“1"であると判別され訂正処理が行なわれて、第２図
（ｋ）に示すような正確なデジタルデータが生成される
ものである。

すなわち、上記制御回路37上では、ROM38のアドレスA3
〜A0に“1,0,1,0"なる第１候補データが供給されると、
その出力端D1,D0は“0,1"となり、セレクタ回路42〜44
が入力端“1"に供給されたデータを出力するようにな
る。そして、上述した判別結果が出揃った状態では、RO
M39のアドレスA1,A0には“0,0"なるデータが供給される
ので、その出力端D0からは“1"なるデータが出力され
る。このため、第１候補データ“1,0,1,0"の“1"と“1"
との間のデータ“0"は、“1"に訂正されるものである。

なお、第１候補データが“1,0,1,1"であっても、第２候
補データ及び極性データが上記と同じ条件であれば、同
様な訂正処理が行なわれるものである。

以上に、第１候補データが“1,0,1,＊”及び“1,0,0,1"
なる２種類のパターンになった場合について、それぞれ
説明したが、第１候補データの各パターンに対して、第
２候補データ及び極性データがそれぞれどのような状態
のとき、どのような訂正処理が行なわれるかを、第４図
及び第５図にそれぞれ示している。なお、第４図及び第
５図中点線で示す波形は理想的な等化データを示してお
り、※印は“1"または“0"どちらでもよく、☆印は極性
によっては“1"でもよいことを示している。

また、第１候補データは、前述した変調規則により、そ
の極性反転間隔が1T〜3Tの範囲にはいるようになされて
いる。このため、“0"が３つ以上続くことはないはずで
ある。そこで、上記制御回路37は、上記した２種類のパ
ターンに加えて、第１候補データが“1,0,0,0"なるパタ
ーンになったことを検出して、上記と同様な訂正処理を
行なうことができるようになされている。

第６図は、第１候補データが“1,0,0,0"なるパターンの
ときの、第２候補データ及び極性データがそれぞれどの
ような状態のとき、どのような訂正処理が行なわれるか
を示しているものである。

なお、上記実施例において、再生信号にDC（直流）オフ
セット成分が含まれている場合、レベル比較する前に予
めそのDCオフセット成分を取り除くか、あるいは第１図
及び第２図に示した基準レベル±V1,±V2をそれぞれDC
オフセット成分を考慮してシフトすることになる。ま
た、極性データを生成するためのレベル比較回路34にお
ける比較は、比較レベルを純粋なゼロレベルとする必要
はなく、ゼロレベル（あるいは中間レベル）に近いとこ
ろの、例えば上記の基準レベル＋V2あるいは−V2と比較
（レベル比較回路32あるいは33の出力を代用）しても構
わない。さらに、上記の第１候補データ，第２候補デー
タ及び極性データを抽出するためのクロックは、上記の
ような再生信号から生成されたビット同期クロックに限
らず、例えばデータレートよりも非常に高いレートの非
同期クロックでもよく、また再生信号と共にクロック信
号も再生されるような記録再生方式であれば、再生され
たクロック信号を利用すればよい。

次に、第７図は上記実施例の変形例を示すものである。
すなわち、これは、第８図（ａ）に示す記録データの極
性反転時点に対し、同図（ｂ）に示す等化データのピー
クレベル位置がずれる、いわゆるピークシフトPSが発生
した場合に対処するようにしたものである。

この場合、オア回路24,35及びレベル比較回路34から出
力される第８図（ｃ）〜（ｅ）に示す各データを、PLL
回路29から出力される同図（ｆ）に示すビット同期クロ
ックφ１の立上りで抽出することにより、ラッチ回路36
からは同図（ｇ）に示すような第1,第２候補データ及び
極性データが出力される。

一方、上記PLL回路29からは、第８図（ｈ），（ｉ）に
それぞれ示すように、上記ビット同期クロックφ１に対
し1/4周期位相の進んだビット同期クロックφ２と、1/4
周期位相の遅れたビット同期クロックφ３が発生されて
いる。そして、これらビット同期クロックφ2,φ３の立
上りに同期させて、Ｄ−FF回路62,63により、オア回路3
5の出力データをそれぞれ抽出することにより、Ｄ−FF
回路62,63からは、第８図（ｊ），（ｋ）に示すデータ
が出力される。

ここで、上記ラッチ回路36から出力される第２候補デー
タと、Ｄ−FF回路62,63から出力されるデータとを、オ
ア回路64に論理和をとってラッチ回路65の入力端D2に供
給する。このラッチ回路65は、入力端D1,D3にラッチ回
路36から出力される第１候補データ及び極性データが供
給されているもので、PLL回路29から出力され上記ビッ
ト同期クロックφ１と1/2周期位相のずれた第８図
（ｌ）に示すビット同期クロックφ４の立上がりで、各
入力データを抽出し出力端Q1〜Q3から出力するものであ
る。

このため、ラッチ回路65の各出力端Q1〜Q3からは、第８
図（ｍ）に示すような、新たな第1,第２候補データ及び
極性データが得られ、制御回路37に出力されるようにな
る。そして、この新たな第１候補データのうち“1,0,0,
0"なるパターンが、第６図のに基づいて第８図（ｎ）
に示すように“1,0,1,1"なるデータに訂正される。

その後、上記訂正されたデータを含めた新たな第１候補
データ“1,0,1"が、第４図のに基づいて第８図（ｏ）
に示すように訂正される。さらに、この訂正されたデー
タを含めた新たな第１候補データ“1,0,0,1"が、第５図
のに基づいて第８図（ｐ）に示すように訂正され、以
下、同様な訂正動作が繰り返されて、制御回路37から第
８図（ｑ）に示すようなデジタルデータが出力されるも
のである。

そして、上記第７図に示すような構成によれば、オア回
路35から出力されるピーク位置検出データを、基準とな
るビット同期クロックφ１と、その前後に位相のずれた
ビット同期クロックφ2,φ３とで抽出するようにしたの
で、ビット同期クロックφ１のみで抽出された第２候補
データをさらに補うことができ、上記ピークシフトPSに
影響されずにより一層正確なデジタルデータの生成を行
なうことができるものである。

次に、第９図は、第１図に示した実施例のさらに他の変
形例を示すものである。すなわち、等化データを、レベ
ル比較回路66,67によって、上記基準レベル＋V2,−V2よ
りもゼロレベルに近い正負一対の基準レベル＋V3,−V3
とレベル比較し、その比較データをオア回路68で論理和
をとり、ラッチ回路69に供給するようにしたものであ
る。

このラッチ回路69は、各オア回路24,35及びレベル比較
回路34からの出力データを、オア回路68の出力データと
ともに、ビット同期クロックの立上りで抽出するもので
ある。そして、ラッチ回路69で抽出されたオア回路68の
出力データ成分は、第３候補データとなる。

この場合、第10図（ａ）に示す等化データに対して、第
１乃至第３候補データ及び極性データは、同図（ｂ）に
示すようになる。そして、制御回路37は、第１候補デー
タのうち“1,0,0,0"なるパターンを、第６図のの基づ
き第２候補データを用いて、第10図（ｃ）に示すように
“1,0,0,1"なるデータに訂正する。

その後、制御回路37は、上記訂正されたデータを含めた
新たな第１候補データ“1,0,0,0"を、第２候補データを
用いて訂正しようとするが、このときの第1,第２候補デ
ータ及び極性パターンを全て満足する組合わせが、第６
図の〜にないので訂正することができなくなる。

このとき、制御回路37は、第２候補データに代えて第３
候補データを用いて訂正処理を行なうようになる。すな
わち、第１候補データが“1,0,0,0"で、第３候補データ
が“1,1,1,0"であり、極性データが“0,1,0,0"の場合に
ついて訂正処理を行なうようになるものである。この場
合、極性データは、等化データをゼロレベル対照に折り
返して考えれば、“1,0,1,1"となるので、結局、制御回
路37は、第６図のに基づいて、第10図（ｄ）に示すよ
うに、“1,1,1,0"なるデータに訂正処理を行なうことが
できるものである。

なお、この発明は上記実施例に限定されるものではな
く。その外その要旨を逸脱しない範囲で種々変形して実
施することができる。

［発明の効果］ したがって、以上詳述したようにこの発明によれば、正
確なデジタルデータの生成を妨げる種々の要因が発生し
ても、それらの要因に影響されることなく正確なデジタ
ルデータの生成を行ない得る極めて良好なデジタルデー
タ生成装置を提供することができる。

【図面の簡単な説明】

第１図及び第２図はそれぞれこの発明に係るデジタルデ
ータ生成装置の一実施例を示すブロック構成図及びその
動作を説明するためのタイミング図、第３図は同実施例
の要部の具体的構成を示すブロック構成図、第４図乃至
第６図はそれぞれ等化データの各種パターンに対する訂
正処理の関係を示す図、第７図及び第８図はそれぞれ同
実施例の変形例を示すブロック構成図及びその動作を説
明するためのタイミング図、第９図及び第10図はそれぞ
れ同実施例の他の変形例を示すブロック構成図及びその
動作を説明するためのタイミング図、第11図及び第12図
はそれぞれデジタルオーディオテープレコーダの記録再
生動作に係る部分を示すブロック構成図及びその動作を
説明するためのタイミング図、第13図及び第14図はそれ
ぞれ従来のデジタルデータ生成手段の問題点を説明する
ためのタイミング図である。 11……入力端子、12……A/D変換回路、13……信号処理
回路、14……1/2分周回路、15……記録用増幅回路、16
……記録ヘッド、17……テープ、18……再生ヘッド、19
……再生用増幅回路、20……等化回路、21……データ変
換回路、22,23……レベル比較回路、24……オア回路、2
5……Ｄ−FF回路、26……微分回路、27……レベル比較
回路、28……検出回路、29……PLL回路、30……D/A変換
回路、31……出力端子、32〜34……レベル比較回路、35
……オア回路、36……ラッチ回路、37……制御回路、38
〜41……ROM、42〜44……セレクタ回路、45〜55……Ｄ
−FF回路、56,57……EX−オア回路、58〜60……入力端
子、61……出力端子、62,63……Ｄ−FF回路、64……オ
ア回路、65……ラッチ回路、66,67……レベル比較回
路、68……オア回路、69……ラッチ回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定の規則を有した変調が施されたデジタ
   ルデータが記録されている記録媒体を再生し、この再生
   された再生信号から元のデジタルデータを生成するデジ
   タルデータ生成装置において、 前記再生信号の正負の極性を示す極性データを生成する
   極性データ生成手段と、 第１の基準レベルと前記再生信号とのレベルを比較し出
   力する第１のレベル比較手段と、 前記第１の基準レベルとは異なる第２の基準レベルと前
   記再生信号とのレベルを比較し出力する第２のレベル比
   較手段と、 前記第1,第２のレベル比較手段および前記極性データ生
   成手段から出力される出力信号を所定のクロックに同期
   させて、それぞれ第1,2,3の抽出信号を出力する抽出手
   段と、 前記第１の抽出信号が前記変調規則と異なるとき前記第
   １の抽出信号を前記第2,3の抽出信号に応じて訂正する
   訂正手段とを備えたことを特徴とするデジタルデータ生
   成装置。