JPH0688955A - アナログ液晶表示装置 - Google Patents
アナログ液晶表示装置Info
- Publication number
- JPH0688955A JPH0688955A JP23944392A JP23944392A JPH0688955A JP H0688955 A JPH0688955 A JP H0688955A JP 23944392 A JP23944392 A JP 23944392A JP 23944392 A JP23944392 A JP 23944392A JP H0688955 A JPH0688955 A JP H0688955A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- analog
- output
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】小電力タイプのオペアンプを使用できるように
してより一層の省電力化を図ることを目的とする。 【構成】画像データに相当するアナログ電圧を画素単位
にラッチするラッチ手段と、該ラッチ手段の出力電圧で
液晶表示パネルのデータラインを駆動する出力バッファ
と、を備えるアナログ液晶表示装置において、前記デー
タラインに流入または流出する駆動電流を検出する電流
検出手段と、該電流検出手段の出力に応答して前記デー
タラインと定電位電源との間をオン／オフするスイッチ
手段と、を設けたことを特徴とする。
してより一層の省電力化を図ることを目的とする。 【構成】画像データに相当するアナログ電圧を画素単位
にラッチするラッチ手段と、該ラッチ手段の出力電圧で
液晶表示パネルのデータラインを駆動する出力バッファ
と、を備えるアナログ液晶表示装置において、前記デー
タラインに流入または流出する駆動電流を検出する電流
検出手段と、該電流検出手段の出力に応答して前記デー
タラインと定電位電源との間をオン／オフするスイッチ
手段と、を設けたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ液晶表示装置
に関し、特に、データドライバの省電力化を意図したア
ナログ液晶表示装置に関する。一般に、可搬型パーソナ
ルコンピュータの電力消費は、液晶表示装置のバックラ
イトやデータドライバでその多くが費やされており、電
池寿命を延ばすためにもこの部分の省電力化が急務とな
っている。
に関し、特に、データドライバの省電力化を意図したア
ナログ液晶表示装置に関する。一般に、可搬型パーソナ
ルコンピュータの電力消費は、液晶表示装置のバックラ
イトやデータドライバでその多くが費やされており、電
池寿命を延ばすためにもこの部分の省電力化が急務とな
っている。
【０００２】
【従来の技術】従来、データドライバの電力消費を抑え
るために、必要時以外にはデータドライバ（詳細にはデ
ータドライバに含まれる出力バッファ）の動作を停止、
又は省電力動作させるようにした技術が知られている。
図７は従来の液晶表示装置のブロック図である。この図
において、１は制御回路部、２は電源回路部、３はスキ
ャンドライバ、４は液晶表示パネル、５はデータドライ
バである。なお、ＶINは画像データに相当するアナログ
電圧、ＣＫは画素クロック、ＣＴ1 〜ＣＴ3 は制御信
号、ＶDD、ＶEEは電源電圧、ＶON／ＶOFFは液晶のオン
／オフ電圧、ＶCOMMは対向電極電圧である。
るために、必要時以外にはデータドライバ（詳細にはデ
ータドライバに含まれる出力バッファ）の動作を停止、
又は省電力動作させるようにした技術が知られている。
図７は従来の液晶表示装置のブロック図である。この図
において、１は制御回路部、２は電源回路部、３はスキ
ャンドライバ、４は液晶表示パネル、５はデータドライ
バである。なお、ＶINは画像データに相当するアナログ
電圧、ＣＫは画素クロック、ＣＴ1 〜ＣＴ3 は制御信
号、ＶDD、ＶEEは電源電圧、ＶON／ＶOFFは液晶のオン
／オフ電圧、ＶCOMMは対向電極電圧である。
【０００３】データドライバ５は、１スキャンラインを
構成する各画素ごとのラッチタイミングを指定する信号
ＴＭi （ｉは１、２、３、……ｎ：ｎは１スキャンライ
ンの画素数）を発生するシフトレジスタ５ａと、該信号
ＴＭi に応答してアナログ電圧ＶINを順次にラッチする
前段アナログラッチ部５ｂと、前段アナログラッチ部５
ｂにラッチされた１スキャンライン分のアナログ電圧Ｖ
INを取り込んでラッチすると共にスキャンラインごとに
出力する後段アナログラッチ部５ｃと、後段アナログラ
ッチ部５ｃの出力電圧で液晶表示パネル４のデータライ
ンＤＬi を駆動する出力バッファ５ｄと、を備える。
構成する各画素ごとのラッチタイミングを指定する信号
ＴＭi （ｉは１、２、３、……ｎ：ｎは１スキャンライ
ンの画素数）を発生するシフトレジスタ５ａと、該信号
ＴＭi に応答してアナログ電圧ＶINを順次にラッチする
前段アナログラッチ部５ｂと、前段アナログラッチ部５
ｂにラッチされた１スキャンライン分のアナログ電圧Ｖ
INを取り込んでラッチすると共にスキャンラインごとに
出力する後段アナログラッチ部５ｃと、後段アナログラ
ッチ部５ｃの出力電圧で液晶表示パネル４のデータライ
ンＤＬi を駆動する出力バッファ５ｄと、を備える。
【０００４】ここに、出力バッファ５ｄは、一般に１ス
キャンラインを構成する画素数分の大電力タイプのオペ
アンプＯＰi を有しており、このオペアンプＯＰi の動
作期間を必要最小限とすることによって省電力化を図っ
ている。
キャンラインを構成する画素数分の大電力タイプのオペ
アンプＯＰi を有しており、このオペアンプＯＰi の動
作期間を必要最小限とすることによって省電力化を図っ
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来のアナログ液晶表示装置にあっては、オペアンプＯ
Ｐi の動作許容期間をワーストケースを考慮した一定の
時間に設定していたため、データラインＤＬi の駆動が
完了した後も、わずかではあるがオぺアンプＯＰ i の動
作が継続されてしまい、この継続期間中のオペアンプＯ
Ｐi の内部電流（大電力タイプであるから内部電流も相
当に大きい）によって、無駄な電力消費を生じるといっ
た解決すべき課題があった。 ［目的］そこで、本発明は、小電力タイプのオペアンプ
を使用できるようにしてより一層の省電力化を図ること
を目的とする。
従来のアナログ液晶表示装置にあっては、オペアンプＯ
Ｐi の動作許容期間をワーストケースを考慮した一定の
時間に設定していたため、データラインＤＬi の駆動が
完了した後も、わずかではあるがオぺアンプＯＰ i の動
作が継続されてしまい、この継続期間中のオペアンプＯ
Ｐi の内部電流（大電力タイプであるから内部電流も相
当に大きい）によって、無駄な電力消費を生じるといっ
た解決すべき課題があった。 ［目的］そこで、本発明は、小電力タイプのオペアンプ
を使用できるようにしてより一層の省電力化を図ること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、画像データに相当するアナログ電圧を画
素単位にラッチするラッチ手段と、該ラッチ手段の出力
電圧で液晶表示パネルのデータラインを駆動する出力バ
ッファと、を備えるアナログ液晶表示装置において、前
記データラインに流入または流出する駆動電流を検出す
る電流検出手段と、該電流検出手段の出力に応答して前
記データラインと定電位電源との間をオン／オフするス
イッチ手段と、を設けたことを特徴とする。
成するために、画像データに相当するアナログ電圧を画
素単位にラッチするラッチ手段と、該ラッチ手段の出力
電圧で液晶表示パネルのデータラインを駆動する出力バ
ッファと、を備えるアナログ液晶表示装置において、前
記データラインに流入または流出する駆動電流を検出す
る電流検出手段と、該電流検出手段の出力に応答して前
記データラインと定電位電源との間をオン／オフするス
イッチ手段と、を設けたことを特徴とする。
【０００７】
【作用】本発明では、データラインへの駆動電流のほと
んどがスイッチ手段を介して供給されるので、出力バッ
ファは残余の少ない駆動電流だけを負担すればよくな
る。したがって、出力バッファを小電力タイプのオペア
ンプとすることができ、無駄な電力消費を抑えてより一
層の省電力化を図ることができる。
んどがスイッチ手段を介して供給されるので、出力バッ
ファは残余の少ない駆動電流だけを負担すればよくな
る。したがって、出力バッファを小電力タイプのオペア
ンプとすることができ、無駄な電力消費を抑えてより一
層の省電力化を図ることができる。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１〜図６は本発明に係るアナログ液晶表示装置
の一実施例を示す図である。まず、構成を説明する。図
１において、２０は外部からの画素クロックＣＫやアナ
ログ画像データＶIN等をバッファリングすると共に画素
クロックＣＫに同期した各種の制御信号（ＣＴ1 、ＣＴ
2 、……）を発生する制御回路部、２１は装置各部に必
要な各種電源電圧（例えば高電位側電源ＶDD、低電位側
電源ＶEE、液晶オン／オフ電圧ＶON／ＶOFF 、対向電極
電圧ＶCOMM等）を発生する電源回路部、２２は制御信号
ＣＴ2 に同期して多数のスキャンラインＳＬ1 、Ｓ
Ｌ2 、……ＳＬm に順次に液晶オン／オフ電圧ＶON／Ｖ
OFF を印加するスキャンドライバ、２３は多数のスキャ
ンラインＳＬ1 、ＳＬ2 、……とデータラインＤＬ1 、
ＤＬ 2 、……の交点に選択トランジスタ２３ａと液晶セ
ル２３ｂを接続して構成する液晶表示パネル、２４はデ
ータドライバ、２５は補助バッファである。
する。図１〜図６は本発明に係るアナログ液晶表示装置
の一実施例を示す図である。まず、構成を説明する。図
１において、２０は外部からの画素クロックＣＫやアナ
ログ画像データＶIN等をバッファリングすると共に画素
クロックＣＫに同期した各種の制御信号（ＣＴ1 、ＣＴ
2 、……）を発生する制御回路部、２１は装置各部に必
要な各種電源電圧（例えば高電位側電源ＶDD、低電位側
電源ＶEE、液晶オン／オフ電圧ＶON／ＶOFF 、対向電極
電圧ＶCOMM等）を発生する電源回路部、２２は制御信号
ＣＴ2 に同期して多数のスキャンラインＳＬ1 、Ｓ
Ｌ2 、……ＳＬm に順次に液晶オン／オフ電圧ＶON／Ｖ
OFF を印加するスキャンドライバ、２３は多数のスキャ
ンラインＳＬ1 、ＳＬ2 、……とデータラインＤＬ1 、
ＤＬ 2 、……の交点に選択トランジスタ２３ａと液晶セ
ル２３ｂを接続して構成する液晶表示パネル、２４はデ
ータドライバ、２５は補助バッファである。
【０００９】データドライバ２４は、シフトレジスタ
（図７の符号５ａ参照）、前段アナログラッチ部（図７
の符号５ｂ参照）、後段アナログラッチ部（図７の符号
５ｃ参照）および出力バッファ（図７の符号５ｄ参照）
から構成されている。以下、図７で説明すると、、シフ
トレジスタ５ａは、制御信号ＣＴ1 を順次にシフトして
１スキャンラインを構成する各画素に対応するタイミン
グ信号ＴＭi （ｉは１、２、３、……ｎ：ｎは１スキャ
ンラインの画素数）を生成するものであり、また、前段
アナログラッチ部５ｂは、１スキャンラインを構成する
画素数分のアナログラッチ回路（図示略）を含み、タイ
ミング信号ＴＭi に従ってアナログ画像データＶINを１
画素単位にサンプリングすると共にそのサンプリングデ
ータを１スキャンライン分まとめて出力するものであ
る。また、後段アナログラッチ部５ｃは、前段アナログ
ラッチ部５ｂからの１スキャンライン分の画像データに
相当するアナログ電圧をラッチするものであり、出力バ
ッファ５ｄは画素数分のオペアンプを含み、補助バッフ
ァ２５と共に、後段アナログラッチ部５ｃにラッチされ
た１スキャンライン分のアナログ電圧で液晶表示パネル
（図１の符号２３参照）の各データラインＤＬ1 、ＤＬ
2 、……を駆動するものである。前段アナログラッチ部
５ｂと後段アナログラッチ部５ｃは一体として発明の要
旨に記載のラッチ手段を構成する。
（図７の符号５ａ参照）、前段アナログラッチ部（図７
の符号５ｂ参照）、後段アナログラッチ部（図７の符号
５ｃ参照）および出力バッファ（図７の符号５ｄ参照）
から構成されている。以下、図７で説明すると、、シフ
トレジスタ５ａは、制御信号ＣＴ1 を順次にシフトして
１スキャンラインを構成する各画素に対応するタイミン
グ信号ＴＭi （ｉは１、２、３、……ｎ：ｎは１スキャ
ンラインの画素数）を生成するものであり、また、前段
アナログラッチ部５ｂは、１スキャンラインを構成する
画素数分のアナログラッチ回路（図示略）を含み、タイ
ミング信号ＴＭi に従ってアナログ画像データＶINを１
画素単位にサンプリングすると共にそのサンプリングデ
ータを１スキャンライン分まとめて出力するものであ
る。また、後段アナログラッチ部５ｃは、前段アナログ
ラッチ部５ｂからの１スキャンライン分の画像データに
相当するアナログ電圧をラッチするものであり、出力バ
ッファ５ｄは画素数分のオペアンプを含み、補助バッフ
ァ２５と共に、後段アナログラッチ部５ｃにラッチされ
た１スキャンライン分のアナログ電圧で液晶表示パネル
（図１の符号２３参照）の各データラインＤＬ1 、ＤＬ
2 、……を駆動するものである。前段アナログラッチ部
５ｂと後段アナログラッチ部５ｃは一体として発明の要
旨に記載のラッチ手段を構成する。
【００１０】図２はデータドライバ２４と補助バッファ
２５の要部構成図（但し、１画素分）である。データド
ライバ２４は、出力バッファとしてのオペアンプＯＰ10
を有しており、このオペアンプＯＰ10の非反転入力（＋
入力）には、後段アナログラッチ部（図７の符号５ｃ参
照）の出力電圧ＶLTが与えられ、反転入力（−入力）に
は補助バッファ２５からの負帰還電圧ＶFBが与えられて
いる。オペアンプＯＰ 10は、一対の入力の電位差がゼロ
となるように、すなわちノードＮの電位（ＶFB）とＶLT
がバランスするようにその出力電圧ＶO を変化させる。
２５の要部構成図（但し、１画素分）である。データド
ライバ２４は、出力バッファとしてのオペアンプＯＰ10
を有しており、このオペアンプＯＰ10の非反転入力（＋
入力）には、後段アナログラッチ部（図７の符号５ｃ参
照）の出力電圧ＶLTが与えられ、反転入力（−入力）に
は補助バッファ２５からの負帰還電圧ＶFBが与えられて
いる。オペアンプＯＰ 10は、一対の入力の電位差がゼロ
となるように、すなわちノードＮの電位（ＶFB）とＶLT
がバランスするようにその出力電圧ＶO を変化させる。
【００１１】補助バッファ２５は、オペアンプＯＰ10の
出力とデータライン（例えばＤＬ1）の間に挿入された
電流検出手段２５ａと、電流検出手段２５ａの出力側ノ
ードＮ（少なくとも電流検出手段２５ａとデータライン
ＤＬ1 の間に位置するノード）と高電位側電源ＶDDの間
に介在する第１のスイッチ手段２５ｂと、同ノードＮと
低電位側電源ＶEEとの間に介在する第２のスイッチ手段
２５ｃとを備え、データラインＤＬ1 の駆動電流（容量
性負荷の充電電流＋ＩL と放電電流−ＩL の２種類）を
電流検出手段２５ａで検出し、その検出結果に従って第
１のスイッチ手段２５ｂまたは第２のスイッチ手段２５
ｃをオン／オフ制御する。ノードＮの電位が負帰還電圧
ＶFBとして取り出され、オペアンプＯＰ10は、このノー
ドＮの電位（ＶFB）とＶLTとをバランスさせるようにそ
の出力電圧ＶO を変化させる。
出力とデータライン（例えばＤＬ1）の間に挿入された
電流検出手段２５ａと、電流検出手段２５ａの出力側ノ
ードＮ（少なくとも電流検出手段２５ａとデータライン
ＤＬ1 の間に位置するノード）と高電位側電源ＶDDの間
に介在する第１のスイッチ手段２５ｂと、同ノードＮと
低電位側電源ＶEEとの間に介在する第２のスイッチ手段
２５ｃとを備え、データラインＤＬ1 の駆動電流（容量
性負荷の充電電流＋ＩL と放電電流−ＩL の２種類）を
電流検出手段２５ａで検出し、その検出結果に従って第
１のスイッチ手段２５ｂまたは第２のスイッチ手段２５
ｃをオン／オフ制御する。ノードＮの電位が負帰還電圧
ＶFBとして取り出され、オペアンプＯＰ10は、このノー
ドＮの電位（ＶFB）とＶLTとをバランスさせるようにそ
の出力電圧ＶO を変化させる。
【００１２】このような構成において、データラインＤ
Ｌ1 （容量性負荷）の充電初期段階には大きな駆動電流
（充電電流＋ＩL ）が流れ、また、放電初期段階にも大
きな駆動電流（放電電流−ＩL ）が流れる。電流検出手
段２５ａは、初期段階の＋Ｉ L を検出している間だけ第
１のスイッチ手段２５ｂをオンさせ、また、初期段階の
−ＩL を検出している間だけ第２のスイッチ手段２５ｃ
をオンさせるように動作する。
Ｌ1 （容量性負荷）の充電初期段階には大きな駆動電流
（充電電流＋ＩL ）が流れ、また、放電初期段階にも大
きな駆動電流（放電電流−ＩL ）が流れる。電流検出手
段２５ａは、初期段階の＋Ｉ L を検出している間だけ第
１のスイッチ手段２５ｂをオンさせ、また、初期段階の
−ＩL を検出している間だけ第２のスイッチ手段２５ｃ
をオンさせるように動作する。
【００１３】従って、充放電の初期段階における駆動電
流（＋ＩL 、−ＩL ）は、主として第１のスイッチ手段
２５ｂまたは第２のスイッチ手段２５ｃによって供給さ
れることになり、オペアンプＯＰ10は、初期段階におけ
る残りの駆動電流と、第１のスイッチ手段２５ｂと第２
のスイッチ手段２５ｃが共にオフとなった以降の駆動電
流（充放電の後期段階における微小な電流）だけを負担
すればよいから、小電力タイプのものを使用することが
でき、無駄な電力消費を抑えてより一層の省電力化を図
ることができる。
流（＋ＩL 、−ＩL ）は、主として第１のスイッチ手段
２５ｂまたは第２のスイッチ手段２５ｃによって供給さ
れることになり、オペアンプＯＰ10は、初期段階におけ
る残りの駆動電流と、第１のスイッチ手段２５ｂと第２
のスイッチ手段２５ｃが共にオフとなった以降の駆動電
流（充放電の後期段階における微小な電流）だけを負担
すればよいから、小電力タイプのものを使用することが
でき、無駄な電力消費を抑えてより一層の省電力化を図
ることができる。
【００１４】図３は、補助バッファの具体的な構成例を
示す図である。なお、この図において、図１、図２と共
通する回路要素には同一の符号を付してある。データド
ライバ３０には、シフトレジスタ３０ａ、前段アナログ
ラッチ部３０ｂ、後段アナログラッチ部３０ｃ、オペア
ンプＯＰ10を含む出力バッファ３０ｄ、および補助バッ
ファ３０ｅが備えられている。前段アナログラッチ部３
０ｂと後段アナログラッチ部３０ｃは一体として発明の
要旨に記載のラッチ手段を構成する。なお、この図で
は、補助バッファ３０ｅをデータドライバ３０に入れて
いるが外部に設けても構わない。
示す図である。なお、この図において、図１、図２と共
通する回路要素には同一の符号を付してある。データド
ライバ３０には、シフトレジスタ３０ａ、前段アナログ
ラッチ部３０ｂ、後段アナログラッチ部３０ｃ、オペア
ンプＯＰ10を含む出力バッファ３０ｄ、および補助バッ
ファ３０ｅが備えられている。前段アナログラッチ部３
０ｂと後段アナログラッチ部３０ｃは一体として発明の
要旨に記載のラッチ手段を構成する。なお、この図で
は、補助バッファ３０ｅをデータドライバ３０に入れて
いるが外部に設けても構わない。
【００１５】補助バッファ３０ｅは、オペアンプＯＰ10
の出力とデータラインＤＬ1 の間に挿入された電流検出
手段としての抵抗Ｒ10と、ノードＮとＶDDの間に接続さ
れた第１のスイッチ手段としてのＮチャネルＭＯＳトラ
ンジスタＴN10 と、ノードＮとＶEEの間に接続された第
２のスイッチ手段としてのＰチャネルＭＯＳトランジス
タＴP10 とから構成されている。大きな駆動電流（充電
電流＋ＩL ）が流れる充電初期では、抵抗Ｒ10の両端電
圧（ＶO −ＶFB＞０）を受けてＴN10 がオンし、このＴ
N10 を介して＋ＩL の大部分が供給される。また、大き
な放電電流−Ｉ L が流れる放電初期では、抵抗Ｒ10の両
端電圧（ＶO −ＶFB＜０）を受けてＴP1 0 がオンし、こ
のＴP10 を介して−ＩL の大部分が供給される。このた
め、オペアンプＯＰ10は、＋ＩL および−ＩL の残り
と、ＴN10 およびＴP10 が共にオフとなった以降の微小
な充放電電流だけを負担すればよい。
の出力とデータラインＤＬ1 の間に挿入された電流検出
手段としての抵抗Ｒ10と、ノードＮとＶDDの間に接続さ
れた第１のスイッチ手段としてのＮチャネルＭＯＳトラ
ンジスタＴN10 と、ノードＮとＶEEの間に接続された第
２のスイッチ手段としてのＰチャネルＭＯＳトランジス
タＴP10 とから構成されている。大きな駆動電流（充電
電流＋ＩL ）が流れる充電初期では、抵抗Ｒ10の両端電
圧（ＶO −ＶFB＞０）を受けてＴN10 がオンし、このＴ
N10 を介して＋ＩL の大部分が供給される。また、大き
な放電電流−Ｉ L が流れる放電初期では、抵抗Ｒ10の両
端電圧（ＶO −ＶFB＜０）を受けてＴP1 0 がオンし、こ
のＴP10 を介して−ＩL の大部分が供給される。このた
め、オペアンプＯＰ10は、＋ＩL および−ＩL の残り
と、ＴN10 およびＴP10 が共にオフとなった以降の微小
な充放電電流だけを負担すればよい。
【００１６】図４は補助バッファの第１の変形例であ
り、バイポーラトランジスタで構成した例である。出力
バッファとしてのオペアンプＯＰ10の出力とデータライ
ン（例えばＤＬ1 ）との間に電流検出手段としての抵抗
Ｒ20を挿入し、ノードＮ（抵抗Ｒ20のＤＬ1 側のノー
ド）とＶDDの間に第１のスイッチ手段としてのＮＰＮト
ランジスタＴNPN20 を接続すると共に、同ノードＮとＶ
EEの間に第２のスイッチ手段としてのＰＮＰトランジス
タＴPNP20 を接続して構成する。これによっても、大き
な駆動電流（充電電流＋ＩL ）が流れる充電初期では、
抵抗Ｒ20の両端電圧（ＶO −ＶFB＞０）を受けてＴ
NPN20 がオンし、このＴNPN20 を介して＋ＩL の大部分
が供給される。また、大きな放電電流−ＩL が流れる放
電初期では、抵抗Ｒ20の両端電圧（ＶO −ＶFB＜０）を
受けてＴPNP20 がオンし、このＴPNP20 を介して−ＩL
の大部分が供給される。このため、オペアンプＯＰ
10は、＋ＩL および−ＩL の残りと、ＴNPN20 およびＴ
PNP20 が共にオフとなった以降の微小な充放電電流だけ
を負担すればよいから、図３の構成と同様の作用が得ら
れる。
り、バイポーラトランジスタで構成した例である。出力
バッファとしてのオペアンプＯＰ10の出力とデータライ
ン（例えばＤＬ1 ）との間に電流検出手段としての抵抗
Ｒ20を挿入し、ノードＮ（抵抗Ｒ20のＤＬ1 側のノー
ド）とＶDDの間に第１のスイッチ手段としてのＮＰＮト
ランジスタＴNPN20 を接続すると共に、同ノードＮとＶ
EEの間に第２のスイッチ手段としてのＰＮＰトランジス
タＴPNP20 を接続して構成する。これによっても、大き
な駆動電流（充電電流＋ＩL ）が流れる充電初期では、
抵抗Ｒ20の両端電圧（ＶO −ＶFB＞０）を受けてＴ
NPN20 がオンし、このＴNPN20 を介して＋ＩL の大部分
が供給される。また、大きな放電電流−ＩL が流れる放
電初期では、抵抗Ｒ20の両端電圧（ＶO −ＶFB＜０）を
受けてＴPNP20 がオンし、このＴPNP20 を介して−ＩL
の大部分が供給される。このため、オペアンプＯＰ
10は、＋ＩL および−ＩL の残りと、ＴNPN20 およびＴ
PNP20 が共にオフとなった以降の微小な充放電電流だけ
を負担すればよいから、図３の構成と同様の作用が得ら
れる。
【００１７】図５は補助バッファの第２の変形例であ
り、液晶表示パネル４０に作り込んだ例である。この例
では、オペアンプＯＰ10の出力とデータラインＤＬi の
間に電流検出手段としての抵抗Ｒ30を挿入し、抵抗Ｒ30
のデータライン側の一端とＶDDの間に第１のスイッチ手
段としてのＮチャネルＭＯＳトランジスタＴN30を接続
すると共に、抵抗Ｒ30のオペアンプ側の他端とＶEEの間
に第２のスイッチ手段としてのＮチャネルＭＯＳトラン
ジスタＴN31を接続して構成する。これによっても、大
きな駆動電流（充電電流＋ＩL ）が流れる充電初期で
は、抵抗Ｒ30の両端電圧（ＶO −ＶFB＞０）を受けてＴ
N30 がオンし、このＴN30 を介して＋ＩL の大部分が供
給される。また、大きな放電電流−ＩL が流れる放電初
期では、抵抗Ｒ30の両端電圧（ＶFB−ＶO ＞０）を受け
てＴN31 がオンし、このＴN31 を介して−ＩL の大部分
が供給される。このため、オペアンプＯＰ10は、＋ＩL
および−ＩL の残りと、ＴN30 およびＴN31 が共にオフ
となった以降の微小な充放電電流だけを負担すればよい
から、図３および図４の構成と同様の作用が得られる。
り、液晶表示パネル４０に作り込んだ例である。この例
では、オペアンプＯＰ10の出力とデータラインＤＬi の
間に電流検出手段としての抵抗Ｒ30を挿入し、抵抗Ｒ30
のデータライン側の一端とＶDDの間に第１のスイッチ手
段としてのＮチャネルＭＯＳトランジスタＴN30を接続
すると共に、抵抗Ｒ30のオペアンプ側の他端とＶEEの間
に第２のスイッチ手段としてのＮチャネルＭＯＳトラン
ジスタＴN31を接続して構成する。これによっても、大
きな駆動電流（充電電流＋ＩL ）が流れる充電初期で
は、抵抗Ｒ30の両端電圧（ＶO −ＶFB＞０）を受けてＴ
N30 がオンし、このＴN30 を介して＋ＩL の大部分が供
給される。また、大きな放電電流−ＩL が流れる放電初
期では、抵抗Ｒ30の両端電圧（ＶFB−ＶO ＞０）を受け
てＴN31 がオンし、このＴN31 を介して−ＩL の大部分
が供給される。このため、オペアンプＯＰ10は、＋ＩL
および−ＩL の残りと、ＴN30 およびＴN31 が共にオフ
となった以降の微小な充放電電流だけを負担すればよい
から、図３および図４の構成と同様の作用が得られる。
【００１８】図６は補助バッファの第３の変形例であ
り、第２のスイッチ手段を設けないようにした例であ
る。すなわち、オペアンプＯＰ20の出力とデータライン
ＤＬ1 の間に電流検出手段としての抵抗Ｒ40を挿入し、
抵抗Ｒ40のデータライン側の一端とＶDDの間に第１のス
イッチ手段としてのＮＰＮトランジスタＴNPN40 を接続
した例である。充電電流＋ＩL の大部分をＴNPN40 から
供給するが、放電電流−Ｉ L についてはオペアンプＯＰ
20の放電能力に全面的に依存する。これは、オペアンプ
ＯＰ20の放電能力を高めても電力消費が増えないからで
ある。
り、第２のスイッチ手段を設けないようにした例であ
る。すなわち、オペアンプＯＰ20の出力とデータライン
ＤＬ1 の間に電流検出手段としての抵抗Ｒ40を挿入し、
抵抗Ｒ40のデータライン側の一端とＶDDの間に第１のス
イッチ手段としてのＮＰＮトランジスタＴNPN40 を接続
した例である。充電電流＋ＩL の大部分をＴNPN40 から
供給するが、放電電流−Ｉ L についてはオペアンプＯＰ
20の放電能力に全面的に依存する。これは、オペアンプ
ＯＰ20の放電能力を高めても電力消費が増えないからで
ある。
【００１９】なお、前記の各実施例では、補助バッファ
の出力をオペアンプの入力に負帰還させているが、オペ
アンプ自身の出力を負帰還させるようにしても構わな
い。
の出力をオペアンプの入力に負帰還させているが、オペ
アンプ自身の出力を負帰還させるようにしても構わな
い。
【００２０】
【発明の効果】本発明によれば、出力バッファからデー
タラインに流入または流出する駆動電流を検出する電流
検出手段と、該電流検出手段の出力に応答してデータラ
インと定電位電源との間をオン／オフするスイッチ手段
とを設けたので、データラインに対する充放電電流の大
部分をスイッチ手段を通して供給でき、出力バッファの
負担を軽減できる。従って、出力バッファとしてのオペ
アンプに小電力タイプのものを使用できるようになり、
より一層の省電力化を図ることができる。
タラインに流入または流出する駆動電流を検出する電流
検出手段と、該電流検出手段の出力に応答してデータラ
インと定電位電源との間をオン／オフするスイッチ手段
とを設けたので、データラインに対する充放電電流の大
部分をスイッチ手段を通して供給でき、出力バッファの
負担を軽減できる。従って、出力バッファとしてのオペ
アンプに小電力タイプのものを使用できるようになり、
より一層の省電力化を図ることができる。
【図１】一実施例のブロック図である。
【図２】一実施例の要部構成図である。
【図３】一実施例の補助バッファの具体的な構成例を示
す図である。
す図である。
【図４】一実施例の補助バッファの第１の変形例を示す
図である。
図である。
【図５】一実施例の補助バッファの第２の変形例を示す
図である。
図である。
【図６】一実施例の補助バッファの第３の変形例を示す
図である。
図である。
【図７】従来例のブロック図である。
ＤＬ1 ：データライン ＯＰ10、ＯＰ20：オペアンプ（出力バッファ） Ｒ10、Ｒ20、Ｒ30、Ｒ40：抵抗（電流検出手段） ＴN10 ：ＮチャネルＭＯＳトランジスタ（第１のスイッ
チ手段） ＴP10 ：ＰチャネルＭＯＳトランジスタ（第２のスイッ
チ手段） ＴNPN20 ：ＮＰＮトランジスタ（第１のスイッチ手段） ＴPNP20 ：ＰＮＰトランジスタ（第２のスイッチ手段） ＴN30 ：ＮチャネルＭＯＳトランジスタ（第１のスイッ
チ手段） ＴN31 ：ＮチャネルＭＯＳトランジスタ（第２のスイッ
チ手段） ＴNPN40 ：ＮＰＮトランジスタ（第１のスイッチ手段） ＶDD：高電位側電源（定電位電源） ＶEE：低電位側電源（定電位電源） ＶIN：アナログ画像データ（アナログ電圧） ±ＩL ：駆動電流 ５ｂ：前段アナログラッチ部（ラッチ手段） ５ｃ：後段アナログラッチ部（ラッチ手段） ２３：液晶表示パネル ２５ａ：電流検出手段 ２５ｂ：第１のスイッチ手段（スイッチ手段） ２５ｃ：第２のスイッチ手段（スイッチ手段） ３０ｂ：前段アナログラッチ部（ラッチ手段） ３０ｃ：後段アナログラッチ部（ラッチ手段）
チ手段） ＴP10 ：ＰチャネルＭＯＳトランジスタ（第２のスイッ
チ手段） ＴNPN20 ：ＮＰＮトランジスタ（第１のスイッチ手段） ＴPNP20 ：ＰＮＰトランジスタ（第２のスイッチ手段） ＴN30 ：ＮチャネルＭＯＳトランジスタ（第１のスイッ
チ手段） ＴN31 ：ＮチャネルＭＯＳトランジスタ（第２のスイッ
チ手段） ＴNPN40 ：ＮＰＮトランジスタ（第１のスイッチ手段） ＶDD：高電位側電源（定電位電源） ＶEE：低電位側電源（定電位電源） ＶIN：アナログ画像データ（アナログ電圧） ±ＩL ：駆動電流 ５ｂ：前段アナログラッチ部（ラッチ手段） ５ｃ：後段アナログラッチ部（ラッチ手段） ２３：液晶表示パネル ２５ａ：電流検出手段 ２５ｂ：第１のスイッチ手段（スイッチ手段） ２５ｃ：第２のスイッチ手段（スイッチ手段） ３０ｂ：前段アナログラッチ部（ラッチ手段） ３０ｃ：後段アナログラッチ部（ラッチ手段）
Claims (1)
- 【請求項１】画像データに相当するアナログ電圧を画素
単位にラッチするラッチ手段と、 該ラッチ手段の出力電圧で液晶表示パネルのデータライ
ンを駆動する出力バッファと、を備えるアナログ液晶表
示装置において、 前記データラインに流入または流出する駆動電流を検出
する電流検出手段と、 該電流検出手段の出力に応答して前記データラインと定
電位電源との間をオン／オフするスイッチ手段と、を設
けたことを特徴とするアナログ液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23944392A JPH0688955A (ja) | 1992-09-08 | 1992-09-08 | アナログ液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23944392A JPH0688955A (ja) | 1992-09-08 | 1992-09-08 | アナログ液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0688955A true JPH0688955A (ja) | 1994-03-29 |
Family
ID=17044853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23944392A Withdrawn JPH0688955A (ja) | 1992-09-08 | 1992-09-08 | アナログ液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0688955A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100765514B1 (ko) * | 2006-01-09 | 2007-10-10 | 엘지전자 주식회사 | 액정 디스플레이 패널 구동 회로. |
| KR20120059351A (ko) * | 2010-11-30 | 2012-06-08 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동 방법 |
| US8373693B2 (en) | 2008-04-24 | 2013-02-12 | Mitsubishi Electric Corporation | Potential generation circuit and liquid crystal display device |
-
1992
- 1992-09-08 JP JP23944392A patent/JPH0688955A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100765514B1 (ko) * | 2006-01-09 | 2007-10-10 | 엘지전자 주식회사 | 액정 디스플레이 패널 구동 회로. |
| US8373693B2 (en) | 2008-04-24 | 2013-02-12 | Mitsubishi Electric Corporation | Potential generation circuit and liquid crystal display device |
| US8736594B2 (en) | 2008-04-24 | 2014-05-27 | Mitsubishi Electric Corporation | Potential generation circuit and liquid crystal display device |
| KR20120059351A (ko) * | 2010-11-30 | 2012-06-08 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동 방법 |
| CN102568413A (zh) * | 2010-11-30 | 2012-07-11 | 乐金显示有限公司 | 液晶显示设备及其驱动方法 |
| US9070341B2 (en) | 2010-11-30 | 2015-06-30 | Lg Display Co., Ltd. | Liquid crystal display device and driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095991B2 (en) | Power saving driving method of mobile telephone | |
| US6693614B2 (en) | LCD device | |
| US6157360A (en) | System and method for driving columns of an active matrix display | |
| US6850232B2 (en) | Semiconductor device capable of internally generating bias changing signal | |
| US4383184A (en) | Power controller | |
| JPS6224967B2 (ja) | ||
| US20040095306A1 (en) | Driving circuit for driving capacitive element with reduced power loss in output stage | |
| JP3356580B2 (ja) | 画像表示装置 | |
| CN100454362C (zh) | 显示装置的驱动电路 | |
| US20020060660A1 (en) | Display device having SRAM built in pixel | |
| JP4094328B2 (ja) | 表示装置駆動回路および表示装置駆動回路の駆動方法 | |
| JPH0688955A (ja) | アナログ液晶表示装置 | |
| US6281890B1 (en) | Liquid crystal drive circuit and liquid crystal display system | |
| US20050190139A1 (en) | Load capacity driving circuit and liquid crystal driving circuit | |
| JP2003223153A (ja) | 液晶駆動回路 | |
| JP2002140041A (ja) | 表示装置の駆動回路 | |
| JP3171950B2 (ja) | 液晶表示装置のデータドライバ | |
| US6930543B2 (en) | Bias potential generating apparatus | |
| JPH06149188A (ja) | 液晶表示装置の出力バッファ回路 | |
| US4961008A (en) | Power reduction during power down | |
| US6842073B2 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| JP2509668B2 (ja) | 電子機器 | |
| JP3313514B2 (ja) | 液晶表示装置及びその制御方法 | |
| JPH07244469A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3218168B2 (ja) | 液晶駆動用電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |