JPH0689300A - Ｌｔｉシステムのデータ処理方法 - Google Patents

Abstract

(57)【要約】 【目的】 量子化誤差及び演算誤差を排除してシステム
特性の向上を図り、加えて回路構成の縮小化とデータ処
理の高速化を実現する。 【構成】 各システム定数ｈ［ｍ］を指数部の大きさの
範囲を限定して浮動小数点表現し、かつ絶対値が一定の
大きさ以上となるシステム定数ｈ［ｍ］を複数に分割し
たシステム定数ｈ′［ｍ］、ｈ［ｍ］に変換するととも
に、各システム定数ｈ′［ｍ］、ｈ［ｍ］の仮数部ｈ
ｍ、ｈ′ｍと各入力データｘ［ｎ］を固定小数点により
乗算し、かつ同一の指数部ｐｍ、ｐ′ｍを有するシステ
ム定数ｈ′［ｍ］、ｈ［ｍ］について実行した乗算結果
を、固定小数点により加算して部分和を求めるととも
に、異なる指数部毎に求めた部分和を固定小数点により
加算して出力データｙ［ｎ］のための総和を求める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＦＩＲディジタルフィル
タ、相互相関器等のディジタル信号処理に用いて好適な
ＬＴＩ（線形時不変）システムのデータ処理方法に関す
る。

【０００２】

【従来の技術】一般に、入力データをｘ［ｎ］、インパ
ルス応答を表すシステム定数をｈ［ｍ］（ｍ＝０，１，
２…Ｎ−１）とした場合、入力データｘ［ｎ］とシステ
ム定数ｈ［ｍ］のたたみ込み演算を行う下記〔数１〕式
から出力データｙ［ｎ］を求めることができるＬＴＩシ
ステムは知られており、システム定数ｈ［ｍ］をインパ
ルス応答を表すタップ係数（フィルタ係数）とすれば、
このＬＴＩシステムはＦＩＲディジタルフィルタとな
る。

【０００３】

【数１】 なお、〔数１〕式は入力データｘ［ｎ］とシステム定数
ｈ［ｍ］の相互（自己）相関を求めることができるた
め、このＬＴＩシステムは相互（自己）相関器とみなす
こともできる。

【０００４】ところで、この種のＬＴＩシステムをＦＩ
Ｒディジタルフィルタとして構成する場合、通常、入力
データｘ［ｎ］と出力データｙ［ｎ］は固定小数点表現
されるため、タップ係数（システム定数）ｈ［ｍ］も回
路構成の小規模化及び演算処理の高速化を確保する理由
から固定小数点表現され、前記〔数１〕式は固定小数点
により演算処理（データ処理）されていた。

【０００５】図２はこのようなデータ処理を実行できる
ＦＩＲディジタルフィルタのブロック構成回路を示す。
このＦＩＲディジタルフィルタによれば、前記〔数１〕
式の演算処理が固定小数点により忠実に実行され、一つ
の出力データ（出力値）ｙ［ｎ］が求められる。以下、
図２に示すＦＩＲディジタルフィルタ５０の概要につい
て説明する。

【０００６】まず、固定小数点表現された入力データｘ
［ｎ］は第一アドレス発生器５２からの書込アドレスＡ
ｗによってＲＡＭ５１に書き込まれる。この場合、書込
アドレスＡｗは、００００_H…ＦＦＦＦ_H，００００_H…
ＦＦＦＦ_Hのようにサイクリックに生成され、その数は
最低タップ数だけ必要になる。なお、入力データｘ
［ｎ］を一旦ＲＡＭ５１に書き込む理由は、データ処理
の実行をハードウェア化する際、タップ数が多くなるに
従って回路規模も大きくなり、パイプライン処理が困難
になるためである。

【０００７】一方、ＲＡＭ５１に記憶された入力データ
ｘ［ｎ］は、第一アドレス発生器５２からの読出アドレ
スＡｏｒによって、書き込まれた順番に読み出され、乗
算機能部５３に付与される。この場合、タップ係数の数
が、例えば、２５６であれば、読出アドレスＡｏｒは、
００００_H…００ＦＦ_H，０００１_H…０１００_H，０００
２_H…０１０１_H，０００３_H…０１０２_Hのように順番に
生成される。

【０００８】他方、固定小数点表現されたタップ係数ｈ
［ｍ］は予めＲＯＭ５４に格納されており、第二アドレ
ス発生器５５からの読出アドレスＡｏｆにより順次読み
出されるとともに、乗算機能部５３に付与される。そし
て、乗算機能部５３ではタップ係数と入力データの乗
算、即ち、ｈ［ｍ］・ｘ［ｎ−ｍ］の乗算処理が実行さ
れる。また、得られた乗算結果は加算機能部５６に付与
され、乗算結果の総和、即ち、前記〔数１〕式が求めら
れる。

【０００９】なお、５７は前記〔数１〕式のΣ記号によ
る総和、即ち、出力データ（出力値）ｙ［ｎ］が得られ
る毎に加算機能部５６を初期化するセレクタ、５８は加
算機能部５６から得た加算結果を必要なビット数に丸め
る四捨五入機能部、５９は各ブロックにタイミング信号
を付与するタイミング信号発生器である。

【００１０】

【発明が解決しようとする課題】しかし、上述したＦＩ
Ｒディジタルフィルタ５０における従来のデータ処理方
法は入力データｘ［ｎ］及びタップ係数（システム定
数）ｈ［ｍ］は共に固定小数点表現により演算処理され
るため、量子化誤差や演算誤差が大きくなり、フィルタ
特性の低下を招く問題がある。

【００１１】一方、量子化誤差を低減するために、タッ
プ係数ｈ［ｍ］を浮動小数点表現するとともに、入力デ
ータｘ［ｎ］を浮動小数点表現に拡大解釈し、前記〔数
１〕式を浮動小数点表現により演算した後、固定小数点
表現に変換して出力データｙ［ｎ］を求めることも考え
られるが、このような単純な変換処理を行うだけでは、
回路規模が大きくなり、しかも、データの処理時間が長
くなるという新たな問題を生ずる。

【００１２】本発明はこのような従来の技術に存在する
課題を解決したものであり、量子化誤差及び演算誤差を
排除してシステム特性の向上を図り、加えて回路構成の
縮小化とデータ処理の高速化を実現できるＬＴＩシステ
ムのデータ処理方法の提供を目的とする。

【００１３】

【課題を解決するための手段】本発明に係るＬＴＩシス
テムのデータ処理方法は、固定小数点表現された入力デ
ータｘ［ｎ］とシステム定数ｈ［ｍ］を演算処理して固
定小数点表現された出力データｙ［ｎ］を求めるに際
し、各システム定数ｈ［ｍ］を指数部の大きさの範囲を
限定して浮動小数点表現し、かつ絶対値が一定の大きさ
以上となるシステム定数ｈ［ｍ］を複数に分割したシス
テム定数ｈ′［ｍ］、ｈ［ｍ］に変換するとともに、各
システム定数ｈ′［ｍ］、ｈ［ｍ］の仮数部ｈｍ、ｈ′
ｍと各入力データｘ［ｎ］を固定小数点により乗算し、
かつ同一の指数部ｐｍ、ｐ′ｍを有するシステム定数
ｈ′［ｍ］、ｈ［ｍ］について実行した乗算結果を、固
定小数点により加算して部分和を求めるとともに、異な
る指数部毎に求めた部分和を固定小数点により加算、例
えば、小さい指数部ｐｍ、ｐ′ｍを有するシステム定数
ｈ′［ｍ］、ｈ［ｍ］に対応する部分和から順番に加算
して出力データｙ［ｎ］のための総和を求めることを特
徴とする。

【００１４】

【作用】本発明に係るＬＴＩシステムのデータ処理方法
によれば、まず、各システム定数ｈ［ｍ］は指数部ｐｍ
の大きさの範囲を限定して浮動小数点表現し、かつ絶対
値が一定の大きさ以上となるシステム定数は複数に分割
したシステム定数ｈ′［ｍ］とｈ［ｍ］に変換する。

【００１５】システム定数をこのような浮動小数点表現
に変換する理由は次の通りである。通常、システム定数
の値をＱビット固定小数点表現した場合、ほとんどのシ
ステム定数はフルスケール値をとらずに零付近の値をと
ることが多い。このため、システム定数の上位ビットは
そのほとんどが演算処理に利用されず、結局、Ｑビット
の演算処理では極めて無駄が多くなる。

【００１６】一方、システム定数を浮動小数点表現すれ
ば、仮数部の語長が減少し、演算処理においては各ビッ
トを有効に活用できる。しかし、単に、浮動小数点表現
を用いたとしても、入出力データは固定小数点表現され
ているので、各ビットは演算処理の最終結果に寄与しな
いこともあり得る。そこで、仮数部のとり得る値の範囲
を不要に広げないために、予め、Ｑビット固定小数点表
現したシステム定数から、Ｒビットずつ取り出して浮動
小数点表現する変換方法を採用した。

【００１７】他方、システム定数における零付近の値は
部分和を求める演算処理によって、桁上がりした部分の
みが最終結果に寄与するので、仮数部の語長Ｒは入出力
データの語長よりも短くてもよい。しかし、フルスケー
ル付近の値は全ビットが最終結果に寄与し得るので、仮
数部の語長を入出力データの語長よりも短くすれば、シ
ステム定数の量子化誤差を招き、結局、正しい演算結果
を得られない。そこで、通常はＲビットの比較的短い誤
長での演算処理を行うとともに、フルスケール付近（絶
対値が２^-S以上）の値については、ＳビットとＲビット
の二つに分割して演算処理を行うようにした。

【００１８】なお、システム定数を浮動小数点表現し、
かつ上述した手法により演算処理を行った場合には、フ
ルスケール付近の値は重複して演算処理されることにな
るが、フルスケール近辺の値をとるシステム定数は全シ
ステム定数の数に比べて極めて少ないため、演算時間へ
の影響は極めて少ない。よって、高精度の高速演算処理
が実現される。

【００１９】次に、本発明に係るデータ処理方法に基づ
く具体的処理手順について述べる。まず、│ｈ［ｍ］│
の最大値を１−２^-Q（Ｑ：正の整数）に正規化する。次
いで、│ｈ［ｍ］│を直線量子化するとともに、Ｑビッ
ト固定小数点で表現し、これを^〜ｈ［ｍ］とする。な
お、^〜ｈ［ｍ］におけるビットの重みは上位から下位に
行くに従って２^-1，２^-2，２^-3…２^-Qとなる。そして、
次に示す〜の条件に応じて^〜ｈ［ｍ］を浮動小数点
表現する。なお、以下に記載する「ＩＮＴ（）」は（）
内の値を越えない最大の整数を表している。

【００２０】 ^〜ｈ［ｍ］＜２^-Q+R（Ｒ：０＜Ｒ＜Ｑ
となる整数）のとき、この場合、指数部ｐｍ＝−Ｑ、仮
数部ｈｍ＝ＩＮＴ（ｈ［ｍ］／２^pm）とし、^〜ｈ［ｍ］
≒ｈｍ×２^pmとする。仮数部ｈｍはＲビットで表現さ
れ、ｈ［ｍ］が負値を取り得るときは、ｈｍに符号ビッ
トを付加してＲ＋１ビットで表現する。

【００２１】 ２^-Q+R≦^〜ｈ［ｍ］＜２^-S（Ｓ：０＜
Ｓ＜Ｑとなる整数）のとき、この場合、指数部ｐｍ＝Ｉ
ＮＴ（log₂│ｈ［ｍ］│）−Ｒ＋１、仮数部ｈｍ＝ＩＮ
Ｔ（ｈ［ｍ］／２^pm）とし、^〜ｈ［ｍ］≒ｈｍ×２^pmと
する。なお、仮数部ｈｍのビット数はに準ずる。

【００２２】 ^〜ｈ［ｍ］＞２^-Sのとき、この場合、
指数部ｐ′ｍ＝−Ｓ、仮数部ｈ′ｍ＝ＩＮＴ（ｈ［ｍ］
／２^pm）のシステム定数と、指数部ｐｍ＝ＩＮＴ（log₂
｛│ｈ［ｍ］│−ｈｍ×２^-S｝）−Ｒ＋１（ｐｍ≦−Ｑ
であればｐｍ＝−Ｑ）、仮数部ｈｍ＝ＩＮＴ（ｈ［ｍ］
／２^pm）のシステム定数の二つで表現する。即ち、^〜ｈ
［ｍ］≒ｈ′ｍ×２^p′^m＋ｈｍ×２^pmとする。この場
合、仮数部ｈ′ｍはＳビットで表現され、ｈｍと同様
に、ｈ［ｍ］が負値を取り得るときは、符号ビットを付
加してＳ＋１ビットで表現する。

【００２３】以上の浮動小数点表現方法は、Ｑビットの
システム定数からは最も高い精度でＲビットを取り出せ
るとともに、絶対値の大きいシステム定数からはＳビッ
トとＲビットの双方を取り出せることを意味する。

【００２４】一方、上述した浮動小数点表現により、
〔数１〕式は下記〔数２〕式に書き替えることができ、
本発明のデータ処理方法ではこの〔数２〕式が利用され
る。

【００２５】

【数２】 なお、〔数２〕式における下記〔数３〕はｐｍ＝−Ｑと
なるｍに対するｈｍ・ｘ［ｎ−ｍ］の部分和を意味す
る。

【００２６】

【数３】 よって、〔数２〕式により出力データを得るための演算
処理を行うことができる。この場合、データ処理の高速
化と回路の簡略化のために次の手順で演算処理を行う。
まず、同一の指数部を有するシステム定数について実行
した乗算結果毎に各乗算結果を加算した部分和、即ち、
〔数３〕を固定小数点演算により求める。次に、求めた
部分和を指数部ｐｍの小さい順番に加算して総和、即
ち、〔数２〕式のｙ［ｎ］を固定小数点演算により求め
る。この場合、指数部ｐｍ＝−Ｑの部分和のビットを下
位側へ１ビットシフトし、指数部ｐｍ＝−Ｑ＋１の部分
和に加算し、さらに、この部分和のビットを下位側へ１
ビットシフトし、指数部ｐｍ＝−Ｑ＋２の部分和に加算
するというように、順次各部分和を加算して総和を求め
る。

【００２７】このような加算処理はビットシフトによっ
て小数点位置を揃える処理を含むため、疑似浮動小数点
演算と呼ぶこともでき、特に、部分和を指数部ｐｍの小
さい順番に加算することにより演算誤差を低減できる。

【００２８】

【実施例】次に、本発明に係る好適な実施例を挙げ、図
面に基づき詳細に説明する。

【００２９】まず、本発明に係るデータ処理方法を実施
できるＬＴＩシステムの構成について図１を参照して説
明する。なお、実施例はＬＴＩシステムの一例としてＦ
ＩＲディジタルフィルタを示す。

【００３０】図１中、１はＦＩＲディジタルフィルタで
あり、入力データｘ［ｎ］の入力部２と出力データｙ
［ｎ］の出力部３を備える。ディジタルフィルタ１にお
いて、４はＲＡＭであり、入力部２から入力する入力デ
ータｘ［ｎ］を記憶する。また、５は第一アドレス発生
器であり、ＲＡＭ４に入力データｘ［ｎ］を書き込む際
の書込アドレスＡｗを生成するとともに、ＲＡＭ４から
読み出す際の読出アドレスＡｒを生成する。この場合、
読出アドレスＡｒは最新の書込アドレスＡｗに応じて、
前記〔数２〕式の演算を実行できるように入力データｘ
［ｎ］の読み出しを行う。即ち、具体的には、指数部ｐ
ｍ＝−Ｑとなる仮数部ｈｍを乗じる入力データｘ［ｎ］
を順次読み出し、この後、指数部ｐｍ＝−Ｑ＋１となる
仮数部ｈｍを乗じる入力データｘ［ｎ］を順次読み出
し、この後、指数部ｐｍ＝−Ｑ＋２となる仮数部ｈｍを
乗じる入力データｘ［ｎ］を順次読み出し、以下、順番
に同様の読み出しを行う。

【００３１】一方、６はＲＯＭでありシステム定数ｈ
［ｍ］であるタップ係数（フィルタ係数）の仮数部ｈ
ｍ、ｈ′ｍが格納されている。この場合、仮数部ｈｍ、
ｈ′ｍは前記“作用”の欄で述べた条件に基づいて予め
設定される。また、仮数部ｈｍ、ｈ′ｍはＲＡＭ４から
読み出された入力データｘ［ｎ］との乗算が容易となる
順番に格納される。なお、指数部ｐｍの格納は不要なた
め、ＲＯＭの小容量化が図られる。また、７は第二アド
レス発生器であり、ＲＯＭ６から目的の仮数部ｈｍを読
み出すための読出アドレスＡｆを生成する。

【００３２】他方、８は乗算機能部であり、タップ係数
の仮数部と入力データの乗算、即ち、ｈｍ・ｘ［ｎ−
ｍ］を固定小数点により演算処理する。また、９は第一
加算機能部であり、同一の指数部ｐｍを有するタップ係
数について実行した乗算結果毎に各乗算結果を加算した
前記〔数３〕で示す部分和、即ち、Σｈｍ・ｘ［ｎ−
ｍ］を固定小数点により演算処理する。なお、１０はΣ
記号による総和が求められる毎に、第一加算機能部９を
初期化するセレクタである。

【００３３】また、１１は第二加算機能部であり、第一
加算機能部９から得られる前記〔数３〕で示す部分和を
全て加算した総和を固定小数点により演算する。なお、
１２は〔数３〕の総和、即ち、前記〔数２〕式における
ｙ［ｎ］が求められる毎に、第二加算機能部１１を初期
化するセレクタである。一方、１３は第二加算機能部１
１の出力を１ビット下位側にシフトするためのシフトビ
ット部である。このシフトビット部１３は回路素子を必
要としない配線のみで実現できる。

【００３４】その他、１４は第二加算機能部１１から得
る加算結果に対して利得補正定数を乗じる利得補正機能
部及び利得補正された値を必要な語長に変換して出力デ
ータとする四捨五入機能部を含む出力処理部である。こ
のような、利得補正機能部によりタップ係数を構成する
値を浮動小数点表現することによって生じるフィルタ利
得を補正できる。また、１５は各ブロックにタイミング
信号を付与するタイミング信号発生器である。なお、各
ブロックにおける機能はハードウェア、ソフトウェアの
いずれによっても実現できる。

【００３５】次に、本発明に係るデータ処理方法を含む
ＦＩＲディジタルフィルタ１の機能について、図１を参
照して説明する。

【００３６】まず、固定小数点表現された入力データｘ
［ｎ］は第一アドレス発生器５からの書込アドレスＡｗ
によってＲＡＭ４に書き込まれる。この場合、書込アド
レスＡｗは、従来と同様、００００_H…ＦＦＦＦ_H，００
００_H…ＦＦＦＦ_Hのようにサイクリックに生成される。

【００３７】一方、ＲＡＭ４に記憶された入力データｘ
［ｎ］は、第一アドレス発生器５からの読出アドレスＡ
ｒによって読み出され、乗算機能部８に付与される。即
ち、具体的には、ＲＡＭ４から前記〔数２〕式の演算を
実行できるところの、指数部ｐｍ＝−Ｑとなる仮数部ｈ
ｍを乗じる入力データｘ［ｎ］が順次読み出され、この
後、指数部ｐｍ＝−Ｑ＋１となる仮数部ｈｍを乗じる入
力データｘ［ｎ］が順次読み出され、この後、指数部ｐ
ｍ＝−Ｑ＋２となる仮数部ｈｍを乗じる入力データｘ
［ｎ］が順次読み出されるというように、全入力データ
ｘ［ｎ］が順番に読み出される。

【００３８】他方、ＲＯＭ６からは前記〔数２〕式の演
算を実行できるように、タップ係数の仮数部ｈｍ、ｈ′
ｍが第二アドレス発生器７からの読出アドレスＡｆによ
り予め設定された順番に読み出され、乗算機能部８に付
与される。

【００３９】そして、ＲＡＭ４から読み出さた入力デー
タｘ［ｎ］とＲＯＭ６から読み出されたタップ係数の仮
数部ｈｍ、ｈ′ｍは乗算機能部８により乗算される。即
ち、ｈｍ・ｘ［ｎ−ｍ］が固定小数点により演算処理さ
れる。この乗算結果は第一加算機能部９に付与され、同
一の指数部ｐｍを有するタップ係数について実行した乗
算結果毎に各乗算結果を加算した部分和、即ち、前記
〔数３〕が固定小数点により演算処理される。この際、
セレクタ１０により、当該〔数３〕が求められる毎に、
第一加算機能部９は初期化される。

【００４０】また、第一加算機能部９により求められた
部分和は第二加算機能部１１に付与され、前記〔数３〕
で示す部分和の総和が固定小数点により演算処理され
る。この場合、シフトビット部１３は第二加算機能部１
１の出力を１ビット下位側にシフトする機能を有し、さ
らに、セレクタ１２は一つのｙ［ｎ］が求められる毎
に、第二加算機能部１１を初期化する機能を有するた
め、第二加算機能部１１は部分和を指数部ｐｍの小さい
順番に加算して前記〔数２〕式のｙ［ｎ］を求める。具
体的には、指数部ｐｍ＝−Ｑの部分和のビットを下位側
へ１ビットシフトし、指数部ｐｍ＝−Ｑ＋１の部分和に
加算し、さらに、この部分和のビットを下位側へ１ビッ
トシフトし、指数部ｐｍ＝−Ｑ＋２の部分和に加算する
というように、順次各部分和を加算して総和を求める。

【００４１】一方、得られた前記〔数２〕式のｙ［ｎ］
は出力処理部１４に付与される。出力処理部１４はその
利得補正機能部により、付与された総和、即ち、前記
〔数２〕式による一つのｙ［ｎ］に利得補正定数を乗
じ、タップ係数を構成する値を浮動小数点表現すること
によって生じるフィルタ利得を補正するとともに、四捨
五入機能部により、利得補正された値を必要な語長に変
換する。よって、出力処理部１４からは固定小数点表現
された出力データが出力部３に付与される。

【００４２】以上、実施例について詳細に説明したが、
本発明はこのような実施例に限定されるものではない。
例えば、実施例はＦＩＲディジタルフィルタに適用した
場合を示したが、ディジタル自己相関器にも同様に適用
できるなど、一般的には各種ＬＴＩシステムに適用でき
る。その他、細部の構成において本発明の要旨を逸脱し
ない範囲で任意に変更できる。

【００４３】

【発明の効果】このように、本発明に係るＬＴＩシステ
ムのデータ処理方法は、各システム定数を指数部の大き
さの範囲を限定して浮動小数点表現し、かつ絶対値が一
定の大きさ以上となるシステム定数を複数に分割したシ
ステム定数に変換するとともに、各システム定数の仮数
部と各入力データを固定小数点により乗算し、かつ同一
の指数部を有するシステム定数について実行した乗算結
果を、固定小数点により加算して部分和を求めるととも
に、異なる指数部毎に求めた部分和を固定小数点により
加算して出力データのための総和を求めるようにしたた
め、量子化誤差及び演算誤差を排除してシステム特性
（フィルタ特性等）の向上を図ることができるととも
に、加えて回路構成の縮小化とデータ処理の高速化を実
現できるという顕著な効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るＬＴＩシステムの一例であるＦＩ
Ｒディジタルフィルタのブロック回路図、

【図２】従来の技術に係るＬＴＩシステムの一例である
ＦＩＲディジタルフィルタのブロック回路図、

【符号の説明】

１ ＦＩＲディジタルフィルタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 固定小数点表現された入力データとシス
   テム定数を演算処理して固定小数点表現された出力デー
   タを求めるＬＴＩシステムのデータ処理方法において、
   各システム定数を指数部の大きさの範囲を限定して浮動
   小数点表現し、かつ絶対値が一定の大きさ以上となるシ
   ステム定数を複数に分割したシステム定数に変換すると
   ともに、各システム定数の仮数部と各入力データを固定
   小数点により乗算し、かつ同一の指数部を有するシステ
   ム定数について実行した乗算結果を、固定小数点により
   加算して部分和を求めるとともに、異なる指数部毎に求
   めた部分和を固定小数点により加算して出力データのた
   めの総和を求めることを特徴とするＬＴＩシステムのデ
   ータ処理方法。
2. 【請求項２】 小さい指数部を有するシステム定数に対
   応する部分和から順番に加算して出力データのための総
   和を求めることを特徴とする請求項１記載のＬＴＩシス
   テムのデータ処理方法。
3. 【請求項３】 システム定数はＦＩＲディジタルフィル
   タのタップ係数であることを特徴とする請求項１又は２
   記載のＬＴＩシステムのデータ処理方法。