JPH0689568A

JPH0689568A - メモリ素子

Info

Publication number: JPH0689568A
Application number: JP4240419A
Authority: JP
Inventors: Hiroshi Kobayashi; 浩小林; Hiroshi Oji; 浩大路
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-09-09
Filing date: 1992-09-09
Publication date: 1994-03-29

Abstract

(57)【要約】【目的】不揮発性、大容量、高信頼性、低コストかつ
高速のアクセスが可能なメモリ、その読出し方法および
前記メモリの製法を提供する。【構成】薄膜磁性体の磁化の向きによって情報を記録
するメモリ素子が、少なくとも磁歪を有する磁性薄膜と
前記薄膜に弾性的に結合できる程度に近接した位置に配
置された圧電体薄膜とから構成されている。また、メモ
リは薄膜磁性体の磁化の向きによって情報を記録するメ
モリ素子を複数個有し、該メモリ素子の一つの記録単位
が少なくとも磁歪を有する磁性薄膜と圧電体薄膜で構成
されており、前記メモリ素子が行列状に配置され、電気
的に連結されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜磁性体の磁化の向
きによって情報を記録するメモリ素子、そのメモリ素子
を行列状に配置したメモリ、その読出し方法および前記
メモリの製法に関する。

【０００２】

【従来の技術】従来、コンピューターなどの外部記憶装
置は、ＨＤＤ、ＦＤＤなどの磁気記録あるいはＯＤＤな
どの光記録を用いている。これらの記録装置は、不揮
発、大容量、低コストという長所を有するが、読み出す
情報のある場所まで磁気ヘッドなどの読みだし機構を機
械的に移動することが必要で有り、このためにアクセス
時間の向上に限界があることや、可動部を有するため必
然的に装置の重量が重いことなどの短所を有している。

【０００３】一方、前記コンピューターなどの主記憶装
置には、高速のアクセスが可能な半導体メモリが用いら
れている。しかし、半導体メモリは小容量、高コストで
あり、その主流であるＲＡＭは記憶の保持に一定の電圧
を常に必要とする。近年、半導体メモリの短所である揮
発性を解決するためフラッシュメモリなどが開発されて
いるが、書込み回数などに制限があり、まだ信頼性が充
分でないという問題がある。

【０００４】これらの問題に対し、安定した特性を有す
る磁性薄膜を用いた磁気メモリが提案されている。たと
えば、特開平4-23293号公報に記載された磁気メモリセ
ルの一例を図14に示す。図14において、60は発熱素子、
62は磁気抵抗素子、64はスイッチングトランジスタ、66
はトランスファゲート、68は磁性薄膜、70、72、74、7
6、78、80はリード線である。情報の記録は、磁性薄膜
の磁化を上向きにするか下向きにするかで行う。

【０００５】つぎに動作について説明する。まず記録に
ついて説明する。初期状態において磁性薄膜68の磁化は
一様に上向きとする。あるセルのスイッチングトランジ
スタ64をオンすると、この部分の磁性薄膜68は加熱され
ることにより温度が上昇して保持力が下がり、ついには
反磁界の影響で磁化が反転し、下向きになる。一方、ス
イッチングトランジスタ64をオンしないセルは磁化は反
転せず、上向きのままである。このようにして任意のセ
ルの磁化を一意に決めることができ、信号の記録が可能
である。

【０００６】信号の消去は下向きの磁化のセルだけにつ
いて、特定の加熱条件下で磁区が消去する特性を利用し
て行う。

【０００７】再生は、磁化が上向きのばあいと下向きの
ばあいとで磁気抵抗素子６２に対する磁界の大きさが異
なることを利用して行う。磁界の大きさが異なる理由
は、上向きのばあいは周辺の磁化も上向きで同じ方向で
あるのに対し、下向きのばあいは周辺が上向きであるた
め磁界が弱められるからである。また磁気抵抗素子は印
加磁界により電気抵抗が変化するものであるので、抵抗
を測定することによって信号を読むことができる。

【０００８】

【発明が解決しようとする課題】しかし前記の磁性薄膜
を用いた磁気メモリでは、メモリの１セルに対し、トラ
ンジスタが２個必要であり、メモリの１セルが１トラン
ジスタ、１キャパシタで構成されている半導体メモリの
ダイナミックＲＡＭよりもさらに集積度が低くなる。ま
た、トランジスタの必要性より、メモリセルの基板はＳ
ｉなどの半導体基板が必要となり、３次元構成の大容量
メモリを実現することは容易でない。また信号が電気抵
抗の差異として現れるため、再生時には電流を流して検
出せねばならず、消費電力が大きい。

【０００９】さらに、前記磁気メモリでは、磁性薄膜は
垂直磁化膜であるが、一般に垂直磁化膜は酸化などの変
質がおこりやすく、記録のたびに加熱をすることも変質
を加速し、信頼性にも問題がある。

【００１０】本発明は、前記の諸問題を解決するために
なされたもので、不揮発性、大容量、高信頼性、低コス
トかつ高速のアクセスが可能なメモリ、その読みだし方
法および前記メモリの製法を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】本発明のメモリ素子は、
薄膜磁性体の磁化の向きによって情報を記録するメモリ
素子であって、少なくとも磁歪を有する磁性薄膜とそれ
に弾性的に結合できる程度に近接した位置に配された圧
電体薄膜とから構成されていることを特徴とするもので
ある。

【００１２】本発明の請求項２に記載のメモリは、薄膜
磁性体の磁化の向きによって情報を記録するメモリ素子
を複数個有するメモリであって、前記メモリ素子の一つ
の記録単位が少なくとも磁歪を有する磁性薄膜と圧電体
薄膜とから構成されており、前記メモリ素子が行列状に
配置され、電気的に結合されていることを特徴とするも
のである。

【００１３】本発明の請求項３に記載のメモリは、薄膜
磁性体の磁化の向きによって情報を記録するメモリ素子
を複数個有するメモリであって、前記メモリ素子の一つ
の記録単位が少なくとも磁歪を有する磁性薄膜と圧電体
薄膜とから構成されており、前記メモリ素子が行列状に
配置され、該行列状に配置されたメモリが分離層を介し
て複数段に積層されていることを特徴とするものであ
る。

【００１４】本発明の請求項４に記載のメモリは、薄膜
磁性体の磁化の向きによって情報を記録するメモリ素子
を複数個有するメモリであって、前記メモリ素子の一つ
の記録単位が少なくとも磁化容易軸が膜面の面内にあり
かつ磁歪を有する磁性薄膜と、該磁性薄膜の上部あるい
は下部に直接あるいは近接して配置され膜面の面内方向
に異方性を有する圧電体薄膜と、該圧電体薄膜の両端の
電圧を読み出す読出し回路とから構成されている複数の
メモリ素子、比較電圧を発生させる電圧発生回路、およ
び該圧電体薄膜の両端の電圧を示す信号と比較電圧を比
較する比較器を有することを特徴とするものである。

【００１５】本発明のメモリの読出し方法は、薄膜磁性
体の磁化の向きによって情報を記録するメモリ素子を複
数個有し、前記メモリ素子の一つの記録単位が少なくと
も磁歪を有する磁性薄膜と前記磁性薄膜に弾性的に結合
できる程度に近接した位置に配置された圧電体薄膜とで
構成され、前記磁歪を有する磁性薄膜に磁界を印加し、
前記磁界の印加によって誘発される歪の変化を前記圧電
体薄膜により電気信号に変換することによって信号を読
み出すことを特徴とするものである。

【００１６】本発明のメモリの製法は、薄膜磁性体の磁
化の向きによって情報を記録するメモリ素子を複数個有
し、前記メモリ素子の一つの記録単位が少なくとも磁歪
を有する磁性薄膜とそれに弾性的に結合できる程度に近
接した位置に配置された圧電体薄膜とで構成されてお
り、前記圧電体薄膜の形成方法が物理的あるいは化学的
蒸着法であり、かつ成膜方向を斜めにすることにより膜
面の面内方向に異方性を誘発させることを特徴とするも
のである。

【００１７】さらに、請求項７記載のメモリは、薄膜磁
性体の磁化の向きによって情報を記録するメモリ素子を
複数個有するメモリであって、前記メモリ素子の一つの
記録単位が少なくとも磁歪を有する磁性薄膜とそれに弾
性的に結合できる程度に近接した位置に配置された圧電
体薄膜で構成されており、前記磁歪を有する磁性薄膜が
Ｃｏ_xＦｅ_yＭ（ＭはＶ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、
Ｔｉ、Ｚｒ、Ｈｆ、ＮおよびＯから選ばれた１種類の元
素であり、０＜ｘ＜１、０＜ｙ＜１、ｘ＋ｙ≦１）、あ
るいはその酸化物で表わされる磁性膜および該磁性膜と
軟磁気特性を有する磁性膜とが積層された磁性薄膜であ
ることを特徴としている。

【００１８】

【作用】本発明のメモリ素子は、磁性薄膜の磁化の向き
により信号を記録することができ、前記磁性薄膜の磁化
により生じる磁歪効果により、磁性薄膜の歪みを弾性的
に結合された圧電体薄膜に伝達し、その圧電効果によっ
て再生電圧をうることができる。

【００１９】本発明のメモリにおいては、メモリ素子の
一つ記録単位が少なくとも磁歪を有する磁性薄膜と圧電
体薄膜とで構成されおり、前記メモリ素子が行列状に配
置されているので、前記の作用、効果と共に、メモリ素
子間の配線が単純かつ最小となり、しかも周辺回路も簡
単となる。

【００２０】本発明のメモリにおいては、メモリ素子の
一つの記録単位が少なくとも磁歪を有する磁性薄膜と圧
電体薄膜とで構成されているメモリ素子が行列状に配置
され、該行列状に配置された複数個のメモリ素子が複数
段に積層された構成により、前記の作用、効果と共に、
平面構造に較べはるかに多くのメモリ素子を単一基板上
に配置できる。

【００２１】本発明によるメモリは、メモリ素子の一つ
の記録単位が少なくとも磁化容易軸が膜面の面内にあり
かつ磁歪を有する磁性薄膜と、該磁性薄膜の上部あるい
は下部に直接あるいは近接して配置され膜面の面内方向
に異方性を有する圧電体薄膜と、該圧電体薄膜の両端の
電圧を読み出す読出し回路とで構成されている複数のメ
モリ素子、比較電圧を発生させる電圧発生回路および再
生電圧とを比較器により比較する比較器を有するので、
前記の作用、効果と共に、使用温度などの使用条件を広
くとることができ、信頼性の高いメモリとなる。

【００２２】本発明のメモリの読出し方法は、磁歪を有
する磁性薄膜に磁界を印加し、その結果誘発される歪の
変化を圧電体薄膜により電気信号に変換することによっ
て再生信号を読み出すという方法を採用しているので、
比較的簡単な構成により、信号を確実、かつ、容易に読
み出すことができる。

【００２３】本発明のメモリの製法は、圧電体薄膜の形
成方法が物理的あるいは化学的蒸着法であり、かつ成膜
方向を斜めにすることにより、膜面の面内方向に異方性
を容易に誘発させることができる。

【００２４】また、磁歪を有する磁性薄膜をＣｏ_xＦｅ_y
Ｍあるいはその酸化物とすることにより、磁歪定数が大
きくなり、小さな電流で記録、読出しができ、感度が向
上する。

【００２５】

【実施例】以下、本発明を具体的な実施例に基づいて詳
細に説明する。［実施例１］まず、本発明のメモリの一実施例を図に基
づいて説明する。図１は、本発明のメモリにおけるメモ
リ素子の一実施例の構成を示す説明図である。図１にお
いて、１は圧電体薄膜、２は磁性薄膜、３、４は電極、
５、６はセンス線、７はワード線である。図２は本実施
例におけるメモリ素子の斜視図である。図２において、
８はセンス線６とワード線７を電気的に分離するための
絶縁膜である。また、図３はこのメモリ素子を行列状に
配した４×４ビッドのメモリの構成を示す説明図であ
る。図３において、11はメモリ素子、11ｒは信号レベル
の比較用メモリ素子である。また、５ａ〜５ｄ、５ｒは
図１の５に対応したセンス線、６ａ〜６ｄ、６ｒは図１
の６に対応したセンス線、７ａ〜７ｄ、７ｒは図１の７
に対応したワード線である。

【００２６】まず記録動作について説明する。図４
（ａ）、（ｂ）にメモリ素子11における磁性薄膜２の磁
化の向き13を示す。本実施例においては、磁性薄膜２
は、たとえば、ガラスやＳｉなどの非導電性基板上にＦ
ｅ_xＣｏ_yＶ（0.4＜ｘ＜１、０＜ｙ＜0.6、０＜ｘ＋ｙ≦
１、合金の組成ｘ、ｙは原子比を示す、以下、ＦｅＣｏ
Ｖ合金という）を200ｎｍとＮｉ_xＦｅ（0.1＜ｘ＜0.6、
合金の組成ｘは原子比を示す、以下ＮｉＦｅ合金とい
う）を10ｎｍとした積層膜を15層スパッタで成膜したも
のであり、保持力は３Ｏｅ、磁歪定数は２×10^-5の特
性を有している。この磁性薄膜２は膜面内に異方性を有
しており、外部より印加磁界がないばあい磁化の向き13
は、その磁化容易方向12に平行になるため、図４（ａ）
あるいは図４（ｂ）に示された向きになる。ここで図４
（ａ）の状態をビット「１」に、図４（ｂ）の状態をビ
ット「０」に対応させることにより、この素子は１ビッ
トの記録素子とすることができる。

【００２７】つぎに記録方法について説明する。なお、
以下の各図の（ａ）、（ｂ）はそれぞれ図４の（ａ）、
（ｂ）に対応する。初期状態は、図４に示したいずれか
一方の状態である。図５に示すように、このメモリ素子
のワード線７に記録電流Ｉ_WW14を流すとアンペアーの法
則にしたがい、磁界Ｈ_exw15が発生する。この磁界Ｈ_exw
15が充分に大きい値であれば、磁化の向き13は初期状態
が図４に示すいずれの状態であっても、磁化容易軸と垂
直方向の磁界Ｈ_exwと同じ向きに磁化される。つぎに図
６（ａ）〜（ｂ）に示すようにセンス線６に磁化方向決
定電流Ｉ_ws16ａまたは16ｂを流すとアンペアーの法則に
したがい、磁界Ｈ_exs17ａあるいは17ｂが発生する。電
流16（16ａ、16ｂ）の方向は記録状態をビット「１」に
するばあいは同図（ａ）、ビット「０」にするばあいは
同図（ｂ）に示す方向である。磁界Ｈ_exw15と磁界Ｈ_exs
17（17ａ、17ｂ）の合成磁界により、磁化の向きは13ａ
あるいは13ｂとなる。この状態でメモリ素子11に流れて
いる電流Ｉ_ww14とＩ_ws16をオフすると、図４に示した
（ａ）または（ｂ）の状態になる。この記録過程は消去
過程がない重ね書き記録である。

【００２８】なお説明を簡単にするために、上記記録過
程においてメモリ素子１１に電流Ｉ_ww14とＩ_ws16を順次
流すようにしたが、時間的に逆あるいは同時であっても
同様の動作となる。また、ワード線７に電流Ｉ_ww14を流
さなくても磁化決定電流Ｉ_ws16だけで記録は可能であ
る。ただし、磁化の向きを反転させる、すなわち図４の
（ａ）から（ｂ）の状態へ、あるいは（ｂ）から（ａ）
の状態にするために必要な磁界は前記の電流１_ww14を流
したばあい、すなわちバイアス磁界を加えたばあいに較
べてかなり大きくなるので、磁化決定電流Ｉ_ws16はかな
りの大きさを必要とする。

【００２９】つぎに再生過程、すなわち読出し方法につ
いて説明する。図７に図４の記録状態のメモリ素子のワ
ード線７に読出し電流Ｉ_rw18を流したときの磁化の向き
13ａ、13ｂを示す。これは記録過程のときと同様に電流
Ｉ_rwを流すことによりアンペアーの法則にしたがう磁界
Ｈ_exr19が発生し、その磁界により磁化の向きが磁界Ｈ
_exr19の向きに若干回転したためである。磁化の向きが
Ｈ_exr19に平行にならないように、読出し電流Ｉ_rwによ
り発生する磁界Ｈ_exr19は記録過程で示した磁界Ｈ_exw15
より小さくする必要がある。したがって、前述の適当な
大きさの磁界Ｈ_exr19が発生するように読出し電流Ｉ_rw1
8の大きさは設定される。

【００３０】図８（ａ）〜（ｂ）は磁性薄膜２および圧
電体薄膜１の歪を模式的に示した説明図である。歪んだ
方向を図７（ａ）〜（ｂ）に対応してそれぞれ21、22と
し、圧電体薄膜の膜厚方向を23で示している。なお圧電
体薄膜１と磁性薄膜２は弾性的、機械的に結合されてい
るため、磁性薄膜２も圧電体薄膜と同様の歪みが生じて
いる。本実施例においては圧電体薄膜はＺｎＯである。
前記ＺｎＯ膜を形成する際、方向21に沿って垂直方向23
より20〜70度斜め方向にスパッタを行いＺｎＯ膜をたと
えば、0.1〜１μｍの厚さで形成させると、図９に示す
ように斜め方向にＺｎＯの結晶が成長する。図９におい
て、結晶粒は24で示される。このばあい、面内における
異方性が生じ、方向21が歪んだばあいと方向22が歪んだ
ばあいでは、同じ歪のばあい、膜厚方向に発生する電圧
Ｅに差異がある。ここで、方向21に歪んだばあいおよび
方向22に歪んだばあいの電圧をそれぞれＥａ、Ｅｂとす
る。この電圧Ｅａ、Ｅｂは圧電体薄膜１の両端に発生す
るが、本実施例では磁性薄膜２は金属であり導電率が大
きく電極４とほぼ同電位となるので、結局センス線５、
６間の電圧とほぼ等しい。

【００３１】本実施例では、圧電体薄膜としてＺｎＯを
斜め方向にスパッタしたものを用いているが、この圧電
体薄膜の機能として、電気抵抗が高くしかも面内の一方
向の歪みによる膜厚方向の発生電圧が、面内の他の方向
の歪みによる膜厚方向の発生電圧と異なることが必要で
あって、それを満たす圧電材料であればいかなる材料で
もよい。したがって、本発明では水晶、ＬｉＮｂＯ₃、
ＬｉＴａＯ₃などの圧電体薄膜をエピタキシャル成長さ
せて、たとえば0.1〜１μｍ程度の厚さの膜とするか
、または通常の方法では面内方向には異方性の発生し
ない薄膜を斜め方向から成膜して異方性を誘発させるこ
とにより、前記条件を満足させる圧電体薄膜として用い
ることができる。成膜方法については、スパッタなどの
物理的蒸着方法、ＣＶＤなどの化学的蒸着方法のいずれ
の方法も用いることができる。またＺｎＯのスパッタ膜
においては、成膜時における基板を200〜400℃程度に加
熱することによってより良好な特性の圧電体薄膜がえら
れているが、面内の二つの方向の歪みにより発生電圧が
異なるという圧電体薄膜の機能を有する条件であれば他
の条件でもよい。

【００３２】前述したようにメモリ素子が構成されてい
るのでワード線７に読出し電流を流したとき、そのワー
ド線７につながる全てのメモリ素子は、ＥａあるいはＥ
ｂの電圧をセンス線５、６間に発生させる。たとえば図
３の斜線で表わしたメモリ素子の記録を再生するばあ
い、ワード線７ｃに読出し電流を流し、センス線５ｃ、
６ｃ間の電圧を測定すればよい。このばあい電圧がＥａ
ならばビット「１」であり、Ｅｂならばビット「０」で
ある。本実施例では図３における比較用メモリ素子11ｒ
を予めすべてビット「０」に記録し、センス線５ｃ、６
ｃ間の電圧Ｅｍと５ｒ、６ｒ間の電圧Ｅｒを比較するこ
とにより読み出すメモリ素子のビットを認識する。すな
わちＥｍとＥｒがある程度以上の差があるばあいビット
「１」であり、差が小さいばあいはビット「０」であ
る。理想的には、読み出すメモリ素子がビット「０」の
ばあいはＥｍとＥｒは全く同じになるが、実際上はＺｎ
Ｏ膜の製造などにおいてばらつきがあり多少異なる値と
なる。したがって、適当なしきい値を設けることによ
り、前述した２値を認識できる。

【００３３】前述の説明では、メモリの構成を４×４ビ
ットとした例について説明したが、ビット構成は全くの
任意であり、ビット数もメガビットのレベルであったほ
うが好ましい。

【００３４】また、比較電圧Ｅｒの発生回路の動作は、
比較用メモリ素子より発生する電圧によって行っている
が、抵抗間電圧を用いるなど、他の方法であっても同様
の効果をうることができる。

【００３５】［実施例２］実施例１では、平面構造のも
のについて示したが、本実施例では、この構造を多層化
することにより一層大規模のメモリが実現したものであ
る。本発明のメモリ素子の基本構造は磁性薄膜と圧電体
薄膜および電極で構成されており、トランジスタなどの
スイッチング素子を必要としないため、メモリ素子部の
基板をＳｉなどの半導体にする必要がない。このため、
メモリ素子部を複数層積層するのは容易である。前記メ
モリ素子部が複数層積層されたメモリについての一実施
例を図に基づいて説明する。

【００３６】図10は多層化されたメモリの概念を示す説
明図である。図中、25は解読器、２６はワード線選択回
路、２７はセンス線選択回路、28は比較器、29〜32はメ
モリ素子層である。

【００３７】この回路で、前記解読器25とワード線選択
回路26とによりアドレス信号を受け、そのアドレス信号
によって指定されたワード線を選択し、記録電流Ｉ
_ww（図６参照）または読出し電流Ｉ_rw（図７参照）の電
流を流す回路に接続する。また、解読器25とセンス線選
択回路27によっても、同様にセンス線を選択し、電流を
流す回路に接続する。

【００３８】本実施例では、Ｓｉ基板上に解読器、選択
回路、比較器など25〜28のメモリの周辺回路を設けるこ
とにより安定かつ高速動作を可能とし、その上に分離層
として、たとえばＳｉＯ₂、Ｓｉ₃Ｎ₄、Ａｌ₂Ｏ₃などか
らなる絶縁層を介してメモリ層を４層設けている。

【００３９】前記絶縁層は、上下のメモリ素子の間隔が
たとえば0.1〜１μｍ程度になるような厚さで設ければ
よい。これらのメモリ素子層はそれぞれ図３に示すよう
に行列上に配置されたメモリ素子を有している。メモリ
素子層の総数はいくらであってもよく、とくに制限はな
いが、通常たとえば８〜16層程度のメモリ層を有する。
分離層の材料としては、電気伝導度の低いたとえばＳｉ
Ｏ₂のような無機絶縁材、レジストのような有機絶縁材
などがあげられる。

【００４０】［実施例３］実施例１、２では、メモリ素
子におけるワード線は一本だけであったが、本実施例に
おいては図11に示すように素子の上下にワード線７ａ、
７ｂを設けている。その他の構成は、実施例１または実
施例２と同様である。

【００４１】このばあい、記録電流Ｉ_ww14（図５参照）
を上下で逆向きに流すことにより、各々の発生磁界を重
ね合わせることができるのでワード線が１本だけのメモ
リ素子よりも小さい電流で必要な磁界をうることがで
き、ワード線の断面積を小さくすることができる。

【００４２】［実施例４］実施例１は、非導電性基板を
用いたメモリ素子の構成例を示したが、本実施例では図
１２に示すように、たとえばカーボンなどの導体基板ま
たは前記非導電性基板上にＡｌやＣｕなどの導体膜３３
を形成し、そのうえに圧電体薄膜１や磁性薄膜２を形成
するようなメモリ素子構造を採用している。その他の構
成は実施例１と同様である。

【００４３】本実施例において、磁性薄膜２がたとえば
ＦｅＣｏＶ合金のような導電体であるばあい、電極４が
ない構成とすることもできる。さらに、圧電体薄膜１と
磁性薄膜２が弾性的、機械的に結合し、磁性薄膜２に磁
界を印加する方法を有し、圧電体薄膜の両端の電圧がと
れる構成であれば、いかなる構成であっても、本発明の
効果を発揮する。

【００４４】［実施例５］磁性薄膜２として金属磁性体
を用いたメモリでは、電極２とセンス線６はほぼ同電位
であるが、磁性薄膜２が酸化物などの非導電体のばあ
い、同様の構成では圧電体薄膜の両端の電圧をうること
ができない。このばあいのメモリのメモリセルの断面図
を図１３に示す。他の構成は実施例１、２、３または４
と同様である。圧電体薄膜１と磁性薄膜２のあいだに電
極４を形成することにより圧電体薄膜１の両端の電圧を
うることができる。ただし、電極４の厚さが厚いばあ
い、圧電体薄膜１と磁性薄膜２の弾性的、機械的結合が
弱くなり再生時の効率が低下するので、適当な厚さ、た
とえば0.01〜0.1μｍにする必要がある。この実施例は
磁性薄膜２が導体であってもよい。

【００４５】［実施例６］また前記実施例では、磁性薄
膜にＦｅＣｏＶ合金とＮｉＦｅ合金の積層磁性薄膜を用
いているが、磁性薄膜の機能として、異方性を有し、容
易軸方向の保磁力が小さく、磁歪が大きいことが必要で
あり、これを満たせばいかなる磁性薄膜であってもよ
い。また成膜方法は物理的蒸着方法、化学的蒸着方法の
いずれであってもよい。とくに、本発明者らの検討では
Ｆｅ−Ｃｏ系にＶなどの第３元素を添加することによ
り、磁歪が実用的な大きさになり、しかもパーマロイな
どの軟磁性薄膜と積層化することにより保磁力を１／10
以下にすることができるため、前記の機能を容易に満た
せることが分かった。その磁性薄膜としてはＣｏ_xＦｅ_y
Ｍ（ＭはＶ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｚ
ｒ、Ｈｆ、ＮおよびＯから選ばれた１種類の元素であ
り、０＜ｘ＜１、０＜ｙ＜１、ｘ＋ｙ≦１）、あるいは
その酸化物で表わされる磁性薄膜および該磁性薄膜と軟
磁気特性を有する磁性薄膜とが積層された磁性薄膜使用
することにより、本発明の効果は一層発揮される。その
他の構成は他の実施例と同様である。ここで軟磁性特性
を有する磁性薄膜としては、前述のパーマロイの他、Ｃ
ｏＺｒＮｂアモルファス合金、センダストなどを使用で
きる。

【００４６】

【発明の効果】以上のように本発明の、メモリ素子は薄
膜磁性体の磁化の向きにより信号を記録するため不揮発
性であり、しかも構成材料に特殊の機能を必要としない
ため信頼性の高い材料を選択でき、また素子構成が簡単
であるため、安価に供給することができるという効果を
奏する。

【００４７】また請求項２に記載の発明によれば、薄膜
磁性体の磁化の向きによって情報を記録するメモリ素子
を複数個有するメモリであって、前記メモリ素子の一つ
の記録単位が少なくとも磁歪を有する磁性薄膜と圧電体
薄膜で構成されており、前記メモリ素子が行列状に配置
された構成となっているので、少ない回路数で単一基板
上に大容量の高速動作かつ不揮発性メモリをうることが
できるという効果を奏する。

【００４８】また請求項３に記載の発明によれば、薄膜
磁性体の磁化の向きによって情報を記録するメモリ素子
を複数個有するメモリであって、前記メモリ素子の一つ
の記録単位が少なくとも磁歪を有する磁性薄膜と圧電体
薄膜で構成されているメモリ素子が行列状に配置され、
該行列状に配置されたメモリが複数段に積層された構成
となっているので、単一のチップで高速に動作し、大容
量かつ不揮発性のメモリを安価にうることができるとい
う効果を奏する。

【００４９】また請求項４に記載の発明によれば、薄膜
磁性体の磁化の向きによって情報を記録するメモリ素子
を複数個有するメモリであって、前記メモリ素子の一つ
の記録単位が少なくとも磁化容易軸が膜面の面内にあり
かつ磁歪を有する磁性薄膜と、該磁性薄膜の上部あるい
は下部に直接あるいは近接して配置され膜面の面内方向
に異方性を有する圧電体薄膜と、該圧電体薄膜の両端の
電圧を読み出す読出し回路とで構成されている複数のメ
モリ素子、比較電圧を発生させる電圧発生回路、および
該圧電体薄膜の両端を示す信号と比較電圧とを比較する
比較器を有する構成となっているので、使用温度などの
使用条件を広くとることができるとともに信頼性の高い
メモリをうることができるという効果を奏する。

【００５０】また本発明のメモリの読出し方法によれ
ば、薄膜磁性体の磁化の向きによって情報を記録するメ
モリ素子を複数個有し、前記メモリ素子の一つの記録単
位が少なくとも磁歪を有する磁性薄膜とそれに弾性的に
結合できる程度の近接した位置に配置された圧電体薄膜
とで構成されているメモリの読出し方法が、前記磁歪を
有する磁性薄膜に磁界を印加し、前記磁界の印加により
誘発される歪の変化を前記圧電体薄膜により電気信号に
変換することによって信号を読み出す方法であるので、
再生過程において少ない消費電力で使用することができ
るという効果を奏する。

【００５１】また本発明のメモリの製法によれば、薄膜
磁性体の磁化の向きによって情報を記録するメモリ素子
を複数個有するメモリであって、上記メモリ素子の一つ
の記録単位が少なくとも磁歪を有する磁性薄膜とそれに
弾性的に結合できる程度に近接した位置に配置された圧
電体薄膜で構成され、前記圧電体薄膜の形成方法が物理
的あるいは化学的蒸着法であり、かつ成膜方向を斜めに
することにより膜面の面内方向に異方性を誘発させる製
法であるため、安定した成膜ができる比較的対称性のよ
い結晶晶系の圧電体薄膜用材料を用いることができ、ま
た容易な方法で成膜できるので、高い製造歩留まりをう
ることができ、安価にメモリをうることができるという
効果を奏する。

【００５２】また、本発明のメモリの磁性薄膜が式Ｃｏ
_xＦｅ_yＭまたはその酸化物で表わされる磁性膜と軟磁気
特性を有する磁性膜との積層磁性薄膜であるばあい、磁
歪定数が大きいことによりメモリの再生出力が大きくな
るだけでなく、材料的に安定で高い信頼性を有すること
ができ、広い条件で使用できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明のメモリ素子の一実施例を示す説明図で
ある。

【図２】本発明のメモリ素子の一実施例を示す斜視図で
ある。

【図３】本発明のメモリの一実施例を示す説明図であ
る。

【図４】本発明のメモリ素子の一実施例における記録状
態を示す説明図である。

【図５】本発明のメモリ素子の一実施例における記録過
程を示す説明図である。

【図６】本発明のメモリ素子の一実施例における記録過
程を示す説明図である。

【図７】本発明のメモリ素子の一実施例における再生過
程を示す説明図である。

【図８】本発明のメモリ素子の一実施例における再生過
程を示す説明図である。

【図９】本発明のメモリの一実施例におけるメモリ素子
中の圧電体薄膜の結晶粒を模式的に示す説明図である。

【図１０】本発明のメモリの一実施例における構成を示
す説明図である。

【図１１】本発明のメモリ素子の一実施例の斜視図であ
る。

【図１２】本発明のメモリ素子の一実施例の斜視図であ
る。

【図１３】本発明のメモリの一実施例におけるメモリ素
子の断面図である。

【図１４】従来のメモリのメモリ素子の概念を示す説明
図である。

【符号の説明】

１圧電体薄膜２磁性薄膜３、４電極５、５ａ〜５ｄ、５ｒセンス線６、６ａ〜６ｄ、６ｒセンス線７、７ａ〜７ｄワード線 11 メモリ素子 11ｒ比較用メモリ素子 12 磁化容易軸 13、13ａ、13ｂ磁化の向き 14 記録電流 15 記録電流による発生磁界 16 磁化方向決定電流 17、17ａ、17ｂ磁化方向決定電流による発生磁界 18 読出し電流 19 読出し電流による発生磁界 25 解読器 26 ワード線選択回路 27 センス線選択回路 28 比較器 29〜32 メモリ素子層

Claims

【特許請求の範囲】

【請求項１】薄膜磁性体の磁化の向きによって情報を
記録するメモリ素子であって、少なくとも磁歪を有する
磁性薄膜と前記薄膜に弾性的に結合できる程度に近接し
た位置に配された圧電体薄膜とから構成されていること
を特徴とするメモリ素子。
【請求項２】薄膜磁性体の磁化の向きによって情報を
記録するメモリ素子を複数個有するメモリであって、前
記メモリ素子の一つの記録単位が少なくとも磁歪を有す
る磁性薄膜と圧電体薄膜とから構成されており、前記メ
モリ素子が行列状に配置され、電気的に連結されている
ことを特徴とするメモリ。
【請求項３】薄膜磁性体の磁化の向きによって情報を
記録するメモリ素子を複数個有するメモリであって、前
記メモリ素子の一つの記録単位が少なくとも磁歪を有す
る磁性薄膜と圧電体薄膜とから構成されており、前記メ
モリ素子が行列状に配置され、該行列状に配置された複
数個のメモリ素子が分離層を介して複数段に積層されて
いることを特徴とするメモリ。
【請求項４】薄膜磁性体の磁化の向きによって情報を
記録するメモリ素子を複数個有するメモリであって、前
記メモリ素子の一つの記録単位が少なくとも磁化容易軸
が膜面の面内にありかつ磁歪を有する磁性薄膜と、該磁
性薄膜の上部あるいは下部に直接あるいは近接して配置
され膜面の面内方向に異方性を有する圧電体薄膜と、該
圧電体薄膜の両端の電圧を読み出す読出し回路とから構
成されている複数のメモリ素子、比較電圧を発生させる
電圧発生回路、および該圧電体薄膜の両端の電圧を示す
信号と比較電圧とを比較する比較器を有することを特徴
とするメモリ。
【請求項５】薄膜磁性体の磁化の向きによって情報を
記録するメモリ素子を複数個有し、前記メモリ素子の一
つの記録単位が少なくとも磁歪を有する磁性薄膜と前記
磁性薄膜に弾性的に結合できる程度に近接した位置に配
置された圧電体薄膜とで構成されているメモリの読出し
方法であって、前記磁歪を有する磁性薄膜に磁界を印加
し、前記磁界の印加により誘発される歪の変化を前記圧
電体薄膜により電気信号に変換することによって信号を
読み出すことを特徴とするメモリの読出し方法。
【請求項６】薄膜磁性体の磁化の向きによって情報を
記録するメモリ素子を複数個有し、前記メモリ素子の一
つの記録単位が少なくとも磁歪を有する磁性薄膜とそれ
に弾性的に結合できる程度に近接した位置に配置された
圧電体薄膜で構成されているメモリの製法であって、前
記圧電体薄膜の形成方法が物理的あるいは化学的蒸着法
であり、かつ成膜方向を斜めにすることにより膜面の面
内方向に異方性を誘発させることを特徴とするメモリの
製法。
【請求項７】薄膜磁性体の磁化の向きによって情報を
記録するメモリ素子を複数個有するメモリであって、前
記メモリ素子の一つの記録単位が少なくとも磁歪を有す
る磁性薄膜とそれに弾性的に結合できる程度に近接した
位置に配置された圧電体薄膜で構成されており、前記磁
歪を有する磁性薄膜がＣｏ_xＦｅ_yＭ（ＭはＶ、Ｎｂ、Ｔ
ａ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｚｒ、Ｈｆ、ＮおよびＯか
ら選ばれた１種類の元素であり、０＜ｘ＜１、０＜ｙ＜
１、ｘ＋ｙ≦１）、あるいはその酸化物で表わされる磁
性膜および該磁性膜と軟磁気特性を有する磁性膜とが積
層された磁性薄膜であることを特徴とするメモリ。