JPH0689929A - 集積回路装置の試験方法 - Google Patents

Abstract

(57)【要約】 【目的】ウエハ内に作り込んだ集積回路装置のチップを
その外部接続端子に試験用プローブのニードルを接触さ
せながら順次にかつ複数回に分けて試験する際の試験時
間を短縮して自動試験設備の利用効率を向上し、チップ
の良品率等の生産管理データの把握を正確にする。 【構成】ウエハ20内のチップ10ごとにヒューズ等の電気
的永久記録手段12を組み込み、各チップ10の外部接続端
子11に試験用プローブ30のニードル31を接触させて試験
した結果から不良と判定された場合はその旨を永久記録
手段12に記録しておき、以後の試験の際にはまず永久記
録手段12の内容を電気的に調べた上で健全なチップ10に
対してのみ試験を進めるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は狭いピッチで配列された
多数の外部接続端子を備える集積回路装置をまだウエハ
の状態で各チップの端子に対し試験用プローブのニード
ルを接触させながら順次にかつ複数回に分けて試験する
ための方法に関する。

【０００２】

【従来の技術】周知のように、半導体装置の製造に際し
てはウエハプロセスを完了した段階で試験を行なってウ
エハ内に作り込まれたそのチップごとに良否を判定し、
不良の場合にはマーキングを施して置いてウエハをチッ
プに単離した後に不良チップを排除する必要があるが、
ウエハ内のチップ数が多くとくに集積回路装置では試験
項目が多くて非常に手間が掛かるので、自動試験設備に
より試験すべきチップを自動的に切り換えながら各チッ
プの試験をあらかじめ設定して置いた試験内容に基づい
て能率的に進めるようにしている。

【０００３】この試験に際しては、ウエハ内のチップを
試験回路に順次接続するため試験用プローブのニードル
を各チップの外部接続端子である接続パッドやバンプ電
極に接触させるが、高集積化技術の進展に伴いチップサ
イズが縮小されて多数の外部接続端子が狭いピッチで配
列されるようになると、試験プローブ上にニードルをそ
れに対応したピッチで配列するのが非常に困難なために
試験を複数回に分けて行なう必要が生じる。

【０００４】例えば、プリンタの印字素子や表示パネル
の画素の駆動用に多数の並列回路を組み込む集積回路装
置では数mm角の小形チップに数百個の端子が例えば50μ
ｍのピッチで配列されるので、その倍の 100μｍピッチ
でニードルを配列した試験用プローブで試験する場合は
試験を２回に分け、ニードルを１回目の試験では奇数番
目，２回目の試験では偶数番目端子にそれぞれ接触させ
る。なお、ニードルを対応する端子に接触させるには両
者を正確に位置決めする必要があるが、これを各チップ
につき一々行なうのでは時間が掛かるので、ウエハ内の
特定のチップについて位置決めをした後はウエハとプロ
ーブの相対位置を所定寸法ずつ機械的にずらせて行くの
がよく、従って各回の試験をウエハ内の全チップに対し
て一通り済ませた後に位置決めし直した上で次回の試験
に移るようにする。

【０００５】

【発明が解決しようとする課題】上述のように試験を複
数回に分けることにより、外部接続端子の配列ピッチが
狭いチップをニードルの配列ピッチがそれより広い試験
用プローブを用いて試験できるが、当然ながら試験を繰
り返すだけ余分に試験時間が掛かるので集積回路装置の
製造設備中でもかなり高価な部類に入る自動試験設備の
ウエハの処理量が低下して製造コストが高くつき、かつ
毎回の試験ごとにチップの良品率が異なるので不良チッ
プを排除する際にも間違いが発生しやすい。本発明はか
かる問題を解決して試験時間を短縮して設備の利用効率
を上げ、併せてチップの良品率等の生産管理データの把
握を正確にすることを目的とする。

【０００６】

【課題を解決するための手段】本発明によれば、前述の
ようにウエハ内に作り込んだ集積回路装置のチップをそ
の外部接続端子に試験用プローブを接触させながら順次
にかつ複数回に分けて試験する場合において、不良チッ
プのときその旨を電気的に記録可能な永久記録手段をチ
ップごとに組み込んでおき、各チップに対する毎回の試
験の際に不良と判定された時そのつど不良の旨を永久記
録手段に記録し、以後の試験の際にまず永久記録手段の
内容を調べた上で不良品以外のチップに対してのみ試験
を進めるようにすることによって上述の目的を達成す
る。

【０００７】なお、上記構成中の永久記録手段にヒュー
ズを用いてその溶断によりチップが不良の旨を示すよう
にするのが好適であり、このヒューズをウエハプロセス
内の工程を利用して作り込むようにするのが有利であ
る。かかるヒューズ用の溶断が容易な材料としては集積
回路装置の配線膜用のアルミ膜が融点が比較的低い点で
有利であるが、ＭＯＳ集積回路装置の場合はトランジス
タのゲートに用いられる多結晶シリコン膜を利用するの
が比抵抗が高くて小電流を流すだけでごく簡単に溶断さ
せ得る点でとくに好適である。さらに、永久記録手段に
導電性塗料により相互に短絡されたときに不良の旨を示
す１対の導体膜を用いるのが有利であり、これらの導体
膜を集積回路装置の表面を覆う保護膜に明けた窓の中に
露出させたアルミ膜で構成するのがとくに好適である。

【０００８】

【作用】本発明方法はチップごとに永久記録手段を組み
込んで毎回の試験の際に不良と判定された時その旨をこ
れに記録しておき、以後の試験の際には永久記録手段の
内容をまず調べた上で不良でないチップのみを試験する
ようにして不良チップを重ねて試験するむだを省いて試
験時間を短縮し、かつこの永久記録手段に電気的記録手
段を用いることにより２回目以降の試験に際して不良チ
ップを短時間内にごく簡単かつ正確に判定できるように
したものである。従って、この本発明方法では最終回の
試験の際にウエハ内の全チップの良否を最終判定してそ
のウエハに対する良品率を生産管理データとして一義的
に正確に把握することができ、かつウエハをチップに単
離した後はこの良品率と一致して施されたマーキングに
より不良チップを正確に排除することができる。

【０００９】

【実施例】以下、図を参照しながら本発明の実施例を説
明する。図１は本発明による集積回路装置の試験方法の
実施に適する自動試験設備の要部の構成と永久記録手段
としてヒューズを用いる集積回路装置のチップを示し、
図２はこのヒューズを組み込んだチップの要部の断面と
ヒューズのパターン例を示し、図３は永久記録手段に１
対の導体膜を用いる実施例のチップと試験用プローブの
要部を示し、図４はこの導体膜を組み込んだチップの要
部の断面を示す。なお、以下説明する実施例ではウエハ
内の各チップの試験を２回に分けて行なうものとする。

【００１０】図１(a) の左上部には集積回路装置のチッ
プ10が多数作り込まれたウエハ20のごく一部が示されて
おり、その中の各チップ10を順次試験するためにその上
下の周縁部に図示の都合から各１列で示された外部接続
端子11に試験用プローブ30のニードル31の先端を接触さ
せる。ニードル31は通例のように鋭い先端をもつタング
ステン等の高弾性金属の細線であり、それらの基部が試
験用プローブ30の配線基板32に先端を窓32ａ内に突出さ
せて取り付けられ、かつ配線33と図では簡略に示された
可撓性リード34を介して試験回路50と接続されている。

【００１１】図１(b) にチップ10の詳細例を上面図で示
す。外部接続端子11はいわゆる接続パッドやバンプ電極
であり、図の例ではチップ10の上下の周縁部に沿い２列
ずつ例えば 100μｍピッチで各数十個程度配列され、試
験用プローブ30のこれと同じピッチで配列されたニード
ル31を例えば上側の列の端子11ａに接触させた状態で１
回目の試験を行ない、下側の列の端子11ｂに接触させた
状態で２回目の試験を行なうようになっている。この実
施例の永久記録手段12は図２にその詳細を示すヒューズ
であり、チップ10内の例えば図のように周縁部の１個所
に作り込まれ、その一端が上列と下列に対し二重に設け
られた例えば接地端子11ｅと接続され、他端が同様に二
重に設けられたヒューズ用端子11ｆと接続される。

【００１２】図１(a) に戻って、ウエハ20内のチップ10
を順次試験するに際してウエハ20と試験用プローブ30の
相対位置をずらせるためにそれらの一方, 図の例では後
者の方にｘ方向操作器41とｙ方向操作器42を設け、チッ
プ10の横方向と縦方向の寸法ずつその位置を順次ずらせ
るようにする。また、この実施例では上述の永久記録手
段12を溶断させるために溶断電流源60を設けて試験用プ
ローブ30に接続する。この溶断電流源60は最も簡単には
単一の抵抗でも構成できるが、この実施例では溶断を確
実にするため電圧Vcで充電されるキャパシタとその放電
用のスイッチにより構成して、キャパシタの放電電流Id
を試験用プローブ30の端のニードル31に対して溶断電流
として供給させる。

【００１３】前述の試験回路50は例えばそれと接続され
た試験用プローブ30のニードル31を切り換える切換回路
51と本体回路52からなり、それと接続された自動試験設
備の計算機70からの試験指令に基づきニードル31を切り
換えながら指定内容の試験を行なって結果を計算機70に
報告する。一方、計算機70の方はｘとｙ方向の操作器41
と42に操作指令を送ってウエハ20内の試験すべきチップ
10を切り換えながら、試験回路50から受ける試験結果に
基づいてチップ10の良否を判定し、不良の場合には溶断
電流源60に溶断指令を送って前述の図１(b) の永久記録
手段12としてのヒューズを溶断させる。

【００１４】次に図２を参照してチップ10に永久記録手
段12用のヒューズを作り込む要領を説明する。同図(a)
はチップ10の要部の断面を示し、例えばエピタキシャル
層であるｎ形の半導体基体１の図の右端部に接合分離層
1aがｐ形で拡散されており、その上側に設ける図１(b)
の接地端子11ｅ用の接続パッドと接続するように永久記
録手段12を作り込むものとする。この図２(a) の例では
半導体基体１の表面を覆う酸化膜２の上に通例のように
電界効果トランジスタのゲート用に成膜される例えば１
μｍの膜厚の多結晶シリコン膜３を利用し、これを図２
(b) の上面図に示すように中央部の１〜数μｍ幅の細長
い条12ａと両端の広がった接続部12ｂをもつパターンに
形成して永久記録手段12用のヒューズとする。

【００１５】図２(a) の多結晶シリコン膜３の上側には
通例のように燐シリケートガラスの層間絶縁膜４と，ア
ルミの配線膜５と，窒化シリコンの保護膜６を順次配設
し、かつ保護膜６の窓内に配線膜５のアルミを露出させ
て接続パッドとするが、図の右側の配線膜５は酸化膜２
と層間絶縁膜４の窓の中でｐ形の接続層1bと導電接触し
て接合分離層1aと同じ接地電位に置かれ、これによって
多結晶シリコン膜３のヒューズの右端が接地端子11ｅ用
の接続パッドと接続される。また、ヒューズの左端は左
側の配線膜５によりヒューズ用端子11ｆ用の接続パッド
と接続される。このように作り込まれる永久記録手段12
用のヒューズは、多結晶シリコン膜３の面抵抗が数十Ω
／□程度なのでその条12ａが 100μｍ程度の長さのとき
数ｋΩの抵抗値をもち、数十mAの図１(a) の放電電流Id
によりごく短時間内に溶断させることができる。

【００１６】以上のように構成されたこの実施例におい
て、ウエハ20内のチップ10を２回に分けて試験する際に
はまずウエハ20内の特定のチップ10と試験用プローブ30
とを正確に位置合わせした上で、ｘとｙ方向の操作器41
と42により両者の相対位置をずらせて試験すべきチップ
10を切り換えながら、ウエハ20内のチップ10に対する１
回目の試験をその上側端子11ａにニードル31を接触させ
た状態で試験回路50により順次行ない、不良と判定され
た場合はそのつど計算機70から溶断指令を溶断電流源60
に送って不良チップの永久記録手段12のヒューズを溶断
させる。

【００１７】１回目の試験の終了後はこの図１の実施例
では不良チップにマーキングを施すことなく２回目の試
験に入り、前と同様にウエハ20内の特定のチップ10と試
験用プローブ30を位置合わせした後、操作器41と42によ
り試験すべきチップ10を切り換えながら今度は下側端子
11ｂにニードル31を接触させウエハ20内のチップ10を順
次試験するが、この２回目の試験では各チップ10の試験
に先立ちそれが健全か否かを永久記録手段12用のヒュー
ズの溶断の有無によりまず確かめた上で、不良チップに
対する試験を省略して健全なチップに対してのみ試験を
進める。なお、この２回目, この実施例では最終回の試
験において不良と判定されたチップ10の永久記録手段12
用のヒューズを溶断させる必要は必ずしもない。

【００１８】この最終回の試験では、以前の試験による
不良チップをその永久記録手段12のヒューズの溶断によ
り検出していて今回の試験による不良チップも判明して
いるから、その終了後には複数回の試験の総合結果に基
づいてすべての不良チップに対しウエハ20から単離した
後に排除するためのマーキングを統一して施し、かつこ
のウエハ20内のチップ10の最終的な良品率等の試験結果
を計算機70に付随するプリンタ71に生産管理データとし
て印字させることでよい。

【００１９】次に図３と図４を参照して本発明の異なる
実施例を説明する。両図中の図１や図２との対応部分に
は同じ符号が付されている。図３(a) の中央部には図１
より横方向に細長いチップ10の一部が示されており、そ
の上下に試験用プローブ30が便宜上２個の部分に分けて
示されている。チップ10の上側の周縁部には１回目の試
験用の外部接続端子11ａと２回目の試験用の外部接続端
子11ｂとが交互に配列されており、図は前者に対し試験
用プローブ30のニードル31の先端を接触させた１回目の
試験時の状態を示す。チップ10の下側の周縁部に配列さ
れた大きいめのやや横方向に細長い外部接続端子11ｃや
11ｄ等は例えば電源端子や接地端子等であって、この実
施例では１回目と２回目の試験に共用される。

【００２０】この実施例のチップ10にはその中央部の１
個所に永久記録手段13が設けられ、その詳細が図３(b)
に拡大図で示されている。この永久記録手段13はチップ
10の表面を覆う保護膜６に図のように 100μｍ角程度の
ごく小さな窓6aを明けてその中に１対の導体膜5aと5bを
露出させ、かつそれらを図３(a) のようにチップ10の例
えば外部接続端子11ｃと11ｄにそれぞれ接続してなる。
この導体膜5aと5bには集積回路の配線用のアルミ膜を利
用して、それらを図３(b) に示すように互いに入り組ん
だ数〜10μｍ幅の条のパターンに形成するのがよい。

【００２１】図４に導体膜5aと5bにアルミ膜を利用して
永久記録手段13をチップ10内に作り込む要領を要部の拡
大断面で示す。チップ10の半導体基体１の表面を図２
(a) と同じ酸化膜２で被覆しかつ層間絶縁膜４を成膜し
た後にアルミの導体膜5aと5bを上述のようなパターンに
形成し、その上を保護膜６で覆った後に窓6aを開口して
永久記録手段13とすることでよい。図４にはこれに導電
性塗料80を付けた状態が示されており、図示のように永
久記録手段13の窓6aを覆うように導電性塗料80を付けて
少しく乾燥させるだけで窓内に露出された１対の導体膜
5aと5bの相互間をごく簡単に短絡することができる。導
電性塗料80には例えば銀パラジュウム系や炭素系のでき
るだけ乾燥ないし硬化速度の速いものを用いるのがよ
い。

【００２２】この実施例によるチップ10ないしウエハ20
の試験は前述の図１(a) と同じ自動試験設備によって２
回に分けて行なうことでよいが、図１(a) の溶断電流源
60はこの実施例ではもちろん不要である。１回目と２回
目のいずれでも試験回路50により各チップ10を試験した
つど良否の判定結果を計算機70内に記憶させておき、１
回目の試験の終了後に不良と判定されたすべてのチップ
10の永久記録手段13に導電性塗料80を付けてその導体膜
5aと5bの間を短絡し、かつチップへの単離後にそれを排
除するためのマーキングとする。導電性塗料80は通常の
細管ペンによりその先端を軽くチップ10に接触させて付
けることでよい。

【００２３】２回目の試験の際には各チップ10の試験に
先立ちそれが不良か否かを永久記録手段13の導体膜5aと
5b間の短絡の有無により確かめた上で、不良チップに対
する試験を省いて健全なチップに対してのみ試験を進め
る。この２回目の試験により不良と判定されたチップ10
には試験終了後にマーキングのために導電性塗料80を付
ける。この２回目ないし最終回の試験時に以前の試験結
果を含めたウエハ内の全チップの良否が判明し、その最
終的なチップの良品率等の試験結果が生産管理データと
して得られるのは前実施例と同じである。

【００２４】以上説明した実施例では各チップに作り込
む永久記録手段をヒューズや１対の導体膜としたが、本
発明方法はこれらの例に限定されず種々な電気的な永久
記録手段を利用して実施が可能である。図１(a) の自動
試験設備の構成，図１(b) や図４(a) の永久記録手段の
チップへの組み込み態様，図２や図４のチップの具体構
造等もあくまでも例示であって、種々にないし適宜に変
形された態様で本発明方法を実施することができる。

【００２５】

【発明の効果】以上のとおり本発明方法では、ウエハ内
に作り込んだ集積回路装置のチップをその外部接続端子
に試験用プローブを接触させながら順次にかつ複数回に
分けて試験するに際し、不良チップの時その旨を記録可
能な永久記録手段をチップごとに組み込んでおき，毎回
の試験時に不良と判定された時そのつど永久記録手段に
その旨を記録し，以後の試験の際に永久記録手段の内容
をまず調べた上で健全なチップに対してのみ試験を進め
ることにより次の効果が得られる。

【００２６】(a) 不良チップを重ねて試験するむだを省
いて試験時間を短縮することにより高価な自動試験設備
のウエハ処理量を向上して集積回路装置の製造コストを
低減することができる。 (b) 永久記録手段を電気的な記録手段としたので、不良
と判定されたチップを次回以降の試験に際して短時間内
にごく簡単に検出することができる。

【００２７】(c) 最終回の試験時にそれまでの試験結果
を含めたウエハ内のチップの良否を総合判定して、ウエ
ハ内の全チップの良品率等の生産管理データを一義的に
かつ正確に把握することができる。 (d) 不良チップに対し生産管理データの良品率と正確に
一致したマーキングを施してウエハから単離した後に確
実に排除することができ、永久記録手段として１対の導
体膜を用いる態様では、それに不良チップの旨を記録す
る導電性塗料をこのマーキングと共用することができ
る。

【図面の簡単な説明】

【図１】本発明の集積回路装置の試験方法の一実施例に
適する自動試験設備と集積回路装置のチップを示し、同
図(a) は自動試験設備の要部構成図、同図(b) はそれに
より試験される集積回路装置のチップの上面図である。

【図２】図１(b) のチップに永久記録手段としてヒュー
ズを組み込む要領とヒューズのパターン例を示し、同図
(a) はその組み込み部分のチップの断面図、同図(b) は
ヒューズの上面図である。

【図３】本発明の異なる実施例を示し、同図(a) は永久
記録手段として１対の導体膜を組み込むチップと試験用
プローブの要部上面図、同図(b) はその永久記録手段の
部分の拡大上面図である。

【図４】永久記録手段として１対の導体膜をチップに組
み込む要領を示すその要部拡大断面図である。

【符号の説明】

３ 永久記録手段としてのヒューズ用の多結晶シリ
コン膜 5a 永久記録手段としての導体膜ないしはアルミ膜 5b 永久記録手段としての導体膜ないしはアルミ膜 ６ 保護膜 6a 保護膜の窓 10 集積回路装置のチップ 11 外部接続端子 11ａ １回目の試験に用いる端子 11ｂ ２回目の試験に用いる端子 11ｃ 永久記録手段用の導体膜が接続される端子 11ｄ 永久記録手段用の導体膜が接続される端子 11ｅ 永久記録手段用のヒューズが接続される接地端
子 11ｆ 永久記録手段用のヒューズがが接続されるヒュ
ーズ用端子 12 永久記録手段ないしはヒューズ 13 永久記録手段ないしは１対の導体膜 20 ウエハ 30 試験用プローブ 31 試験用プローブのニードル 50 試験回路 60 ヒューズ溶断用の溶断電流源 70 自動試験設備の計算機 80 導電性塗料

Claims (5)

【特許請求の範囲】
1. 【請求項１】ウエハ内に作り込まれた集積回路装置のチ
   ップをその外部接続端子に試験用プローブを接触させな
   がら順次にかつ複数回に分けて試験する方法であって、
   不良チップの場合にその旨を示す電気的な永久記録手段
   をチップごとに組み込んでおき、各チップに対する毎回
   の試験の際に不良と判定された時そのつどに不良の旨を
   永久記録手段に記録し、以後の試験の際にまず永久記録
   手段の内容を調べた上で不良チップ以外のチップに対し
   てのみ試験を進めるようにしたことを特徴とする集積回
   路装置の試験方法。
2. 【請求項２】請求項１に記載の方法において、永久記録
   手段が溶断によって不良の旨を示すヒューズであること
   を特徴とする集積回路装置の試験方法。
3. 【請求項３】請求項２に記載の方法において、ヒューズ
   が多結晶シリコン膜から形成されることを特徴とする集
   積回路装置の試験方法。
4. 【請求項４】請求項１に記載の方法において、永久記録
   手段が導電性塗料により相互に短絡されたとき不良の旨
   を示す１対の導体膜であることを特徴とする集積回路装
   置の試験方法。
5. 【請求項５】請求項４に記載の方法において、導体膜が
   集積回路装置の表面を覆う保護膜に設けられた窓の中に
   露出されたアルミ膜であることを特徴とする集積回路装
   置の試験方法。