JPH0689976A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0689976A JPH0689976A JP4306790A JP30679092A JPH0689976A JP H0689976 A JPH0689976 A JP H0689976A JP 4306790 A JP4306790 A JP 4306790A JP 30679092 A JP30679092 A JP 30679092A JP H0689976 A JPH0689976 A JP H0689976A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solenoid
- inductor
- core
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】MOS型LSIのチップ内にプロセスの一部と
して作り込むことのできるソレノイド構造のインダクタ
および高インダクタンスを示すインダクタを有する半導
体装置ならびにインダクタンスの調整が可能な半導体装
置の提供。
【構成】MOS構造を持つ半導体装置において、半導体
装置内にソレノイド構造のインダクタが作り込まれてい
る半導体装置、および好ましくはこのソレノイド構造の
インダクタの内部に磁心として高透磁率材料を有し、よ
り好ましくは磁心が閉回路である半導体装置、ならびに
閉回路磁心を共有する2つのソレノイド構造の一方に磁
束制御部を接続する半導体装置。
(57) [Abstract] [Purpose] A semiconductor device having an inductor having a solenoid structure that can be built in a chip of a MOS type LSI as a part of a process and an inductor exhibiting high inductance, and a semiconductor device having adjustable inductance. Offer. In a semiconductor device having a MOS structure, an inductor having a solenoid structure is built in the semiconductor device, and preferably, a high magnetic permeability material is used as a magnetic core inside the inductor having the solenoid structure, A semiconductor device preferably having a closed circuit magnetic core, and a semiconductor device having a magnetic flux controller connected to one of two solenoid structures sharing the closed circuit magnetic core.
Description
【0001】[0001]
【産業上の利用分野】本発明は、ソレノイドコイル構造
のインダクタが作り込まれたMOS構造を持つLSIチ
ップなどの半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as an LSI chip having a MOS structure in which an inductor having a solenoid coil structure is formed.
【0002】[0002]
【従来の技術】インダクタンス部品、すなわちインダク
タは回路に遅延を持たせたり、回路のインピーダンスを
変えるために用いられる。BACKGROUND OF THE INVENTION Inductance components, or inductors, are used to add delay to a circuit or to change the impedance of a circuit.
【0003】ところで、従来、インダクタをLSIチッ
プ内で実現した例はなく、LSIチップとは別にインダ
クタを作製し、同一パッケージに収めていた。すなわ
ち、LSIチップ内ではトランジスタを用いてキャパシ
タンスを得ることができるが、インダクタンスは得られ
ていない。By the way, conventionally, there is no example in which the inductor is realized in the LSI chip, and the inductor is manufactured separately from the LSI chip and housed in the same package. That is, in the LSI chip, capacitance can be obtained by using a transistor, but inductance is not obtained.
【0004】例えば、一般に、マイクロ波帯の能動素子
は、その入出力インピーダンスが低く、回路に実装する
場合には、特に、高周波の電力トランジスタの場合に
は、トランジスタの容器の内部にLC回路からなるイン
ピーダンス変成器を組み入れてトランジスタの容器の端
子から見たインピーダンスを高め、回路への実装をしや
すくしている。このためのLC複合回路が特公昭59−
10067号および特開昭53−38274号に開示さ
れている。For example, in general, an active element in the microwave band has a low input / output impedance, and when it is mounted in a circuit, particularly in the case of a high frequency power transistor, an LC circuit is provided inside the transistor container. By incorporating an impedance transformer, the impedance seen from the terminal of the container of the transistor is increased to facilitate mounting in a circuit. The LC composite circuit for this purpose is
No. 10067 and JP-A No. 53-38274.
【0005】[0005]
【発明が解決しようとする課題】ところで、ここに開示
されたLC複合回路は、半導体基板上に形成されたMO
S容量に近接して同一の半導体基板上にスパイラルイン
ダクタンスを形成した一つのチップとして得ることがで
きるものであるが、例えばこのLC複合回路を高周波電
力トランジスタのインピーダンス変成器として使用する
場合、プロセスの一部として作り込まれるものでないた
めトランジスタとは別に作成する必要があるし、トラン
ジスタの容器内に実装する必要があった。また、ここに
開示されるLC複合回路のスパイラルインダクタンス
は、半導体基板上に平面状に形成されるものであるた
め、高透磁率のコア材などを用いてインダクタンスを高
くすることができないため、高インダクタンス部品を得
ることができず、高インダクタンスが要求される場合に
は、外部回路で補足する必要があるなどの問題があっ
た。By the way, the LC composite circuit disclosed here is an MO formed on a semiconductor substrate.
It can be obtained as one chip in which a spiral inductance is formed on the same semiconductor substrate in the vicinity of the S capacitance. For example, when this LC composite circuit is used as an impedance transformer of a high frequency power transistor, Since it was not built as a part, it had to be made separately from the transistor, and it was necessary to mount it in the container of the transistor. Further, since the spiral inductance of the LC composite circuit disclosed herein is formed in a planar shape on the semiconductor substrate, it is not possible to increase the inductance by using a core material having a high magnetic permeability. When an inductance component cannot be obtained and a high inductance is required, there is a problem that it is necessary to supplement with an external circuit.
【0006】本発明の主目的は、上記従来技術の問題点
を解消し、MOS型LSIのチップ内にプロセスの一部
として作り込むことのできるソレノイド構造のインダク
タを有する半導体装置を提供するにある。A main object of the present invention is to solve the above problems of the prior art and to provide a semiconductor device having a solenoid structure inductor which can be built in a MOS type LSI chip as a part of a process. .
【0007】また、本発明の他の目的は、上記目的に加
え、高インダクタンスを示すインダクタを有する半導体
装置を提供するにある。Another object of the present invention is to provide a semiconductor device having an inductor exhibiting a high inductance in addition to the above objects.
【0008】また、本発明の他の目的は、上記目的に加
え、インダクタンスの補正および一時的な変化を生じさ
せ、所望の値に調整することのできるインダクタを有す
る半導体装置を提供するにある。Another object of the present invention is to provide, in addition to the above object, a semiconductor device having an inductor capable of correcting and temporarily changing the inductance and adjusting it to a desired value.
【0009】[0009]
【課題を解決するための手段】上記主目的を達成するた
めに、本発明は、MOS構造を持つ半導体装置におい
て、半導体装置内にソレノイド構造のインダクタが作り
込まれていることを特徴とする半導体装置を提供するも
のである。In order to achieve the above main object, the present invention is a semiconductor device having a MOS structure, wherein an inductor having a solenoid structure is built in the semiconductor device. A device is provided.
【0010】上記他の目的を達成するために、本発明
は、上記半導体装置であって、前記ソレノイド構造のイ
ンダクタは、さらにその内部に磁心として高透磁率材料
を有することを特徴とする半導体装置を提供するもので
ある。ここで、前記磁心が閉回路をなすのが好ましい。In order to achieve the above-mentioned other object, the present invention is the above semiconductor device, wherein the inductor having the solenoid structure further has a high magnetic permeability material as a magnetic core therein. Is provided. Here, it is preferable that the magnetic core forms a closed circuit.
【0011】また、本発明は、上記半導体装置であっ
て、さらに、磁束制御部および前記閉回路磁心を共用す
る磁束制御用ソレノイドを有することを特徴とする半導
体装置を提供するものである。Further, the present invention provides the above semiconductor device, further comprising a magnetic flux control section and a magnetic flux controlling solenoid sharing the closed circuit magnetic core.
【0012】ここで、前記インダクタのソレノイド構造
および磁束制御用ソレノイドの少なくとも一方は、MO
S構造のゲート酸化膜上に形成された複数の細片状のゲ
ートと、これらのゲートをその一端部と次のゲートの他
端部とを順次接続する複数のメタル配線材料とから構成
されるのが好ましい。Here, at least one of the solenoid structure of the inductor and the magnetic flux controlling solenoid is MO.
It is composed of a plurality of strip-shaped gates formed on an S-structure gate oxide film, and a plurality of metal wiring materials for sequentially connecting one end of these gates to the other end of the next gate. Is preferred.
【0013】[0013]
【発明の作用】本発明の半導体装置では、MOS型LS
Iの製造工程(プロセス)の一部として、LSIチップ
内にソレノイド構造のインダクタ(コイル)が作り込ま
れている。従って、LSIチップ内でインダクタンスを
得ることができ、容量と合わせて遅延回路や同調回路な
どを外部回路を用いずにチップ内で容易かつ安価に構成
することができる。従って、このようにして製造された
回路は、製造プロセスの一部として作り込まれたもので
あるので回路構成を簡単かつ低コストにすることができ
る。According to the semiconductor device of the present invention, the MOS type LS is used.
As part of the manufacturing process (process) of I, an inductor (coil) having a solenoid structure is built in the LSI chip. Therefore, the inductance can be obtained in the LSI chip, and the delay circuit and the tuning circuit can be easily and inexpensively configured in the chip together with the capacitance without using an external circuit. Therefore, since the circuit manufactured in this manner is manufactured as a part of the manufacturing process, the circuit configuration can be simplified and the cost can be reduced.
【0014】また、本発明の半導体装置は、プロセスの
一部として作り込まれたソレノイド構造のインダクタ
(コイル)の中心に高透磁率材料のコア(磁心)を有し
ており、LSIチップ内に作り込まれたものであるにも
かかわらず、高インダクタンス(誘導係数)を達成でき
る。従って、高インピーダンスを実現するのに外部回路
を用いる必要がない。さらに、本発明の他の態様の半導
体装置では、コアが閉回路となっており、有限長のソレ
ノイド構造のコイルのようにその両端から磁力線が現わ
れることがないので、データの消去や変化または遅延等
が生じることがなく、LSIチップ内のトランジスタに
悪影響を与える恐れがない。Further, the semiconductor device of the present invention has a core (magnetic core) made of a high magnetic permeability material in the center of an inductor (coil) having a solenoid structure formed as a part of the process, and is incorporated in an LSI chip. Despite being built in, high inductance (induction coefficient) can be achieved. Therefore, it is not necessary to use an external circuit to realize high impedance. Furthermore, in a semiconductor device according to another aspect of the present invention, since the core has a closed circuit and magnetic lines of force do not appear from both ends like a coil having a finite length solenoid structure, data is erased, changed or delayed. Etc. does not occur, and there is no fear of adversely affecting the transistors in the LSI chip.
【0015】さらにまた、本発明の他の態様の半導体装
置では、ソレノイド構造のインダクタの閉回路コアを共
有するもう1つのソレノイドを構成し、この磁束制御用
ソレノイドに磁束制御部、例えば電流制御回路を設け、
この磁束制御用ソレノイドに流す電流を制御してコア中
の磁束を変化させることによりソレノイド構造のインダ
クタのインダクタンスを所望の値に制御することができ
る。Furthermore, in a semiconductor device according to another aspect of the present invention, another solenoid that shares a closed circuit core of an inductor having a solenoid structure is configured, and a magnetic flux control unit, such as a current control circuit, is provided in the magnetic flux controlling solenoid. Is provided
The inductance of the solenoid-structured inductor can be controlled to a desired value by controlling the current flowing through the magnetic flux controlling solenoid to change the magnetic flux in the core.
【0016】[0016]
【実施例】本発明に係る半導体装置を添付の図面に示す
好適実施例に基づいて詳細に説明する。図1は、本発明
に係る半導体装置の一実施例の概念的平面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to the present invention will be described in detail with reference to the preferred embodiments shown in the accompanying drawings. FIG. 1 is a conceptual plan view of an embodiment of a semiconductor device according to the present invention.
【0017】同図に示すように半導体装置10は、半導
体基板12上に形成され、アレイ状に配置された短冊状
の多数のポリシリコンゲート14と、このポリシリコン
ゲート14上に絶縁膜を介してアレイと交差するように
形成された磁心(コア)16と、このコア16を包み込
むように絶縁膜を介して、前後のポリシリコンゲート1
4の一端部と他端部とを順次接続する多数のメタル配線
18とからなる。こうして、多数のポリシリコンゲート
14とこれを順次接続するメタル配線18とによってソ
レノイド構造のコイル20が形成される。As shown in FIG. 1, a semiconductor device 10 includes a large number of strip-shaped polysilicon gates 14 formed on a semiconductor substrate 12 and arranged in an array, and an insulating film formed on the polysilicon gates 14. Magnetic core (core) 16 formed so as to intersect with the array, and the polysilicon gates 1 in front and behind through an insulating film so as to surround the core 16.
4 is composed of a large number of metal wirings 18 sequentially connecting one end and the other end. In this way, a coil 20 having a solenoid structure is formed by the large number of polysilicon gates 14 and the metal wirings 18 that sequentially connect the polysilicon gates 14 to each other.
【0018】ここで、ソレノイドコイル20を構成する
ポリシリコンゲート14は、ポリシリコン(多結晶シリ
コン)が用いられているが、本発明はこれに限定され
ず、従来LSIのゲート電極配線材料やメタル配線材料
として用いられるものであればどのうようなものを用い
てもよい。例えば、ゲート電極配線材料としては代表的
にポリシリコンの他、Mo、Wなどの高融点金属、Mo
Si2 、WSi2 、TaSi2 、TiSi2 などのシリ
サイドなどを挙げることができる。メタル配線材料とし
ては、例えば、代表的にアルミニウム(Al)およびA
l合金、銅(Cu)などの低抵抗材を挙げることができ
る。これらの配線材料を単独あるいは積層して用いても
よい。例えば、ポリサイドゲートのようにポリシリコン
の下地上にシリサイドを積層してゲート電極を構成して
もよい。また、これらの配線材料の他、金線、Al線な
どのボンディング線材料などを用いてもよい。これらの
材料のうち、半導体製造プロセスでの製造の容易性を考
慮すると、特に、プロセスの追加や変更を生じさせず、
蒸着、CVD、スパッタなどの薄膜形成技術が適用可能
なものが好ましい。Although polysilicon (polycrystalline silicon) is used for the polysilicon gate 14 constituting the solenoid coil 20, the present invention is not limited to this, and the gate electrode wiring material or metal of the conventional LSI is used. Any material may be used as long as it is used as a wiring material. For example, the gate electrode wiring material is typically polysilicon, a refractory metal such as Mo or W, or Mo.
Examples thereof include silicides such as Si 2 , WSi 2 , TaSi 2 , and TiSi 2 . Typical metal wiring materials include, for example, aluminum (Al) and A.
Examples thereof include low resistance materials such as 1-alloy and copper (Cu). These wiring materials may be used alone or as a laminate. For example, a gate electrode may be formed by stacking silicide on the lower surface of polysilicon like a polycide gate. In addition to these wiring materials, a bonding wire material such as gold wire or Al wire may be used. Of these materials, considering the ease of manufacturing in the semiconductor manufacturing process, in particular, without adding or changing the process,
It is preferable that thin film forming techniques such as vapor deposition, CVD, and sputtering can be applied.
【0019】本発明に用いられるソレノイドコイル20
を構成するメタル配線18は、LSIなどの半導体装置
に用いられるメタル配線材料であればどのようなものを
用いてもよいし、半導体装置実装の際に用いられるボン
ディング線材料を用いてもよい。ここでメタル配線材料
としては、例えば、代表的にAl、Al合金、Cuなど
を挙げることができる。また、ボンディング線材料とし
ては、例えば、金、白金、Al、Al合金、Cuなどを
挙げることができる。また、これらのメタル配線材料、
ボンディング線材料の他ゲート電極配線材料を用いても
よい。さらに、上述のゲート電極材料、メタル配線材料
およびボンディング線材料を積層もしくは接続して用い
てもよい。これらの材料のうち、半導体製造プロセスで
の製造の容易性を考慮すると、特に、プロセスで行われ
るメタライゼーションプロセスが適用可能なものが好ま
しい。特に、プロセスの変更、追加を伴わないメタライ
ゼーションプロセスで形成可能なものが好ましい。Solenoid coil 20 used in the present invention
Any metal wiring material may be used for the metal wiring 18 constituting the above as long as it is a metal wiring material used for a semiconductor device such as an LSI, or a bonding wire material used for mounting a semiconductor device may be used. Typical examples of the metal wiring material include Al, Al alloys, and Cu. Further, examples of the bonding wire material include gold, platinum, Al, Al alloy, Cu and the like. Also, these metal wiring materials,
Other than the bonding line material, the gate electrode wiring material may be used. Further, the above-mentioned gate electrode material, metal wiring material and bonding wire material may be laminated or connected and used. Among these materials, in view of easiness of manufacturing in the semiconductor manufacturing process, those to which the metallization process performed in the process can be applied are particularly preferable. In particular, those that can be formed by a metallization process without changing or adding processes are preferable.
【0020】本発明のコア16を構成する材料として
は、従来用いられるコア材料であれば、どのようなもの
を用いてもよいが、高透磁率材料が好ましい。高透磁率
材料としては、例えば、代表的にけい素鋼、パーマロ
イ、フェライト材料、アモルファス高透磁率材料などを
挙げることができる。これらの材料のうち、半導体製造
プロセスに適用が容易なアモルファス金属が好ましく、
Fe−(B,Si)系アモルファス合金、Co−(F
e,Ni)系アモルファス合金、Co−(Nb,Zr,
Ti)系アモルファス合金などのスパッタリング蒸着膜
などが好ましい。本発明において、コア16は、必ずし
も必須ではないが、高インダクタンスを得るためには、
コア16を有しているほうが好ましい。As the material for the core 16 of the present invention, any conventionally used core material may be used, but a high magnetic permeability material is preferable. Representative examples of the high magnetic permeability material include silicon steel, permalloy, ferrite material, and amorphous high magnetic permeability material. Of these materials, amorphous metals that are easy to apply to semiconductor manufacturing processes are preferred,
Fe- (B, Si) -based amorphous alloy, Co- (F
e, Ni) -based amorphous alloy, Co- (Nb, Zr,
A sputtering deposition film of Ti) type amorphous alloy or the like is preferable. In the present invention, the core 16 is not essential, but in order to obtain high inductance,
It is preferable to have the core 16.
【0021】これらのソレノイドコイル20とコア16
との間を埋めている絶縁膜としては、SOG膜、PSG
膜、SiN膜などを用いることができる。These solenoid coil 20 and core 16
The insulating film filling the gap between the SOG film and PSG
A film, a SiN film, or the like can be used.
【0022】次に、このようなコア入りソレノイド構造
のコイル20の製造方法の一例を図2に示す実施例に基
づいて説明する。Next, an example of a method of manufacturing the coil 20 having such a core-containing solenoid structure will be described based on an embodiment shown in FIG.
【0023】まず、例えばP型Si基板12に従来のL
OCOS法を用いて素子分離のための二酸化シリコン2
2を選択的に成長させて、LOCOS酸化膜22を形成
した後、素子領域にSOG膜などの薄いゲート酸化膜2
4を成長させる。引き続き、低抵抗のポリシリコンゲー
ト14を成長させる。次に必要に応じて、シリコン窒化
膜(図示せず)を被着する。First, for example, a conventional L is formed on the P-type Si substrate 12.
Silicon dioxide for device isolation using OCOS method 2
2 is selectively grown to form a LOCOS oxide film 22, and then a thin gate oxide film 2 such as an SOG film is formed in the element region.
Grow 4 Subsequently, a low resistance polysilicon gate 14 is grown. Next, if necessary, a silicon nitride film (not shown) is deposited.
【0024】次に、ポリシリコンゲート14が素子領域
に短冊状のゲート電極14として形成されるようにレジ
スト(図示せず)をパターニングする。この後、このレ
ジストをマスクとしてドライエッチング法により、例え
ば反応ガスとしてCl2 +O 2 を用い圧力100mTo
rr、RFパワー100Wの条件で反応性ドライエッチ
ング装置を用いて、ポリシリコンゲート14をエッチン
グしてウェハ上に多数の短冊状のポリシリコンゲート1
4を形成する。Next, the polysilicon gate 14 is formed in the device region.
To be formed as a strip-shaped gate electrode 14 on the
A strike (not shown) is patterned. After this,
Using dry etching as a mask, for example,
Cl as a reaction gas2+ O 2Pressure of 100mTo
Reactive dry etching under rr and RF power of 100W
The polysilicon gate 14 using an etching device.
A number of strip-shaped polysilicon gates on the wafer 1
4 is formed.
【0025】この後、レジストをO2 プラズマを用いる
アッシングにより除去した後に、セルフアラインでリン
を1×1013ions/cm2 、加速エネルギー100
KeVの条件で注入し、高抵抗のn- 型拡散層26を形
成する。After that, the resist is removed by ashing using O 2 plasma, and then phosphorus is self-aligned to 1 × 10 13 ions / cm 2 and an acceleration energy of 100.
Implantation is carried out under the condition of KeV to form a high resistance n − type diffusion layer 26.
【0026】次に、層間絶縁膜28として、二酸化シリ
コン膜やCVD−PSG膜などを成長させて平坦化した
後に、コア材となるCo−(Fe,Ni)系アモルファ
ス合金をスパッタリングによって蒸着し、パターニング
してエッチングすることにより、アレイ状に配列された
多数の短冊状のポリシリコンゲート14上に、これらと
交差するようにコア16を形成する。この後、このコア
16を埋めるように二酸化シリコン膜やCVD−PSG
膜などを成長させて平坦化し層間絶縁膜30を形成す
る。Next, as the interlayer insulating film 28, a silicon dioxide film or a CVD-PSG film is grown and flattened, and then a Co— (Fe, Ni) -based amorphous alloy to be a core material is deposited by sputtering, By patterning and etching, cores 16 are formed on a large number of strip-shaped polysilicon gates 14 arranged in an array so as to intersect these gates. After that, a silicon dioxide film or CVD-PSG is formed so as to fill the core 16.
A film or the like is grown and planarized to form an interlayer insulating film 30.
【0027】この後、異方性エッチングによって、多数
の短冊状ポリシリコンゲート14の両端部にコンタクト
ホールを形成し、Al(アルミニウム)電極形成法など
のメタライゼーション法によってコンタクトホールを埋
め、ポリシリコンゲート14の一端部が次のポリシリコ
ンゲート14の他端部に順次接続されるように層間絶縁
膜30上にも例えば蒸着アルミニウムなどで多数のAl
配線18を形成する。Thereafter, anisotropic etching is used to form contact holes at both ends of a large number of strip-shaped polysilicon gates 14, and the contact holes are filled by a metallization method such as an Al (aluminum) electrode forming method to form polysilicon. A large number of Al layers such as vapor-deposited aluminum are formed on the interlayer insulating film 30 so that one end of the gate 14 is sequentially connected to the other end of the next polysilicon gate 14.
The wiring 18 is formed.
【0028】こうして、MOS型LSIチップの製造プ
ロセスの一部として、MOS型LSIチップ内にソレノ
イド構造のコイル20を作り込むことができる。上述の
方法では、MOS型LSIの製造プロセスにコア16を
作り込む工程を付加するだけで、MOS型LSIチップ
製造時に、チップ内にソレノイド構造のコイル20を作
り込むことができる。In this way, as a part of the manufacturing process of the MOS type LSI chip, the coil 20 having the solenoid structure can be built in the MOS type LSI chip. In the method described above, the coil 20 having the solenoid structure can be built in the chip at the time of manufacturing the MOS type LSI chip only by adding the step of making the core 16 to the manufacturing process of the MOS type LSI.
【0029】本発明の半導体装置の最も特徴とするコイ
ル20を製造する方法は、上述の例に限定されず、MO
S型LSI製造プロセスの一部としてコイル20を作り
込むことができればどのような方法でもよい。例えば、
コア16の形成をマスキングしてスパッタすることによ
り直接形成してもよい。The method for manufacturing the coil 20, which is the most characteristic feature of the semiconductor device of the present invention, is not limited to the above-mentioned example, and MO
Any method may be used as long as the coil 20 can be formed as part of the S-type LSI manufacturing process. For example,
The core 16 may be directly formed by masking the formation and sputtering.
【0030】さらに、図3および図4に示すように、S
i基板12上に、プロセス時のアルミ配線材またはボン
ディングワイヤ(線)を用いてポリシリコンゲート14
の代わりに所定長の線状底部コイル材18aを多数アレ
イ状に配列するように形成し、次に絶縁膜28を形成し
て平坦化し、その上にコア16を形成し、さらに絶縁膜
28を積層して平坦化し、コイル材18aに両端部にコ
ンタクトホールを穿設し、アルミ配線材やボンディング
線などによってコイル材18aと接続するコイル材18
b,18bを形成し、これらの側部コイル18b,18
bをコイル材18aの一端部と次のコイル材18aの他
端部とを順次接続するようにアルミ配線材またはボンデ
ィングワイヤを用いて接続することで、本発明のソレノ
イド構造のコイル20を有する半導体装置を製造しても
よい。Further, as shown in FIGS. 3 and 4, S
A polysilicon gate 14 is formed on the i-substrate 12 by using an aluminum wiring material or a bonding wire (line) at the time of processing.
In place of the above, a plurality of linear bottom coil materials 18a having a predetermined length are formed so as to be arranged in an array, an insulating film 28 is formed next and flattened, a core 16 is formed on the insulating film 28, and an insulating film 28 is further formed. The coil material 18 is formed by laminating and flattening the contact holes, and forming contact holes at both ends of the coil material 18a and connecting the coil material 18a with the coil material 18a by an aluminum wiring material or a bonding wire.
b, 18b and these side coils 18b, 18
A semiconductor having the coil 20 of the solenoid structure of the present invention by connecting b using an aluminum wiring material or a bonding wire so as to sequentially connect one end of the coil material 18a and the other end of the next coil material 18a. The device may be manufactured.
【0031】次に、図1に示すポリシリコンゲート14
の形状は短冊状であるが、本発明では特に制限的ではな
く、メタル配線18と組み合わせてソレノイドコイル2
0を構成できれば、どのような形状でもよく、例えば線
状であってもよい。これら多数のポリシリコンゲート1
4の配置も特に制限的ではなく、アレイ状に並んでいれ
ば傾斜した状態で並列にならんでいればよい。これらの
多数のポリシリコンゲート14は平行に並んでいるのが
よいが、とくに制限的ではない。特に、MOS型LSI
の製造プロセスにおいて、未使用のゲートを用いればさ
らに効率的である。もちろん、上述したようにAl配線
やボンディング線などのメタル配線材18aを直接Si
基板12にアレイ状に配列してもよい。Next, the polysilicon gate 14 shown in FIG.
Although the shape of the solenoid coil 2 is a strip shape, the present invention is not particularly limited, and the solenoid coil 2 can be combined with the metal wiring 18.
Any shape may be used as long as 0 can be configured, and for example, a linear shape may be used. Many of these polysilicon gates 1
The arrangement of 4 is not particularly limited, and may be arranged in parallel in a tilted state as long as they are arranged in an array. The large number of polysilicon gates 14 are preferably arranged in parallel, but are not particularly limited. Especially, MOS type LSI
It is more efficient to use an unused gate in the manufacturing process. Of course, as described above, the metal wiring material 18a such as Al wiring or bonding wire is directly connected to Si.
They may be arranged in an array on the substrate 12.
【0032】このように多数のポリシリコンゲート14
をポリシリコンゲート14の一端部と次のポリシリコン
ゲート14の他端部とをメタル配線18によって接続す
ることにより、ソレノイド構造のコイル20を構成する
が、用いられるメタル配線18は、図1および図2に示
すように蒸着法やスパッタ法によって形成したものであ
ってもよいし、図3および図4に示すように予めメタル
配線材化されたAl配線18a,18b,18cを順次
接続するものであってもよいし、Al配線18a,18
bおよび18cのうち一部、例えばAl配線18aおよ
び18cは線材を用い、残り、例えばAl配線18bは
蒸着法またはスパッタ法などにより形成するようにして
もよい。こうして得られたソレノイドコイル20の両端
にはリード線32,32が接続される。As described above, a large number of polysilicon gates 14 are formed.
Is connected to one end of the polysilicon gate 14 and the other end of the next polysilicon gate 14 by a metal wire 18, which constitutes a coil 20 having a solenoid structure. The metal wire 18 used is as shown in FIG. It may be formed by a vapor deposition method or a sputtering method as shown in FIG. 2, or as shown in FIG. 3 and FIG. 4, the Al wirings 18a, 18b, 18c which are previously made into metal wiring materials are sequentially connected Or the Al wirings 18a, 18
Part of b and 18c, for example, Al wirings 18a and 18c may be formed by using a wire material, and the rest, for example, Al wiring 18b may be formed by a vapor deposition method or a sputtering method. Lead wires 32, 32 are connected to both ends of the solenoid coil 20 thus obtained.
【0033】また、誘導係数(インダクタンス)を向上
させるためのコア16として用いられる高透磁率材料の
断面形状も特に制限的ではないが、円柱状が好ましい。The cross-sectional shape of the high-permeability material used as the core 16 for improving the induction coefficient (inductance) is not particularly limited, but a columnar shape is preferable.
【0034】また、上述の例ではSi基板としてP型S
i基板を用い、PチャンネルMOS型LSIにインダク
タ(コイル)を作り込むものであるが、n型Si基板を
用いて、nチャンネルMOS型LSIにソレノイド構造
のインダクタ(コイル)を作り込むものであってもよ
い。In the above example, the P type S substrate is used as the Si substrate.
An i-substrate is used to form an inductor (coil) in a P-channel MOS type LSI, but an n-type Si substrate is used to make an inductor (coil) in a solenoid structure in an n-channel MOS type LSI. Good.
【0035】また、図5に示すように、ソレノイド構造
のコイル20が有限長であると、その両端から磁力線3
6が現われる。このため、コイル20を設ける環境や動
作条件等によってはLSIチップ内のトランジスタに悪
影響を与える恐れがあり、トランジスタ内に保持されて
いたデータが消去されたり、変化したり、回路の動作に
遅延が生じるなどの影響が考えられる。このような場合
には、図6に示す半導体装置38のようにコア(磁心)
となる高透磁率材料を閉回路34とすることにより、磁
束が外に出ることおよびソレノイドコイル20の外部に
磁界が現われるのを防ぐことができる。Further, as shown in FIG. 5, when the coil 20 having the solenoid structure has a finite length, the magnetic force lines 3 are applied from both ends thereof.
6 appears. Therefore, depending on the environment in which the coil 20 is provided, operating conditions, etc., the transistors in the LSI chip may be adversely affected, and the data held in the transistors may be erased or changed, or the operation of the circuit may be delayed. It may have an impact. In such a case, a core (magnetic core) like the semiconductor device 38 shown in FIG.
By forming the closed circuit 34 with a high magnetic permeability material, it is possible to prevent the magnetic flux from going out and the magnetic field from appearing outside the solenoid coil 20.
【0036】ここで、閉回路コア34の形状は、作り易
さの点からは図示例のように矩形(長方形、正方形)な
どがよいが、本発明はこれに限定されるわけではなく、
磁束のもれを防ぐ効果の点からは円形に近いほうが好ま
しく、完全な円形が最も効果が大きく最も好ましい。し
かしながら、円形のコアは作り込むのが難しく、素子と
しての面積効率も悪くなることから、作り易さと効果と
のバランスから矩形の4角を丸めて、この4角を例えば
小半径の4分円とすることもできる。また、閉回路コア
34の大きさも特に制限的ではなく、必要なインダクタ
ンスや許容面積に応じて適宜選択すればよい。Here, the shape of the closed circuit core 34 is preferably a rectangle (rectangle, square) or the like as shown in the figure from the viewpoint of ease of fabrication, but the present invention is not limited to this.
From the viewpoint of the effect of preventing leakage of magnetic flux, a circular shape is preferable, and a perfect circular shape is most effective and most preferable. However, it is difficult to make a circular core, and the area efficiency as an element also deteriorates. Therefore, in order to balance the ease of making and the effect, round the four corners of the rectangle, and then, for example, a quadrant with a small radius. Can also be Also, the size of the closed circuit core 34 is not particularly limited, and may be appropriately selected according to the required inductance and allowable area.
【0037】なお、図6に示すようにソレノイドコイル
20は、閉回路コア34の一部に形成されていてもよい
が、閉回路コア34の全周に亘って形成されるものであ
ってもよい。もちろん、ソレノイドコイル20は、閉回
路コア34の全周に亘って形成する方が高インダクタン
スが得られるが、必要なインダクタンスに応じてコイル
20の巻き数や形成する長さなどを適宜選択すればよ
い。Although the solenoid coil 20 may be formed in a part of the closed circuit core 34 as shown in FIG. 6, it may be formed over the entire circumference of the closed circuit core 34. Good. Of course, when the solenoid coil 20 is formed over the entire circumference of the closed circuit core 34, a higher inductance can be obtained. However, if the number of turns of the coil 20 and the length of the coil 20 are appropriately selected according to the required inductance. Good.
【0038】また、このように閉回路コア34を用いる
ことで、磁束のもれや磁界の発生を防止または大幅に低
減することにより、閉回路コア34の内部にも容量、ト
ランジスタなどの素子を作り込み、素子の面積効率を上
げ、LSIチップの集積度を向上させることも可能であ
る。In addition, by using the closed circuit core 34 in this way, it is possible to prevent or significantly reduce the generation of the leakage of the magnetic flux and the magnetic field, so that elements such as capacitors and transistors are provided inside the closed circuit core 34. It is also possible to improve the area efficiency of the device by increasing the area efficiency of the LSI chip.
【0039】また、上述した半導体装置のソレノイドコ
イルはLSIチップ内に作り込むことができるが、巻数
およびコア材料などが一定であるため、そのインダクタ
ンスは一定の固定値であり、そのインダクタンスを一時
的に変化させたり、目的とする値に調整することができ
ない。このため、図7に示す半導体装置44において
は、閉回路コア34にポリシリコンゲート14とAl配
線18とによって形成されるソレノイドコイル20に加
え、同じ閉回路コア34の他の一部に同様にポリシリコ
ンゲート14とAl配線18とによって形成される磁束
制御用ソレノイドコイル40を形成し、その両端のリー
ド線32を磁束を制御するための電流制御回路42に接
続するものであってもよい。The solenoid coil of the semiconductor device described above can be built in the LSI chip. However, since the number of turns and the core material are constant, its inductance is a fixed value, and the inductance is temporarily fixed. It cannot be changed to or adjusted to the target value. For this reason, in the semiconductor device 44 shown in FIG. 7, in addition to the solenoid coil 20 formed by the polysilicon gate 14 and the Al wiring 18 in the closed circuit core 34, similarly to other parts of the same closed circuit core 34. A magnetic flux controlling solenoid coil 40 formed by the polysilicon gate 14 and the Al wiring 18 may be formed, and the lead wires 32 at both ends thereof may be connected to a current control circuit 42 for controlling the magnetic flux.
【0040】図7に示す半導体装置44においては、電
流制御回路42により磁束制御用ソレノイドコイル40
に電流を流し、閉回路コア34内部の磁束を変化させる
ことにより、インダクタ用ソレノイドコイル20におけ
るインダクタンスを変化させることができ、ソレノイド
コイル40に流す電流を電流制御回路42により制御し
て目的とする所望のインダクタンスを得ることができ
る。なお、電流制御回路42を有する磁束制御部によっ
て長時間連続してインダクタのソレノイドコイル20の
インダクタンスの変化を行うと、電流制御回路42によ
って磁束制御用ソレノイドコイル40に電流を流し続け
ることになるので、電力消費が大きくなる。このため、
電流制御回路42によってソレノイドコイル20のイン
ダクタンスの変化は短時間断続して行うように制御を行
うのが好ましい。In the semiconductor device 44 shown in FIG. 7, the magnetic flux controlling solenoid coil 40 is controlled by the current controlling circuit 42.
By changing the magnetic flux inside the closed circuit core 34 by applying a current to the inductor, the inductance in the inductor solenoid coil 20 can be changed, and the current flowing through the solenoid coil 40 is controlled by the current control circuit 42 for the purpose. A desired inductance can be obtained. If the inductance of the solenoid coil 20 of the inductor is continuously changed for a long time by the magnetic flux control unit having the current control circuit 42, the current control circuit 42 continues to flow the current to the magnetic flux control solenoid coil 40. , The power consumption will increase. For this reason,
The current control circuit 42 preferably controls the inductance of the solenoid coil 20 to be changed intermittently for a short time.
【0041】以下に、本発明を具体的実施例に基づいて
具体的に説明する。コア材に最大透磁率70,000で
あるFe−Ni合金を用い、総面積約10cm2 のチッ
プ上に図7に示すようなコア断面10μm×10μm、
コア長さは10cmのチップを一周する閉回路コア34
をもつ2個の巻き数1400のソレノイドコイル20お
よび40をポリシリコンゲート14とAl配線18とに
よって形成して、ソレノイド構造のインダクタをチップ
上に作り込んだ。一方のソレノイドコイル40に電流制
御回路42を接続し、磁束制御用として用いることので
きる本発明の半導体装置を製作した。一方のソレノイド
コイル40に流す電流を電流制御回路42によって0〜
20mAに制御できるようにし、8mAの電流が流れて
いる他方のソレノイドコイルインダクタ20のインダク
タンス値を求めた結果、100〜300〔H〕の変化が
得られた。ここで、使用した透磁率μは10,000で
あり、漏れ磁束は50%であった。なお、ソレノイドコ
イルインダクタ20の一つでのインダクタンス値は、電
流値Iが8mAの場合、約200〔H〕であった。The present invention will be specifically described below based on specific examples. With Fe-Ni alloy is a maximum permeability of 70,000 to core material, the core section 10 [mu] m × 10 [mu] m as shown in FIG. 7 on the total area of about 10 cm 2 chips,
Closed circuit core 34 that goes around a chip with a core length of 10 cm
Two solenoid coils 20 and 40 having 1400 turns are formed by the polysilicon gate 14 and the Al wiring 18, and an inductor having a solenoid structure is built on the chip. A current control circuit 42 was connected to one solenoid coil 40 to manufacture a semiconductor device of the present invention which can be used for controlling magnetic flux. The current flowing through one of the solenoid coils 40 is set to 0 by the current control circuit 42.
As a result of obtaining the inductance value of the other solenoid coil inductor 20 in which a current of 8 mA is flowing so that the current can be controlled to 20 mA, a change of 100 to 300 [H] was obtained. Here, the magnetic permeability μ used was 10,000 and the leakage magnetic flux was 50%. The inductance value of one of the solenoid coil inductors 20 was about 200 [H] when the current value I was 8 mA.
【0042】[0042]
【発明の効果】以上、詳述したように、本発明によれ
ば、MOS型LSIの製造工程(プロセス)の一部とし
て、LSIチップ内にソレノイド構造のインダクタ(コ
イル)を作り込むことができるので、LSIチップ内で
容易かつ低コストでインダクタンスを得ることができ、
容量と合わせて遅延回路やインピーダンス変成回路など
を外部回路を用いずにチップ内で構成することができ
る。従って、このようにして製造された回路は、製造プ
ロセスの一部として作り込まれたものであるので回路構
成を簡単かつ低コストにすることができる。As described above in detail, according to the present invention, an inductor (coil) having a solenoid structure can be built in an LSI chip as a part of a manufacturing process (process) of a MOS type LSI. Therefore, the inductance can be obtained easily and at low cost in the LSI chip,
It is possible to configure a delay circuit, an impedance transformation circuit, and the like together with the capacitance in the chip without using an external circuit. Therefore, since the circuit manufactured in this manner is manufactured as a part of the manufacturing process, the circuit configuration can be simplified and the cost can be reduced.
【0043】また、本発明によれば、上記効果に加え、
インダクタ(コイル)の構造がソレノイド構造で、その
中心に高透磁率材からなるコア(磁心)を入れることが
できるので、高インダクタンス(誘導係数)を得ること
ができる。従って、チップ内に作り込まれた容量と組み
合わせることによって高インピーダンスを実現すること
もできる。According to the present invention, in addition to the above effects,
Since the structure of the inductor (coil) is a solenoid structure, and a core (magnetic core) made of a high magnetic permeability material can be inserted in the center thereof, a high inductance (induction coefficient) can be obtained. Therefore, high impedance can also be realized by combining with the capacitance built in the chip.
【0044】また、本発明によれば、ソレノイド構造の
インダクタ(コイル)のコアを閉回路形状に構成するこ
とにより、上記各効果に加え、磁束をコア内に閉じ込
め、外部への放出を防ぐことができる。また、コアを閉
回路形状、特に円型にすることによりソレノイド構造の
コイル外の磁界を低減し、LSIチップ内のトランジス
タへの磁界への影響を抑えることができる。Further, according to the present invention, by forming the core of the inductor (coil) of the solenoid structure in a closed circuit shape, in addition to the above-mentioned effects, the magnetic flux is confined in the core to prevent it from being emitted to the outside. You can Further, by making the core a closed circuit shape, particularly a circular shape, the magnetic field outside the coil of the solenoid structure can be reduced, and the influence on the magnetic field to the transistor in the LSI chip can be suppressed.
【0045】さらに、本発明によれば、上記効果に加
え、閉回路コアを共有する磁束制御用ソレノイドコイル
に流す電流を磁束制御部に設けられた電流制御回路によ
りコア内の磁束を変化させ、インダクタのソレノイドコ
イルのインダクタンスを制御することができるので、イ
ンダクタンスを所望の値に調整することができる。Further, according to the present invention, in addition to the above effect, the magnetic flux in the core is changed by the current control circuit provided in the magnetic flux control section so that the current flowing in the magnetic flux controlling solenoid coil sharing the closed circuit core is Since the inductance of the solenoid coil of the inductor can be controlled, the inductance can be adjusted to a desired value.
【図1】 本発明に係る半導体装置の一実施例の上面概
念図である。FIG. 1 is a conceptual top view of an embodiment of a semiconductor device according to the present invention.
【図2】 本発明に係る半導体装置の別の実施例の断面
模式図である。FIG. 2 is a schematic cross-sectional view of another embodiment of the semiconductor device according to the present invention.
【図3】 本発明に係る半導体装置の別の実施例の上面
模式図である。FIG. 3 is a schematic top view of another embodiment of the semiconductor device according to the present invention.
【図4】 本発明に係る半導体装置の別の実施例の断面
模式図である。FIG. 4 is a schematic cross-sectional view of another embodiment of the semiconductor device according to the present invention.
【図5】 本発明の半導体装置の作用の一例を示す上面
概念図である。FIG. 5 is a conceptual top view showing an example of the operation of the semiconductor device of the present invention.
【図6】 本発明の半導体装置の別の実施例の上面模式
図である。FIG. 6 is a schematic top view of another embodiment of the semiconductor device of the present invention.
【図7】 本発明の半導体装置の別の実施例の上面模式
図である。FIG. 7 is a schematic top view of another embodiment of the semiconductor device of the present invention.
10,38,44 半導体装置 12 Si基板 14 ポリシリコンゲート 16 コア 18 メタル配線 18a,18b,18c Al配線 20 ソレノイド(構造)コイル 22 LOCOS酸化膜 24 ゲート酸化膜 26 拡散層 28,30 (層間)絶縁膜 32 リード線 34 閉回路コア 36 磁力線 40 磁束制御用ソレノイドコイル 42 電流制御回路 10, 38, 44 semiconductor device 12 Si substrate 14 polysilicon gate 16 core 18 metal wiring 18a, 18b, 18c Al wiring 20 solenoid (structure) coil 22 LOCOS oxide film 24 gate oxide film 26 diffusion layer 28, 30 (interlayer) insulation Membrane 32 Lead wire 34 Closed circuit core 36 Magnetic field line 40 Flux control solenoid coil 42 Current control circuit
Claims (6)
導体装置内にソレノイド構造のインダクタが作り込まれ
ていることを特徴とする半導体装置。1. A semiconductor device having a MOS structure, wherein an inductor having a solenoid structure is built in the semiconductor device.
記ソレノイド構造のインダクタは、さらにその内部に磁
心として高透磁率材料を有することを特徴とする半導体
装置。2. The semiconductor device according to claim 1, wherein the inductor having the solenoid structure further has a high magnetic permeability material as a magnetic core therein.
半導体装置。3. The semiconductor device according to claim 2, wherein the magnetic core forms a closed circuit.
らに、磁束制御部および前記閉回路磁心を共用する磁束
制御用ソレノイドを有することを特徴とする半導体装
置。4. The semiconductor device according to claim 3, further comprising a magnetic flux control section and a magnetic flux control solenoid that shares the closed circuit magnetic core.
のゲート酸化膜上に形成された複数の細片状のゲート
と、これらのゲートをその一端部と次のゲートの他端部
とを順次接続する複数のメタル配線材料とから構成され
る請求項4に記載の半導体装置。5. The magnetic flux controlling solenoid comprises a plurality of strip-shaped gates formed on a gate oxide film of a MOS structure, one end of these gates and the other end of the next gate in order. The semiconductor device according to claim 4, comprising a plurality of metal wiring materials connected to each other.
S構造のゲート酸化膜上に形成された複数の細片状のゲ
ートと、これらのゲートをその一端部と次のゲートの他
端部とを順次接続する複数のメタル配線材料とから構成
される請求項1ないし5のいずれかに記載の半導体装
置。6. The solenoid structure of the inductor is an MO
It is composed of a plurality of strip-shaped gates formed on an S-structure gate oxide film, and a plurality of metal wiring materials for sequentially connecting one end of these gates to the other end of the next gate. The semiconductor device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4306790A JPH0689976A (en) | 1992-07-22 | 1992-11-17 | Semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-194442 | 1992-07-22 | ||
| JP19444292 | 1992-07-22 | ||
| JP4306790A JPH0689976A (en) | 1992-07-22 | 1992-11-17 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689976A true JPH0689976A (en) | 1994-03-29 |
Family
ID=26508498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4306790A Withdrawn JPH0689976A (en) | 1992-07-22 | 1992-11-17 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689976A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189339A (en) * | 1996-11-19 | 1998-07-21 | Samsung Electron Co Ltd | Semiconductor device and manufacturing method thereof |
| US6060759A (en) * | 1998-03-06 | 2000-05-09 | International Business Machines Corporation | Method and apparatus for creating improved inductors for use with electronic oscillators |
| US6357107B2 (en) * | 1999-07-09 | 2002-03-19 | Micron Technology, Inc. | Integrated circuit inductors |
| KR100328710B1 (en) * | 1999-08-23 | 2002-03-20 | 박종섭 | Inductor and fabricating method thereof |
-
1992
- 1992-11-17 JP JP4306790A patent/JPH0689976A/en not_active Withdrawn
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189339A (en) * | 1996-11-19 | 1998-07-21 | Samsung Electron Co Ltd | Semiconductor device and manufacturing method thereof |
| US6060759A (en) * | 1998-03-06 | 2000-05-09 | International Business Machines Corporation | Method and apparatus for creating improved inductors for use with electronic oscillators |
| US6779250B2 (en) | 1999-07-09 | 2004-08-24 | Micron Technology, Inc. | Integrated circuit inductors |
| US6817087B2 (en) | 1999-07-09 | 2004-11-16 | Micron Technology, Inc. | Integrated circuit inductors |
| US6446327B2 (en) | 1999-07-09 | 2002-09-10 | Kie Y. Ahn | Integrated circuit inductors |
| US6612019B2 (en) | 1999-07-09 | 2003-09-02 | Micron Technology, Inc. | Integrated circuit inductors |
| US6646534B2 (en) | 1999-07-09 | 2003-11-11 | Micron Technology, Inc. | Integrated circuit inductors |
| US6701607B2 (en) | 1999-07-09 | 2004-03-09 | Micron Technology, Inc. | Integrated circuit inductors |
| US6760967B2 (en) | 1999-07-09 | 2004-07-13 | Micron Technology, Inc. | Integrated circuit inductors |
| US6762478B2 (en) | 1999-07-09 | 2004-07-13 | Micron Technology, Inc. | Integrated circuit inductors |
| US6357107B2 (en) * | 1999-07-09 | 2002-03-19 | Micron Technology, Inc. | Integrated circuit inductors |
| US7388462B2 (en) | 1999-07-09 | 2008-06-17 | Micron Technology, Inc. | Integrated circuit inductors |
| US6822545B2 (en) | 1999-07-09 | 2004-11-23 | Micron Technology, Inc. | Integrated circuit inductors |
| US6825747B2 (en) | 1999-07-09 | 2004-11-30 | Micron Technology, Inc. | Integrated circuit inductors |
| US6850141B2 (en) | 1999-07-09 | 2005-02-01 | Micron Technology, Inc. | Integrated circuit inductors |
| US6900716B2 (en) | 1999-07-09 | 2005-05-31 | Micron Technology, Inc. | Integrated circuit inductors |
| US6910260B2 (en) | 1999-07-09 | 2005-06-28 | Micron Technology, Inc. | Integrated circuit inductors |
| US6948230B2 (en) | 1999-07-09 | 2005-09-27 | Micron Technology, Inc. | Integrated circuit inductors |
| US6976300B2 (en) | 1999-07-09 | 2005-12-20 | Micron Technology, Inc. | Integrated circuit inductors |
| US7158004B2 (en) | 1999-07-09 | 2007-01-02 | Micron Technology, Inc. | Integrated circuit inductors |
| KR100328710B1 (en) * | 1999-08-23 | 2002-03-20 | 박종섭 | Inductor and fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192951B2 (en) | Inductor element, inductor element manufacturing method, and semiconductor device with inductor element mounted thereon | |
| US6903644B2 (en) | Inductor device having improved quality factor | |
| JP4948756B2 (en) | Inductor formed in integrated circuit and method of manufacturing the same | |
| EP1352403B1 (en) | Integrated transformer | |
| US10008318B2 (en) | System and method for integrated inductor | |
| US7167073B2 (en) | Semiconductor device | |
| US6696744B2 (en) | Integrated circuit having a micromagnetic device and method of manufacture therefor | |
| US7434306B2 (en) | Integrated transformer | |
| US5936298A (en) | Method for realizing magnetic circuits in an integrated circuit | |
| US6649422B2 (en) | Integrated circuit having a micromagnetic device and method of manufacture therefor | |
| US7321285B2 (en) | Method for fabricating a transformer integrated with a semiconductor structure | |
| US20030070282A1 (en) | Ultra-miniature magnetic device | |
| CN101794775B (en) | A spiral inductor formed in a semiconductor substrate and a method for forming the inductor | |
| JPH08250332A (en) | Three-dimensional integrated circuit inductor | |
| WO2004112138A1 (en) | Semiconductor device and method for manufacturing same | |
| JPH09162354A (en) | Integrated inductor structure and its manufacture | |
| TW202115933A (en) | Integrated circuit and method of forming the same | |
| JPH0689976A (en) | Semiconductor device | |
| JP3164025B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| Sun et al. | Improved staggered through silicon via inductors for RF and power applications | |
| TW493187B (en) | Spiral inductor containing erect capacitor structures inside | |
| JP2000269036A (en) | Inductor device | |
| KR20050062069A (en) | Method of manufacturing radio frequency semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |