JPH0691071B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691071B2 JPH0691071B2 JP24050586A JP24050586A JPH0691071B2 JP H0691071 B2 JPH0691071 B2 JP H0691071B2 JP 24050586 A JP24050586 A JP 24050586A JP 24050586 A JP24050586 A JP 24050586A JP H0691071 B2 JPH0691071 B2 JP H0691071B2
- Authority
- JP
- Japan
- Prior art keywords
- resin solution
- resin
- semiconductor chip
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法の改良である。
表面に電極・配線が設けられている半導体チップ表面の
全面に樹脂膜を均一の厚さに形成するために、樹脂溶液
ドロップ工程に先立ち、半導体チップ上に設けられた配
線と交叉する方向にポリイミド樹脂等をライン状に塗布
し、このライン状に塗布されたポリイミド樹脂膜をもっ
て樹脂溶液の流れをガイドし、樹脂溶液を半導体チップ
表面の全面に行き渡らせ、半導体チップ表面の全面に樹
脂膜を均一に形成するものである。
全面に樹脂膜を均一の厚さに形成するために、樹脂溶液
ドロップ工程に先立ち、半導体チップ上に設けられた配
線と交叉する方向にポリイミド樹脂等をライン状に塗布
し、このライン状に塗布されたポリイミド樹脂膜をもっ
て樹脂溶液の流れをガイドし、樹脂溶液を半導体チップ
表面の全面に行き渡らせ、半導体チップ表面の全面に樹
脂膜を均一に形成するものである。
本発明は半導体装置の製造方法の改良に関する。特に、
表面に電極・配線が設けられている半導体チップの表面
に樹脂溶液をドロップして樹脂膜を形成する工程を有す
る半導体装置の製造方法の改良に関する。
表面に電極・配線が設けられている半導体チップの表面
に樹脂溶液をドロップして樹脂膜を形成する工程を有す
る半導体装置の製造方法の改良に関する。
半導体チップを製造した後、その表面を保護したりα線
を阻止するため、Ｎ−メチル２−ピロリジノン、ポリイ
ミド等の樹脂の溶液をドロップして樹脂膜よりなる保護
膜を形成する手法が知られている。
を阻止するため、Ｎ−メチル２−ピロリジノン、ポリイ
ミド等の樹脂の溶液をドロップして樹脂膜よりなる保護
膜を形成する手法が知られている。
たゞ、樹脂溶液は一般に高粘度であるから、表面に配線
が設けられていいる等凹凸が存在すると、樹脂溶液の流
れがこの凹凸で堰止められて、半導体チップの全面に均
一に行き渡らないという欠点がある。
が設けられていいる等凹凸が存在すると、樹脂溶液の流
れがこの凹凸で堰止められて、半導体チップの全面に均
一に行き渡らないという欠点がある。
本発明の目的は、この欠点を解消することにあり、表面
の凹凸を有する半導体チップの表面の全面に均一な厚さ
の樹脂膜よりなる保護膜を形成する工程を有する半導体
装置の製造方法を提供することにある。
の凹凸を有する半導体チップの表面の全面に均一な厚さ
の樹脂膜よりなる保護膜を形成する工程を有する半導体
装置の製造方法を提供することにある。
上記の目的を達成するために本発明が採った手段は、表
面に配線２が設けられた半導体チップ１の配線２と交叉
する方向にポリイミド樹脂等をライン状に塗布してポリ
イミド樹脂膜のライン４を形成した後に樹脂溶液をドロ
ップし、このポリイミド樹脂膜のライン４をもって樹脂
溶液の流れをガイドし、樹脂溶液を半導体チップ１の表
面全面に行き渡らせ、半導体チップの表面の全面に均一
な厚さの樹脂膜よりなる保護膜を形成することにしたこ
とにある。
面に配線２が設けられた半導体チップ１の配線２と交叉
する方向にポリイミド樹脂等をライン状に塗布してポリ
イミド樹脂膜のライン４を形成した後に樹脂溶液をドロ
ップし、このポリイミド樹脂膜のライン４をもって樹脂
溶液の流れをガイドし、樹脂溶液を半導体チップ１の表
面全面に行き渡らせ、半導体チップの表面の全面に均一
な厚さの樹脂膜よりなる保護膜を形成することにしたこ
とにある。
以上の欠点は、樹脂溶液の粘度が一般に高いことによ
る。本発明においては、半導体チップ上に、樹脂溶液と
同質の材料をもって、凹凸の方向と交叉する方向にガイ
ドが設けられているので、樹脂溶液は、粘度が高いにも
かかわらず、この同質材料よりなるガイドによってガイ
ドされて容易に凹凸を越えることができ、樹脂溶液は半
導体チップの全面に均一に行き渡ることができ、半導体
チップの全面に均一な厚さの樹脂膜を形成することがで
きる。
る。本発明においては、半導体チップ上に、樹脂溶液と
同質の材料をもって、凹凸の方向と交叉する方向にガイ
ドが設けられているので、樹脂溶液は、粘度が高いにも
かかわらず、この同質材料よりなるガイドによってガイ
ドされて容易に凹凸を越えることができ、樹脂溶液は半
導体チップの全面に均一に行き渡ることができ、半導体
チップの全面に均一な厚さの樹脂膜を形成することがで
きる。
以下、図面を参照しつゝ、本発明の一実施例に係る半導
体装置の製造方法についてさらに説明する。
体装置の製造方法についてさらに説明する。
第1a図、第1b図参照 半導体ウェーハの各メモリセル領域６にメモリセルを形
成した後、各メモリセル領域６を囲む外縁領域にアルミ
ニウム等の表面配線２を形成し、PSG等の表面安定化膜
３を形成する。
成した後、各メモリセル領域６を囲む外縁領域にアルミ
ニウム等の表面配線２を形成し、PSG等の表面安定化膜
３を形成する。
ここで、ポリイミド樹脂を数μｍ厚にスピンコートし、
上記の表面配線２と図示するように交叉するライン状に
パターニングして、幅４〜５μｍのライン状ポリイミド
膜４を形成する。ダイシングをなして、半導体メモリチ
ップ１に分離する。
上記の表面配線２と図示するように交叉するライン状に
パターニングして、幅４〜５μｍのライン状ポリイミド
膜４を形成する。ダイシングをなして、半導体メモリチ
ップ１に分離する。
第２図参照 その後、Ｎ−メチル２−ピロリジノンやポリイミド等の
樹脂溶液をドロップして塗布する。この工程において、
樹脂溶液はライン状ポリイミド膜４にそってガイドされ
て流れるので、配線２によって形成される凹凸を越えて
流れることができ、半導体チップの全面に均一に行き渡
る。
樹脂溶液をドロップして塗布する。この工程において、
樹脂溶液はライン状ポリイミド膜４にそってガイドされ
て流れるので、配線２によって形成される凹凸を越えて
流れることができ、半導体チップの全面に均一に行き渡
る。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、表面に配線等の凹凸が設けられた半導体
チップの配線等の凹凸と交叉する方向にポリイミド樹脂
等をライン状に塗布してポリイミド樹脂膜のラインを形
成した後に樹脂溶液をドロップし、このポリイミド樹脂
膜のラインをもって樹脂溶液の流れをガイドすることと
されているので、樹脂溶液は配線等の凹凸が設けられた
半導体チップの表面全面に行き渡り、半導体チップの表
面の全面に均一な厚さの樹脂膜よりなる保護膜が形成さ
れる。
法においては、表面に配線等の凹凸が設けられた半導体
チップの配線等の凹凸と交叉する方向にポリイミド樹脂
等をライン状に塗布してポリイミド樹脂膜のラインを形
成した後に樹脂溶液をドロップし、このポリイミド樹脂
膜のラインをもって樹脂溶液の流れをガイドすることと
されているので、樹脂溶液は配線等の凹凸が設けられた
半導体チップの表面全面に行き渡り、半導体チップの表
面の全面に均一な厚さの樹脂膜よりなる保護膜が形成さ
れる。
第1a図は、本発明の一実施例に係る半導体装置の製造方
法の主要工程を示す平面図である。 第1b図は、本発明の一実施例に係る半導体装置の製造方
法の主要工程を示すＡ−Ａ断面図である。 第２図は、本発明の一実施例に係る半導体装置の製造方
法を実施して製造した半導体メモリチップの断面図であ
る。 １……半導体メモリチップ、 ２……表面配線、 ３……表面安定化膜、 ４……ライン状ポリイミド膜。
法の主要工程を示す平面図である。 第1b図は、本発明の一実施例に係る半導体装置の製造方
法の主要工程を示すＡ−Ａ断面図である。 第２図は、本発明の一実施例に係る半導体装置の製造方
法を実施して製造した半導体メモリチップの断面図であ
る。 １……半導体メモリチップ、 ２……表面配線、 ３……表面安定化膜、 ４……ライン状ポリイミド膜。
Claims (1)
- 【請求項１】半導体チップ（１）の表面に樹脂溶液をド
ロップしてこれを硬化させて保護膜（５）を形成する工
程を有する半導体装置の製造方法において、 前記樹脂溶液ドロップ工程に先立ち、前記半導体チップ
（１）上に設けられた配線（２）と交叉する方向にポリ
イミド樹脂等をライン状に塗布し、該ライン状に塗布さ
れたポリイミド樹脂膜（４）をもって前記樹脂溶液の流
れをガイドすることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24050586A JPH0691071B2 (ja) | 1986-10-09 | 1986-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24050586A JPH0691071B2 (ja) | 1986-10-09 | 1986-10-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6394637A JPS6394637A (ja) | 1988-04-25 |
| JPH0691071B2 true JPH0691071B2 (ja) | 1994-11-14 |
Family
ID=17060514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24050586A Expired - Lifetime JPH0691071B2 (ja) | 1986-10-09 | 1986-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691071B2 (ja) |
-
1986
- 1986-10-09 JP JP24050586A patent/JPH0691071B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6394637A (ja) | 1988-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19911916B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage | |
| EP0398587B1 (en) | A method of encapsulation for devices | |
| DE69434234T2 (de) | Chipkarte und Herstellungsmethode | |
| DE10103186B4 (de) | Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip | |
| DE102004018434A1 (de) | Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren | |
| DE19900364A1 (de) | Halbleiterwafer mit einer Schutzschicht an seiner Unterseite | |
| DE60319939T2 (de) | Verfahren zum Fliess-Glätten leitender Anschlüsse | |
| US6083819A (en) | Method and assembly for providing improved underchip encapsulation | |
| JPH03155995A (ja) | Ｉｃモジュールおよびそれを用いたｉｃカード | |
| DE3810899C2 (ja) | ||
| DE102006014852A1 (de) | Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen | |
| DE68906710T2 (de) | Verfahren und Apparat zum Verkapseln einer elektronischen Anordnung. | |
| DE102008031511A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE19801488A1 (de) | Halbleiterbaustein und Verfahren zur Herstellung desselben | |
| DE102015104507A1 (de) | Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht | |
| JPH0691071B2 (ja) | 半導体装置の製造方法 | |
| US5130781A (en) | Dam for lead encapsulation | |
| JPS5965490A (ja) | 半導体発光素子アレイの製造方法 | |
| US20020182774A1 (en) | Die-attach method and assemblies using film and epoxy bonds | |
| DE69828163T2 (de) | Gerät zum formen von kunststoffverpackungen | |
| JP2532496B2 (ja) | 半導体装置の実装方法 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| DE2415120A1 (de) | Verfahren zur herstellung von halbleiterchips tragenden chiptraegern | |
| JP3306981B2 (ja) | 半導体装置用リードフレームへの接着剤塗布方法 | |
| DE102015107018B4 (de) | Bauelementverpackungskonfiguration und Verfahren zum Ausgleichen von unausgeglichenem Harzfluss in Formhohlräumen |