JPH0691108B2 - 薄膜電界効果トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は薄膜トランジスタに関し、さらに具体的には、
低抵抗の金属ソース／ドレイン領域を有する非晶質シリ
コン薄膜電界効果トランジスタに関するものである。

B.従来技術 薄膜トランジスタ技術は、現在、大面積平面パネル表示
装置の能動素子アドレッシングで使用するのに好ましい
技術である。それぞれ薄膜トランジスタから成る複数の
スイッチング素子が、絶縁基板上にマトリックス構造と
して形成される。薄膜トランジスタのマトリックスは、
液晶表示装置、電界発光表示装置及びエレクトロクロミ
ック平面パネル表示装置における画素用スイッチング素
子として使用される。平面パネル表示装置の製造では、
シリコンまたは石英基板の値段は非常に高い。寸法が14
インチよりも大きな大型表示装置では特にそうである。
したがって、製造原価を削減するため、シリコンの代用
となる単純なガラス基板が研究されてきた。しかし、ガ
ラスを使用すると、薄膜トランジスタで半導体材料とし
てポリシリコンを使用するときに問題を生じる可能性が
ある。一般に、ポリシリコンは600℃の付着温度が必要
であるが、この温度は、ガラスに悪影響を及ぼし、ガラ
スが溶融し始める恐れさえある。このため、ガラス基板
を有する薄膜トランジスタにおける半導体層として、非
晶質シリコンが広く研究されている。非晶質シリコン層
は、プラズマ増強化学蒸着技術により、ガラスが一般に
許容できる350℃以下の温度で形成される。とはいえ、
従来の薄膜非晶質シリコン・トランジスタの製造には幾
つかの欠点があった。この技術の主な難点の１つは、真
性非晶質シリコン領域に対する低抵抗金属接触領域の形
成である。発生した第２の問題点は非晶質シリコン本体
に関連した直列抵抗に関するものである。第４図及び第
５図を参照しながら、従来技術について、さらに説明す
る。

第４図は、基板12及びその上に配設された金属ゲート14
を有する反転ゲート型薄膜トランジスタ10の断面図であ
る。絶縁体層16が基板12及びゲート14上に配設されてい
る。半導体材料層18が絶縁体層16の上に配設されてい
る。第２の絶縁体層20が半導体層18の上に配設され、ソ
ース電極22及びドレイン電極24が、絶縁体層20でエッチ
ングされたバイアに付着されている。

第４図に示す薄膜トランジスタは、ゲート電極14に電圧
を印加することにより、反転ゲート型電界効果トランジ
スタとして動作する。電圧の印加により、ソース電極22
とドレイン電極24の間の絶縁体層16と半導体層18の界面
にチャネル26が形成される。第４図の反転ゲート構造で
は、ソース接触領域22及びドレイン接触部領域24は、ほ
ぼ2000オングストロームの範囲にある半導体層の厚みに
等しい距離だけチャネル26から離隔されている。この間
隔は、トランジスタの追加抵抗が数メガオーム程度と大
きなことを意味し、この抵抗はデバイスの性能に悪影響
を及ぼす。従来では、半導体層内のソース電極及びドレ
イン電極の形成は、イオン注入及び拡散という高温処理
でしか実現できなかった。上述のように、ガラス基板を
使用する際には、高温は望ましくない。さらに、半導体
材料として非晶質シリコンを使用する場合は、イオン注
入及び拡散に伴う高温によって、含まれる水素が蒸発し
非晶質シリコンの特性が失われるので、得られるデバイ
スは機能しないことになる。

第５図は、ガラス基板28及びその上に配設された半導体
層30を有する非反転ゲート型薄膜トランジスタの断面図
である。ソース接触領域32及びドレイン接触領域34が半
導体層30の上に付着され、ゲート絶縁体層36が半導体層
30、ソース接触領域32及びドレイン接触領域34の上に付
着されている。金属ゲート電極38を絶縁体層36の上に付
着すると、デバイスが完成する。第５図のデバイスで
は、コーナ電界効果が接触を阻害し抵抗を増大させるの
で、同様なチャネル接触の問題が存在する。

さらに、薄膜FETの製造には、ゲートとソース電極及び
ドレイン電極との整合が必要である。第５図に示すよう
に、金属ゲート電極38の一部分はソース電極及びドレイ
ン電極と重なっている。ゲートがソース電極及びドレイ
ン電極と十分に重なるようにするには、クリティカルな
整合ステップが必要である。この重なりが必要なのは、
ソース電極とドレイン電極の間に高い相互コンダクタン
スをもたらすためである。しかし、好ましくない寄生容
量を生じる、ソース−ゲート間及びドレイン−ゲート間
の大きな容量が形成されるのを防ぐため、ソース−ゲー
ト間及びドレイン−ゲート間の重なりの程度は制限され
る。

したがって、金属電極のソース電極及びドレイン電極に
対する厳格な整合によって、FETの最適な性能が実現さ
れた。このことは、小さな寄生容量も許容できない表示
システムの製造に特に当てはまる。実際の製造環境で
は、そのような厳格な整合要件は容易に遵守できない。
ガラスは処理中に歪む傾向があり、基板上のある区域で
整合されたトランジスタが基板上の別の区域で整合しな
くなるので、大きなガラス基板上に形成されるデバイス
の整合は特に困難である。したがって、１バッチの薄膜
FETの製造歩留りが望ましい値よりも低くなる傾向があ
る。

さらに、第４図のデバイスの場合と同様に、ゲートの下
に侵入するソース及びドレインが半導体層内に形成され
た、デバイスを作成しようとする試みは、ガラス基板上
で非晶質シリコンを使用した場合には成功しなかった。
侵入は拡散によるイオン注入によって行なわれるが、そ
れによって非晶質シリコンの特性が破壊される。

C.開示の概要 本発明は、ソース電極及びドレイン電極がチャネル領域
と直接接触する薄膜電界効果トランジスタに関するもの
である。さらに、本発明は、ゲート電極と自己整合した
ソース電極及びドレイン電極を有する薄膜電界効果トラ
ンジスタに関するものである。本発明の独自の特徴につ
いては、反転ゲート型及び非反転ゲート型のFETの例を
用いて開示する。さらに、本発明は、金属材料のソース
電極及びドレイン電極が半導体層内に形成されるとい
う、本発明のデバイスを製造する新規な方法に関するも
のである。

本発明の反転ゲート型薄膜FETは、基板上に配設された
ゲート電極層を含む。第１の絶縁体層を基板及びゲート
電極上に配設する。半導体層を絶縁体層上に配設し、ゲ
ートの上方のチャネル領域と実質的に接触するソース電
極及びドレイン電極を半導体層内に形成する。ソース電
極及びドレイン電極は、ゲート電極の上方の領域で離隔
させる。ソース電極及びドレイン電極は、以下に詳細に
説明する独自の金属還元法によって形成させる。ソース
電極とドレイン電極の間の領域全体にわたって延在する
第２の絶縁体層を半導体層の上に配設する。本発明の反
転ゲート型薄膜FETは従来技術の欠点を克服するもので
ある。動作時には、適当なゲート電圧によってチャネル
をオンに切り替える際、高電子濃度のチャネル領域にソ
ース電極及びドレイン電極が直接またはほぼ直接に接触
し、抵抗が大幅に減少する。

本発明の非反転ゲート型薄膜FETは、基板上に配設され
た半導体層を備えている。ゲート絶縁体層を半導体層の
上に配設し、ゲート電極層をゲート絶縁体層の上に配設
する。ソース電極及びドレイン電極を、半導体層内に形
成させ、ゲート絶縁体層の下の領域の一部分で離隔させ
る。上述の反転ゲート型トランジスタの場合と同様に、
従来では、チャネルがオンに切り替わるとき、ソース領
域及びドレイン領域のチャネルに対する接触は適度に低
い抵抗でなければならないが、本発明の非反転ゲート型
薄膜FETは従来のこの欠点を克服する。

本発明の反転ゲート型及び非反転ゲート型薄膜FETのソ
ース電極及びドレイン電極は、金属六フッ化物ガス還元
法を使って、各デバイス内の半導体層のソース領域及び
ドレイン領域を耐熱性金属に変換させることによって製
造される。具体的に述べると、ここで使用する方法は、
非自己制限的な耐熱性金属還元法であり、半導体層は、
反応がもはや自己制限的なものにならないようにするの
に十分な流量、圧力及び温度の条件の下で金属六フッ化
物ガスにさらされる。この方法によれば、単結晶状態、
多結晶状態または非晶質状態のシリコンを以下の反応に
従ってタングステン等の金属に変換することができる。

2WF₆＋3Si→2W＋3SiF₄↑ この方法によれば、流量、圧力及び温度等、WF₆ガスを
シリコンにさらす際の化学蒸着条件を調節することによ
り、反応が自己制限的であることが従来知られていた厚
みよりも大きな厚みの半導体材料を完全にタングステン
に変換することができる。反応は350℃以下の低温で実
施でき、得られるタングステンは比較的低い抵抗率を有
する。他の方法として、この方法によって実現できる良
好な制御を用いて、所定の深さの変換後に反応を停止さ
せることができる。したがって、反転ゲート型薄膜FET
の場合は、チャネルを分離する小さなバッファ領域を残
して、半導体層に電極を形成することができる。このほ
ぼ直接的な接触により、ゲート−絶縁体−ソース／ドレ
イン領域で高電界が生じるという問題が回避され、しか
も依然として良好な接触が維持される。さらに、SiO₂や
Si₃N₄等の絶縁材料はまったく反応せず、かつ描画用マ
スクとして使用できるという点で、この反応はほぼ100
％選択的である。

この構造の半導体層内にソース電極及びドレイン電極を
形成するのにこの方法を使用する結果、自己整合された
ソース−ゲート及びドレイン−ゲートの重なりを生じ
る。チャネル領域の両側の半導体材料部は完全にタング
ステンに変換される。変換を実施する際、変換が等方
性、すなわち、シリコンのタングステンへの変換の幅が
深さと同じになるので、タングステンはゲート酸化物の
下に侵入させられる。このようにして、チャネル領域の
幅を容易に制御することができる。シリコンは自己整合
的にタングステンに直接変換されるので、ゲート側壁等
の手段は必要でない。

本発明の直接チャネル接触自己整合薄膜トランジスタ
は、上述の製法による低温の非自己制限法の使用によっ
て可能になる。これは、デバイス製造中に歪む傾向があ
るガラス基板を使用した、平面パネル表示装置用の能動
素子のマトリックスの製造に特に有益である。したがっ
て、本発明による薄膜FETの有効歩留りは従来に比べて
大幅に向上する。

D.実施例 本発明は、ソース電極及びドレイン電極がチャネル領域
に直接またはほぼ直接に接触する反転ゲート型及び非反
転ゲート型の薄膜電界効果トランジスタに関するもので
ある。さらに、本発明の一方の型の薄膜FETを製造する
際に、ゲート電極との自己整合をもたらす方法によっ
て、ソース電極及びドレイン電極を半導体層内に形成さ
せる。チャネル領域と直接またはほぼ直接に接触させる
ことにより、従来のデバイスに存在する直列抵抗が大幅
に減少し、デバイスの性能が向上する。この自己整合に
より、特に、平面パネル表示装置で使用される大きなガ
ラス基板上に本発明の数百個の薄膜FETを製造する場
合、生産原価が大幅に削減される。

本発明の薄膜トランジスタ（TFT）の製造には上述の非
自己制限的な金属六フッ化物還元法を使用する。この方
法は、反応を非自己制限的なものにするのに十分な流
量、圧力及び温度条件のもとで半導体材料を金属六フッ
化物ガスにさらすことにより、半導体材料をCVD法で耐
熱性金属に変換する。したがって、この方法によれば、
還元法が自己制限的であることが従来知られていた厚み
よりも大きい厚みのシリコン（単結晶、多結晶または非
晶質）を、以下の反応式に従ってタングステン等の耐熱
性金属に完全に変換することができる。

2WF₆＋3Si→2W＋3SiF₄↑ （１） 次に図面を参照すると、第1a図ないし第1d図は、本発明
の反転ゲート型薄膜トランジスタを形成するための基本
的製造ステップを示す。第1a図に示すように、絶縁基板
40は金属ゲート42と、基板40及びゲート42の上に配設さ
れた絶縁体層44を備えている。絶縁基板40は、未ドープ
の任意の半導体材料またはコーニング（Corning）7059
等のガラスから形成することができる。金属ゲート・パ
ターンは、スパッタリングまたは蒸着及びフォトリソグ
ラフィ等の通常の技術によって画定させる。Mo、Ni、C
r、NiCr、Al、CrCu、MoTa等、ゲート導体として働くの
に適した任意の金属を使用することができる。化学蒸着
等の任意の付着法によって、その上に絶縁体層44を付着
させる。

第1b図に示すように、半導体材料層46を絶縁体層44上に
付着させる。半導体層も通常の蒸着技術により付着させ
る。本発明の実施例における半導体材料は、シリコンか
ら成り、単結晶状態、多結晶状態または非晶質状態でよ
い。基板40がガラスから成る大型の平面パネル表示装置
を製造する場合、半導体層46として好ましい材料は非晶
質シリコンである。非晶質シリコンはシラン・ガスを使
って付着させ、したがって、層46は水素添加される。こ
の付着は、ガラス基板にとって好適な条件である350℃
以下の温度で行なうことができる。

第1c図に示すように、第２の絶縁材料層は半導体層46に
付着され、バイア50及び52は半導体層46のソース領域54
及びドレイン領域56を露出するために乾式エッチング又
は湿式エッチングのような任意の公知の技術によってエ
ッチングされる。第1c図に示す構造を、次に上述の製造
方法に従って金属六フッ化物ガスにさらし、領域54及び
56を選択的に耐熱性金属に変換させる。第1d図に示す本
発明の実施例では、領域54及び56はタングステン等の耐
熱性金属に完全に変換されて、チャネル領域58に接触す
るソース電極54A及びドレイン電極56Aを形成する。層46
の金属ゲート42を越えて延在する部分は、第1d図に示す
ように、タングステンに変換される。これらの層の厚み
は特定の用途に応じて大きく変わることがあり得る。上
述の製造方法は非自己制限的なので、変換される半導体
材料の厚みに制限はない。

他の方法として、領域54及び56の変換の深さは、所定の
変換の深さの後に反応を停止させるために反応時間を含
む処理パラメータを調整することによって制御される。
第1e図に示すように、耐熱性金属電極54B及び56Bとチャ
ネル領域58の間に間隔54C及び56Cを設ける。この間隔は
500オングストロームよりも小さくなければならず、100
オングストロームにも小さくすることができる。この間
隔によって、ゲート絶縁体とソース／ドレイン領域の間
に起こりうる高電界の問題を回避しながら、良好なチャ
ネル接触が依然として維持されることになる。

動作の場合、一旦チャネルが適当なゲート電圧によって
オンに切り替えられると、耐熱性金属電極が高電子濃度
のチャネル領域に直接またはほぼ直接に接触して、適度
に低い抵抗がもたらされる。この抵抗は上記従来のデバ
イスの４メガオームよりも相当低い。用途及び金属ソー
ス／ドレイン電極に変換される材料の厚みに応じて、抵
抗は無視できる量にまで減少する。従来の薄膜トランジ
スタで、非晶質シリコン半導体層内のソース電極及びド
レイン電極とチャネル領域の間の間隔をなくすことによ
り、非晶質シリコンのバルク抵抗はもはや重要な要素で
はなくなる。したがって、上述の方法を使って非晶質シ
リコン層内にソース電極及びドレイン電極を形成する
と、デバイスの性能が大幅に向上する。

第1f図ないし第1h図に他の実施例を示す。第1b図のデバ
イスの形成後に、第1f図に示すように、一つの大きな領
域バイア60はエッチングされる。次にこの方法に従って
基板全体を耐熱性金属六フッ化物ガスにさらして、領域
62の最大深さよりも少ない部分を耐熱性金属62Aに変換
する。第1g図に示すように、変換されない領域63は非晶
質シリコンのままである。次に金属領域62Aをすべてエ
ッチングにより除去し、絶縁体層64をゲート42の上方に
付着させる。露出した残りの未変換非晶質シリコン領域
63は、第1h図に示すように、この方法によりタングステ
ン等の耐熱性金属65に変換させる。したがって、デバイ
ス内の残りの非晶質シリコン領域63は選択的に薄くな
り、その結果、好ましくない光導電効果が減少する。さ
らに、デバイスを取り囲む非晶質シリコン46の厚みは、
平面パネル表示装置の使用例でゲート金属の短絡を防止
するために望ましい元の厚みに留まる。

第2a図ないし第2c図は、本発明の非反転ゲート型薄膜ト
ランジスタを形成するための主要製造ステップを示す。
第2a図に示すように、絶縁基板66を用意し、半導体材料
の層68、絶縁材料の層70、半導体材料の層72及び絶縁材
料の層74を、すべて通常の蒸着技術により順次付着させ
る。第2a図の積重ね構造はプラズマ増強CVDにより単一
ポンプ・ダウンで順次形成することもできる。次に、第
2b図に示すように、多層ゲート領域76を、ゲート領域76
の両側のソース領域78及びドレイン領域80と共に画定す
る。ゲート領域、ソース領域及びドレイン領域を画定す
るには通常は、フォトリソグラフィによる２ステップが
必要である。これらの領域の整合を精確にする必要はな
く、大きな許容差を見込むことができる。第2b図に示す
実施例では、ゲート領域76は、半導体層68上に配設され
た絶縁層82と、絶縁層82上に配設された半導体材料の層
84を含む。上述のように、絶縁層はSiO₂またはSi₃N₄の
どちらかでよく、半導体層は結晶状態でも非晶質状態で
もよい。絶縁基板は任意の真性半導体またはガラスでよ
い。

次に、第2b図の構造を上述の方法に従って適当な条件の
もとで耐熱性金属六フッ化物ガスにさらして、ゲート層
84とソース領域78及びドレイン領域80を同時に耐熱性金
属に変換させる。第2C図に示すように、反応１のもと
で、層84と領域78及び80はタングステンに変換される。
この反応は選択性があるため、ゲート層84のタングステ
ンへの変換はゲート絶縁層82の界面で自然に止まる。ソ
ース及びドレイン変換の深さは、さらに露出時間によっ
て決定することができる。この変換過程は等方性であ
り、横方向にも縦方向にも進行する。したがって、この
変換で絶縁層82の真下の半導体材料68の一部は耐熱性金
属に変換されるので、金属ゲートと重なった自己整合的
なソース領域及びドレイン領域がもたらされる。重なり
の程度は、ソース領域及びドレイン領域の変換の深さに
よって決まる。一般的には、重なりは１ミクロン程度で
あるが、1000オングストロームにも小さくすることが可
能である。ソース電極及びドレイン電極は金属ゲートと
自己整合されるため、従来のデバイスで金属ゲートを付
着させるとき用いられる高価で時間のかかる光学的整合
技術を必要とせず、適切な整合がもたらされる。このこ
とは、大型（14インチよりも大きい）平面パネル表示マ
トリックス構造上に多数の薄膜トランジスタを製造する
とき特に有用である。さらに、耐熱性金属のソース電極
78及びドレイン電極80がチャネル領域86に直接接触する
ため、チャネルがオンに切り替わると、適度に低い抵抗
がもたらされる。この抵抗は、用途に応じて、ほぼ０に
まで減少させることができる。

第3a図及び第3b図は、本発明の非反転ゲート型薄膜トラ
ンジスタを製造するための他の方法を示す。半導体層68
及び絶縁体層70をPECVDによりガラス基板66上に付着さ
せる。金属ゲート88をスパッタリングまたは蒸着により
絶縁体70上に形成させる。通常のゲート金属は、反転ゲ
ート構造について上述したものと同じである。第3b図に
示すように、次に金属ゲート88をエッチング・マスクと
して使用して、ソース及びドレインのヴァイア90及び92
をエッチングする。次に、この構造に上述の製造方法を
施して、領域94及び96を選択的に耐熱性金属に変換させ
る。この自己整合法は非常に望ましいものであり、多
分、薄膜トランジスタ技術を用いた大面積の平面パネル
表示装置の製造では必要でさえある。

本発明の薄膜電界効果トランジスタは、金属製ソース電
極及びドレイン電極がチャネル領域に直接またはほぼ直
接に接触し、そのために、トランジスタの直列抵抗が大
幅に減少する。抵抗の減少によって、デバイス性能が大
きく向上する。性能の向上により、特に平面パネル表示
装置で使用する場合に、本発明の薄膜トランジスタの応
用範囲が大幅に増大する。

【図面の簡単な説明】

第1a図ないし第1d図は、本発明の反転ゲート型薄膜FET
の主要製造ステップを順に示す概略断面図である。 第1e図ないし第1h図は、本発明の反転ゲート型薄膜FET
の他の実施例の主要製造ステップを示す概略断面図であ
る。 第2a図ないし第2c図は、本発明の非反転ゲート型薄膜FE
Tの主要製造ステップを順に示す概略断面図である。 第3a図及び第3b図は、本発明の非反転ゲート型薄膜FET
の他の実施例の主要製造ステップを順に示す概略断面図
である。 第４図は従来の反転型薄膜電界効果トランジスタの概略
断面図である。 第５図は従来の非反転型薄膜電界効果トランジスタの概
略断面図である。 10……反転ゲート型薄膜トランジスタ、12、28、40、66
……基板、14、42、88……ゲート、16、20、36、44……
絶縁体層、18、46……半導体層、22、32、54、78……ソ
ース領域、24、34、56、80……ドレイン領域。

Claims (2)

【特許請求の範囲】
1. 【請求項１】ガラス基板上に金属ゲート電極層を形成す
   る工程と、 前記ガラス基板上及び前記金属ゲート電極層上に第１の
   絶縁層を形成する工程と、 前記第１の絶縁層に非晶質シリコン層を形成する工程
   と、 前記非晶質シリコン層上に第２の絶縁層を形成する工程
   と、 前記第２の絶縁層のソース領域及びドレイン領域をエッ
   チングし、このソース領域及びドレイン領域の各非晶質
   シリコン層をCVD法によって選択的に耐熱性金属に変換
   することにより前記ソース領域及び前記ドレイン領域の
   各耐熱性金属をそれぞれソース電極及びドレイン電極と
   して形成する工程とからなり、 前記ソース電極及びドレイン電極は、前記金属ゲート電
   極層上に形成されるチャネル領域に直接接触するように
   したことを特徴とする薄膜電界効果トランジスタの製造
   方法。
2. 【請求項２】ガラス基板上に非晶質シリコン層を形成す
   る工程と、 前記非晶質シリコン層上に絶縁層を形成する工程と、 前記絶縁層のゲート領域に非晶質シリコン層を付着する
   工程と、 前記絶縁層のソース領域及びドレイン領域をエッチング
   し、このソース領域及びドレイン領域並びに前記ゲート
   領域の各非晶質シリコン層をCVD法によって選択的に耐
   熱性金属に変換することにより前記ソース領域及び前記
   ドレイン領域並びにゲート領域の各耐熱性金属をソース
   電極及びドレイン電極並びにゲート電極として形成する
   工程とからなることを特徴とする薄膜電界効果トランジ
   スタの製造方法。