JPH0691465B2 - 信号処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はD/A変換部と、A/D変換部の出力を入力するデジ
タル信号処理部と、デジタル信号処理部の出力を入力す
るD/A変換部とを有する信号処理装置に関する。

〔従来の技術〕

第10図はこの種の信号処理装置の従来例（コーデック）
を示すブロック図である。

アナログ入力端子１より入力されたアナログ信号はオー
バーサンプリングA/D変換器３により高サンプリングレ
ートのデジタル信号に変換されデシメータ４によりサン
プリング・レートを下げて、デジタル信号処理装置５に
入力される。デジタル信号処理装置５は、ALU,RAM,ROM,
シーケンサ等により構成され、デシメータ４からのデジ
タル信号に対してローパスフィルタ，ハイパスフィルタ
などの演算を施し、所望のPCM信号に変換してPCM出力端
子６より出力する。また、PCM入力端子７から入力され
たPCM信号も、デジタル信号処理装置５により実現され
るデジタルフィルタを通してインタポレータ８へ出力さ
れ、インタポレータ８は信号のサンプリング・レートを
上げ、オーバー・サンプリングD/A変換機９でアナログ
信号に変換してアナログ出力端子２より出力する。上述
のコーデックはアナログ加入者線インタフェースのフロ
ント・エンドとして使用され、上記のフィルタ演算の他
にも加入者線インピーダンスの作成機能、バランシング
・ネットワークの機能をデジタル信号処理装置５で実現
可能である。

このようにコーデックは、SCF（スイッチドキャパシタ
フィルタ）によるコーデックと比較してその機能の大
部分がデジタル信号処理技術で実現されるため特性の安
定化、高機能化が期待され、現在１チップのLSIとして
の開発が盛んである。

〔発明が解決しようとする問題点〕

上述した従来のコーデックは、集積回路化されている
が、オーバーサンプリングA/D変換器３とデシメータ４
とで成るA/D変換部とデジタル信号処理装置５との接続
点、およびインタポレータ８とオーバーサンプリングD/
A変換器９とで成るD/A変換部とデジタル信号処理装置５
との接続点は外部に出されておらず、接続点の信号を外
部より観測したり、外部より接続点に信号を印加できな
いので、試験・評価時には、アナログ入出力端子、PCM
入出力端子による系全体の測定か、あるいは折り返しモ
ードによるアナログ入力からアナログ出力への特性、PC
M入力からPCM出力への特性の測定が可能なだけであり、
各部の特性を個別に測定できないという欠点がある。

〔問題点を解決するための手段〕

本発明の信号処理装置は、保持しているデータをパラレ
ル出力端よりデジタル信号処理部にパラレルに出力して
おり、第１のシフト制御端子より制御端に第１の論理レ
ベルの制御信号が印加されるとA/D変換部の出力をパラ
レル入力端よりパラレルに読込み、第２の論理レベルの
制御信号が印加されると、保持しているデータをシリア
ル出力端より第１のスキャンパス出力端子にシリアルに
出力するとともに、第１のスキャンパス入力端子のデー
タをシリアル入力端よりシリアルに読込む第１のスキャ
ンパスレジスタと、保持しているデータをパラレル出力
端よりD/A変換部にパラレルに出力しており、第２のシ
フト制御端子より制御端に第１の論理レベルの制御信号
が印加されるとデジタル信号処理部の出力をパラレル入
力端よりパラレルに読込み、第２の論理レベルの制御信
号が印加されると、保持しているデータをシリアル出力
端より第２のスキャンパス出力端子にシリアルに出力
し、第２のスキャンパス入力端子のデータをシリアル入
力端よりシリアルに読込む第２のスキャンパスレジスタ
とを有する。

〔作用〕

したがって、A/D,D/A変換部とデジタル信号処理部の間
にそれぞれ設けられたスキャンパスレジスタを介して、
スキャンパス入，出力端子よりA/D、D/A変換部およびデ
ジタル信号処理装置を個別に測定できる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の信号処理装置の第１の実施例を示すブ
ロック図、第２図〜第５図はそれぞれシフト制御信号が
アクティブになった時の第１図のスキャンパスレジスタ
13、14の入，出力の関係を示すタイムチャートである。

本実施例は、第10図の従来例のデシメータ4,インポレー
タ８とデジタル信号処理装置５間にそれぞれスキャンパ
スレジスタ13,14を配設して構成されている。スキャン
パスレジスタ13のパラレル入力端I₁だデシメータの出力
端に、パラレル出力端P₁がデジタル信号処理装置５の入
力端I₁₁に、シリアル入力端I₂がスキャンパス入力端子1
1aに、シリアル出力端P₂がスキャンパス出力端子12a
に、制御端Ｃがシフト制御端子15aにそれぞれ接続され
ている。スキャンパスレジスタ14のパラレル入力端I₁が
デジタル信号処理装置５の出力端P₁₂に、パラレル出力
端P₁がインタポレータ８の入力端に、シリアル入力端I₂
がスキャンパス入力端子11bに、シリアル出力端P₂がス
キャンパス出力端子12bに、制御端Ｃがシフト制御端子1
5bにそれぞれ接続されている。

次に、本実施例の動作について第２図〜第５図により説
明する。

（１）シフト制御端子15a,15bからのシフト制御信号が
“L"レベルのときは、スキャンパスレジスタ13,14はパ
ラレルに入力した信号をそのままパラレルに出力してい
るので第10図のコーデックと実質的に同じ動作を行う。

（２）オーバーサンプリングA/D変換器３とデシメータ
４とから成るA/D変換部の特性を測定する場合（第２
図）。

デシメータ４はデジタル信号をスキャンパスレジスタ13
の並列入力端I₁に一定周期でセットしている。そこで、
デシメータ４の出力がスキャンパスレジスタ13に入力さ
れた直後にシフト制御端子15aのシフト制御信号をアク
ティブな“H"レベルとする。この“H"レベルのシフト制
御信号を制御端Ｃに入力したスキャンパスレジスタ13
は、保持しているデシメータ４からの出力をシフトし
て、シリアル出力端P₂よりスキャンパス出力端子12aに
出力する。したがって、アナログ入力端子１より入力し
た信号をスキャンパス出力端子12aで観測することによ
り、A/D変換部の特性を測定することができる。

（３）インタポレータ８とオーバーサンプリングD/A変
換器９とで成るD/A変換部の特性を測定する場合（第３
図）。

インタポレータ８は、スキャンパスレジスタ14の並列出
力端P₁より一定周期で出力されるデイジタル信号を入力
する。その入力タイミングより以前に、デジタル信号処
理装置５はスキャンパスレジスタ13に出力端P₁₂よりデ
ジタル信号をセットする。そこで、デジタル信号処理装
置５の出力セットタイミングにオーバーラップするが、
インタポレータ８の入力タイミングからはずれるように
シフト制御端子15bのシフト制御信号を“H"レベルとす
る。この“H"レベルの制御信号を制御端Ｃに入力したス
キャンパスレジスタ14は、シリアル入力端I₂よりスキャ
ンパス入力端子11bの信号を入力する。インタポレータ
８の入力タイミングより以前にシフト制御信号は“L"レ
ベルになり、スキャンパスレジスタはスキャンパス入力
端子11bより入力したデータをパラレル出力端P₁よりイ
ンタポレータ８に出力する。出力されたデータをインタ
ポレータ８は入力タイミングに合せて入力する。したが
って、スキャンパス入力端子11bより入力した信号をア
ナログ出力端子２で観測することにより、D/A変換部の
特性を測定できる。

（４）デジタル信号処理装置５の入力端I₁₁より出力端P
₁₁までの特性を測定する場合（第４図）。

デシメータ４の出力タイミングにオーバーラップするが
デイジタル信号処理装置５の入力端I₁₁の入力タイミン
グからははずれるようにシフト制御端子15aのシフト制
御信号を“H"レベルとする。この“H"レベルの制御信号
を制御端Ｃに入力したスキャンパスレジスタ13はスキャ
ンパス入力端11aの信号をシリアル入力端I₂より入力す
る。

デジタル信号処理装置は、入力端I₁₁の入力タイミング
以前に制御端子15aのシフト制御信号が“L"レベルとな
り、スキャンパスレジスタ13が読込み保持しているデー
タを並列出力端P₁より出力するので、この出力を入力端
I₁₁の入力タイミングに合わせて入力し、デジタル処理
し、出力端P₁₁よりPCM出力端子６にPCM信号を出力す
る。したがって、スキャンパス入力端子11aより入力し
た信号をPCM出力端子６のPCM信号で観測することによ
り、デジタル信号処理装置５の入力端I₁₁から出力端P₁₁
までの特性を測定できる。

（５）デジタル信号処理装置５の入力端I₁₂より出力端P
₂₂までの特性を測定する場合（第５図）。

デジタル信号処理装置５の出力端P₁₂の出力タイミング
より後で、シフト制御端子15bのシフト制御信号を“H"
レベルとする。この“H"レベルのシフト制御信号を制御
端Ｃに入力したスキャンパスレジスタ14は、読込み保持
している出力端P₁₂からのデータをシリアル出力端P₂よ
りスキャンパス出力端子12bにシリアルに出力する。し
たがって、PCM入力端子７より入力したPCM信号をスキャ
ンパス出力端子12bで観測することにより、デジタル信
号処理装置５の入力端I₁₂より出力端P₁₂までの特性を測
定できる。さらに本実施例の場合、シフト制御端子15b
の制御信号の立上りにインタポレータ８の入力タイミン
グを設定しているのでスキャンパスレジスタ14の内容
を、スキャンパス出力端子12bからのみでなく、アナロ
グ出力端子２からも観測できる。

第６図は本発明の第２の実施例を示すブロック図であ
る。

本実施例においては、第１の実施例と異なってA/D,D/A
変換部がそれぞれA/D変換器21,D/A変換器22のみで構成
されている。動作の説明については第１の実施例の説明
で明らかなので省略する。

第７図は、第３の実施例を示すブロック図であって、ア
ナログ信号をデジタルフィルタでデジタル処理して再び
アナログ信号として出力する信号処理装置に、本発明を
適用した場合を示している。A/D変換器21の特性は、シ
フト制御端子27に制御信号を印加して、アナログ入力端
子１に入力した信号をスキャンパス出力端子26で観察す
ることにより、観測できる。デジタルロウパスフィルタ
25の特性はシフト制御端子27,30に制御信号を印加し
て、スキャンパス入力端子25に入力した信号をスキャン
パス出力端子29で観察することにより、測定できる。ま
た、D/A変換器22の特性は、シフト制御端子30に制御信
号を印加して、スキャンパス入力端子28に入力した信号
をアナログ出力端子２で観察することにより、測定でき
る。

第８、９図は、それぞれ第1,第２の実施例の場合のスキ
ャンパスレジスタ13,14の端子数を減らすようにした本
発明の第4,第５の実施例のブロック図である。本実施例
において、スキャンパスレジスタ14のシリアル出力端P₂
はスキャンパスレジスタ13のシリアル入力端I₂に、制御
端Ｃはともにシフト制御端子15に接続されている。デジ
タル信号処理装置５の入力端I₁₁より出力端P₁₁までの特
性は、シフト制御端子15の制御信号を“H"レベルにし
て、スキャンパス入力端子11よりの信号をPCM出力端子
６で観察することにより、測定される。入力端I₁₂より
出力端P₁₂までの特性は、スキャンパスレジスタ14が出
力端P₁₂の出力データを読込んだ後、制御信号を“H"レ
ベルして、スキャンパスレジスタ14,13を経てスキャン
パスレジスタ13のシリアル出力端子12よりスキャンパス
出力端子12に出力させることにより、測定される。その
他の動作についての説明は第１の実施例から容易に理解
できるので省略する。

〔発明の効果〕

以上説明したように本発明は、A/D,D/A変換部とデジタ
ル信号処理装置との間にそれぞれスキャンパスレジスタ
を設けることにより、A/D,D/〜Ａ変換部およびデジタル
信号処理装置を１チップのLSIで構成した場合でも、ス
キャンパス入，出力端子よりスキャンパスレジスタを介
して各部の特性を個別に測定でき、性能の評価の精度を
上げることができる効果がある。

【図面の簡単な説明】

第１図は本発明の信号処理装置の第１の実施例を示すブ
ロック図、第2,3,4,5図は第１の実施例におけるシフト
制御端子15a,15bの制御信号がアクティブになった時の
スキャンパスレジスタ13,14の入，出力関係を示すタイ
ムチャート、第6,7,8,9図はそれぞれ第2,3,4,5の実施例
を示すブロック図、第10図は従来例を示すブロック図で
ある。 １…アナログ入力端子、 ２…アナログ出力端子、 ３…オーバーサンプリングA/D変換器、 ４…デシメータ、 ５…デジタル信号処理装置、 ６…PCM出力端子、 ７…PCM入力端子、 ８…インタポレータ、 ９…オーバーサンプリングD/A変換器、 11,11a,11b,25,28…スキャンパス入力端子、 12,12a,12b,26,29…スキャンパス出力端子、 13,14,23,24…スキャンパスレジスタ、 15,15a,15b,27,30…シフト制御端子、 21…A/D変換器、 22…D/A変換器、 25…デジタルロウパスフィルタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力信号をA/D変換し第１のタイミングで
   変換したデータを出力するA/D変換部と、第２のタイミ
   ングで前記A/D変換部からのデータを受け入れるデジタ
   ル信号処理部とを有する信号処理装置において、前記A/
   D変換部と前記デジタル信号処理部との間に制御信号が
   入力される制御端子および第１及び第２の端子を有する
   スキャンパスレジスタを設け、前記スキャンパスレジス
   タは、前記制御信号が第１の論理レベルのときは前記A/
   D変換部からのデータを前記デジタル信号処理部に転送
   し、前記制御信号が前記第１のタイミング後に前記第１
   の論理レベルから第２の論理レベルへ変化することに応
   答して前記第１のタイミングで前記A/D変換部から出力
   されたデータを前記第１の端子に出力し、前記制御信号
   が前記第１のタイミングの前に前記第１の論理レベルか
   ら前記第２の論理レベルに変化することに応答して前記
   第２の端子から入力されるデータを取り込み当該取り込
   んだデータを前記デジタル信号処理部に転送することを
   特徴とする信号処理装置。
2. 【請求項２】第１のタイミングでデータを出力するデジ
   タル信号処理部と、第２のタイミングで前記デジタル信
   号処理部からのデータを受け入れD/A変換してから出力
   するD/A変換部とを有する信号処理装置において、前記
   デジタル信号処理部と前記D/A変換部との間に制御信号
   が入力される制御端子および第１及び第２の端子を有す
   るスキャンパスレジスタを設け、前記スキャンパスレジ
   スタは、前記制御信号が第１の論理レベルのときは前記
   デジタル信号処理部からのデータを前記D/A変換部に転
   送し、前記制御信号が前記第１のタイミングの後に前記
   第１の論理レベルから第２の論理レベルに変化すること
   に応答して前記第１のタイミングで前記デジタル信号処
   理部から出力されたデータを前記第１の端子に出力し、
   前記制御信号が前記第１のタイミングの前に前記第１の
   論理レベルから前記第２の論理レベルに変化することに
   応答して前記第２の端子から入力されるデータを取り込
   み当該取り込んだデータを前記D/A変換部に転送するこ
   とを特徴とする信号処理装置。