JPH0691560B2 - デュオバイナリａｍ・ｐｓｋ復調回路 - Google Patents
デュオバイナリａｍ・ｐｓｋ復調回路Info
- Publication number
- JPH0691560B2 JPH0691560B2 JP62211476A JP21147687A JPH0691560B2 JP H0691560 B2 JPH0691560 B2 JP H0691560B2 JP 62211476 A JP62211476 A JP 62211476A JP 21147687 A JP21147687 A JP 21147687A JP H0691560 B2 JPH0691560 B2 JP H0691560B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sampling
- output
- signal
- duobinary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は３値デュオバイナリAM・PSK方式により変調さ
れた信号の復調方式に関し、特にトークンバス方式ブロ
ードバンドLANにおけるモデム，ヘッドエンド・リモジ
ュレータの復調回路に関する。
れた信号の復調方式に関し、特にトークンバス方式ブロ
ードバンドLANにおけるモデム，ヘッドエンド・リモジ
ュレータの復調回路に関する。
［従来の技術］ ３値デュオバイナリAM・PSK方式とは、ベースバンド上
で＋1,0,−１の３値をとる符号化体系を、＋１を０相，
−１をπ相で変調し、符号間干渉を利用してブロードバ
ンド上の信号振幅を３値とする方式である。したがっ
て、３値デュオバイナリAM・PSK方式で変調された信号
は、第２図に示すような波形を呈し、サンプリングポイ
ントにおいて振幅情報として３つの値を取り得る。
で＋1,0,−１の３値をとる符号化体系を、＋１を０相，
−１をπ相で変調し、符号間干渉を利用してブロードバ
ンド上の信号振幅を３値とする方式である。したがっ
て、３値デュオバイナリAM・PSK方式で変調された信号
は、第２図に示すような波形を呈し、サンプリングポイ
ントにおいて振幅情報として３つの値を取り得る。
この信号のフレームフォーマットは、IEEE Std802.4−1
985で定義されており、プリアンブル信号の後にデータ
の開始を示す所定のビット（例えば８ビット）から成る
特定パターンSD（Start Delimiter）が続き、データの
終りの部分にはこれを示す所定のビット（例えば８ビッ
ト）から成る特定パターンED（End Delimiter）が付加
されている。なお、３値とするのは、データとそれ以外
の特定パターンとを区別するためであり、データを２値
で、データ以外の特定パターンは通常３値で表わすこと
により、データをトランスペアレントに送ることができ
るようにしている。
985で定義されており、プリアンブル信号の後にデータ
の開始を示す所定のビット（例えば８ビット）から成る
特定パターンSD（Start Delimiter）が続き、データの
終りの部分にはこれを示す所定のビット（例えば８ビッ
ト）から成る特定パターンED（End Delimiter）が付加
されている。なお、３値とするのは、データとそれ以外
の特定パターンとを区別するためであり、データを２値
で、データ以外の特定パターンは通常３値で表わすこと
により、データをトランスペアレントに送ることができ
るようにしている。
従来の復調回路では、この信号を包絡線検波あるいは同
期検波により振幅情報のみをもつベースバンド信号に復
調した後、２つのスレッショルドレベルによる比較とク
ロックタイミングによるサンプリングにより３値に対応
した２ビットのデジタル信号に変換していた。
期検波により振幅情報のみをもつベースバンド信号に復
調した後、２つのスレッショルドレベルによる比較とク
ロックタイミングによるサンプリングにより３値に対応
した２ビットのデジタル信号に変換していた。
［発明が解決しようとする問題点］ ３値デュオバイナリAM・PSK方式は、符号間干渉を利用
した伝送帯域圧縮方式であり、復調時のサンプリングタ
イミングに高い精度が要求される。この方式は高速伝送
に適用するため、サンプリングタイミングのジッタや波
形ひずみ、雑音等によりビット誤りを発生させやすい。
特に、後述するように振幅情報の最大値を｛４｝、最小
値を｛０｝、中間値を｛２｝で表わす時、IEEE Std802.
4の符号化体系では大部分が｛０｝と｛４｝であるにも
かかわらず、スレッショルドレベルが２つあるため、判
定の誤り率が高くなる欠点がある。
した伝送帯域圧縮方式であり、復調時のサンプリングタ
イミングに高い精度が要求される。この方式は高速伝送
に適用するため、サンプリングタイミングのジッタや波
形ひずみ、雑音等によりビット誤りを発生させやすい。
特に、後述するように振幅情報の最大値を｛４｝、最小
値を｛０｝、中間値を｛２｝で表わす時、IEEE Std802.
4の符号化体系では大部分が｛０｝と｛４｝であるにも
かかわらず、スレッショルドレベルが２つあるため、判
定の誤り率が高くなる欠点がある。
［問題点を解決するための手段］ 本発明の復調回路は、３値デュオバイナリAM・PSK方式
で変調された信号を、３値の振幅情報を持つベースバン
ド信号に復調する検波回路と、このベースバンド信号出
力の３値を判定するための第1,第２の２つの比較回路
と、その出力をクロックタイミングによるサンプリング
を行なう第1,第２のサンプリング回路とを有する復調回
路において、前記ベースバンド信号の２値判定用に、振
幅情報の中間値をスレッショルドレベルとする第３の比
較回路とこれに接続した第３のサンプリング回路とを有
し、しかも前記第1,第２のサンプリング回路出力を比較
して特定のパタンの有無を検出する一致検出回路と、前
記特定のパタンの有無に応じて前記第1,第２のサンプリ
ング回路の出力と前記第３のサンプリング回路の出力と
を切り替えるスイッチとを備えたことを特徴とする。
で変調された信号を、３値の振幅情報を持つベースバン
ド信号に復調する検波回路と、このベースバンド信号出
力の３値を判定するための第1,第２の２つの比較回路
と、その出力をクロックタイミングによるサンプリング
を行なう第1,第２のサンプリング回路とを有する復調回
路において、前記ベースバンド信号の２値判定用に、振
幅情報の中間値をスレッショルドレベルとする第３の比
較回路とこれに接続した第３のサンプリング回路とを有
し、しかも前記第1,第２のサンプリング回路出力を比較
して特定のパタンの有無を検出する一致検出回路と、前
記特定のパタンの有無に応じて前記第1,第２のサンプリ
ング回路の出力と前記第３のサンプリング回路の出力と
を切り替えるスイッチとを備えたことを特徴とする。
［作用］ 本発明による復調回路では、２つのスレッショルドレベ
ルを持つ第1,第２の比較回路でベースバンド信号の３値
を判定し、第1,第２のサンプリング回路は第1,第２の比
較回路の出力をクロックタイミングでサンプリングす
る。第３の比較回路はベースバンド信号の２値を判定す
るために、振幅の中間値にスレッショルドレベルを有す
る。
ルを持つ第1,第２の比較回路でベースバンド信号の３値
を判定し、第1,第２のサンプリング回路は第1,第２の比
較回路の出力をクロックタイミングでサンプリングす
る。第３の比較回路はベースバンド信号の２値を判定す
るために、振幅の中間値にスレッショルドレベルを有す
る。
これは、IEEE Std802.4では、大部分が振幅｛０｝か
｛４｝で、振幅｛２｝は特定のパタンにのみ使われるか
らであり、第1,第２のサンプリング回路の出力から一致
検出回路によりこの特定のパタンを検出するようにし、
スイッチはこの検出信号を切り替え情報として第１、第
２のサンプリング回路の出力｛２｝と第３のサンプリン
グ回路の出力（｛０｝，｛４｝のみ）とを切り替える。
｛４｝で、振幅｛２｝は特定のパタンにのみ使われるか
らであり、第1,第２のサンプリング回路の出力から一致
検出回路によりこの特定のパタンを検出するようにし、
スイッチはこの検出信号を切り替え情報として第１、第
２のサンプリング回路の出力｛２｝と第３のサンプリン
グ回路の出力（｛０｝，｛４｝のみ）とを切り替える。
［実施例］ 次に本発明について図面を参照して説明する。
第１図は、本発明のブロック図である。第２図、第３図
をも参照して、３値デュオバイナリAM・PSK変調信号１
（第２図）は、検波回路２により振幅情報のみをもつベ
ースバンド信号に復調される。ベースバンド信号とし
て、第３図ａに示す信号を想定すると、このベースバン
ド信号はクロックタイミングにおいて｛０｝，｛２｝，
｛４｝レベルの３値をとり得る。第１の比較回路３と第
２の比較回路４はそれぞれ、このベースバンド信号を
｛１｝と｛３｝の２つのスレッショルドレベルで切り、
第３図（ｂ），（ｃ）に示す信号を出力する。このよう
にして検出された信号はそれぞれ、第１のサンプリング
回路６と、第２のサンプリング回路７とによりサンプリ
ングクロック９（第３図ｅ）でサンプリングされ、第３
図f,第３図ｇのように２ビットのディジタル信号に変換
される。
をも参照して、３値デュオバイナリAM・PSK変調信号１
（第２図）は、検波回路２により振幅情報のみをもつベ
ースバンド信号に復調される。ベースバンド信号とし
て、第３図ａに示す信号を想定すると、このベースバン
ド信号はクロックタイミングにおいて｛０｝，｛２｝，
｛４｝レベルの３値をとり得る。第１の比較回路３と第
２の比較回路４はそれぞれ、このベースバンド信号を
｛１｝と｛３｝の２つのスレッショルドレベルで切り、
第３図（ｂ），（ｃ）に示す信号を出力する。このよう
にして検出された信号はそれぞれ、第１のサンプリング
回路６と、第２のサンプリング回路７とによりサンプリ
ングクロック９（第３図ｅ）でサンプリングされ、第３
図f,第３図ｇのように２ビットのディジタル信号に変換
される。
変換されたディジタル信号はそれぞれ、バッファ10,11
を通り、これらの間に設けられた一致検出回路13により
前述したデータのスタートあるいはエンドを示す特定の
パタンを検出する。この検出信号は、スイッチ14を切り
替えるための制御信号として作用する。すなわち、一致
検出回路13は、データ開始前の特定パタンSD、データ終
了を示す特定パタンED検出のためのパタンを保持し、こ
のパタンとの一致の有無を監視することで常時特定パタ
ンをサーチしている、そして、データ開始前の特定パタ
ンSDを検出するとその終了時にスイッチ14を第３のサン
プリング回路８側に切り替えて特定パタンSDに続くデー
タを出力できるようにし（第３図ｉ）、データ終了を示
す特定パタンEDを検出するとスイッチ14を再び第１、第
２のサンプリング回路３、４側に切り替える。
を通り、これらの間に設けられた一致検出回路13により
前述したデータのスタートあるいはエンドを示す特定の
パタンを検出する。この検出信号は、スイッチ14を切り
替えるための制御信号として作用する。すなわち、一致
検出回路13は、データ開始前の特定パタンSD、データ終
了を示す特定パタンED検出のためのパタンを保持し、こ
のパタンとの一致の有無を監視することで常時特定パタ
ンをサーチしている、そして、データ開始前の特定パタ
ンSDを検出するとその終了時にスイッチ14を第３のサン
プリング回路８側に切り替えて特定パタンSDに続くデー
タを出力できるようにし（第３図ｉ）、データ終了を示
す特定パタンEDを検出するとスイッチ14を再び第１、第
２のサンプリング回路３、４側に切り替える。
一方、ベースバンド信号は第３の比較回路５にも接続さ
れ、振幅情報の中間値である｛２｝のスレッショルドレ
ベルにより２値の判定を行なう。その出力（第３図ｄ）
は第３のサンプリング回路８によりサンプリングされて
第３図（ｈ）のようになり、バッファ12を通って前記２
ビットのディジタル信号とタイミングを合わせる。
れ、振幅情報の中間値である｛２｝のスレッショルドレ
ベルにより２値の判定を行なう。その出力（第３図ｄ）
は第３のサンプリング回路８によりサンプリングされて
第３図（ｈ）のようになり、バッファ12を通って前記２
ビットのディジタル信号とタイミングを合わせる。
スイッチ14は、バッファ10,11の出力（第３図ｊ）とバ
ッファ12の出力（第３図ｋ）とを切り替え、ディジタル
信号出力15,16とする。
ッファ12の出力（第３図ｋ）とを切り替え、ディジタル
信号出力15,16とする。
［発明の効果］ 以上説明したように本発明は、３値の判定を行なう２つ
の比較回路と２値の判定を行なう１つの比較回路とを有
し、３値をとるのはある特定のパタンの時であることを
利用して、これを一致検出回路で検出してそれ以外の大
部分の時は、２値の判定を行なう比較回路側の出力に切
り替えることにより、サンプリングクロックのジッタ、
波形ひずみ、雑音等による判定誤り率を軽減する効果が
ある。
の比較回路と２値の判定を行なう１つの比較回路とを有
し、３値をとるのはある特定のパタンの時であることを
利用して、これを一致検出回路で検出してそれ以外の大
部分の時は、２値の判定を行なう比較回路側の出力に切
り替えることにより、サンプリングクロックのジッタ、
波形ひずみ、雑音等による判定誤り率を軽減する効果が
ある。
第１図は本発明の復調回路のブロック図、第２図は３値
デュオバイナリAM・PSKの変調信号波形を示し、第３図
は第１図の各部の出力波形を示す。 １……３値デュオバイナリAM・PSK変調信号、９……サ
ンプリングクロック、15,16……ディジタル信号出力。
デュオバイナリAM・PSKの変調信号波形を示し、第３図
は第１図の各部の出力波形を示す。 １……３値デュオバイナリAM・PSK変調信号、９……サ
ンプリングクロック、15,16……ディジタル信号出力。
Claims (1)
- 【請求項１】３値デュオバイナリAM・PSK方式で変調さ
れた信号を、３値の振幅情報を持つベースバンド信号に
復調する検波回路と、このベースバンド信号出力の３値
を判定するための第1,第２の２つの比較回路と、その出
力をクロックタイミングによるサンプリングを行なう第
1,第２のサンプリング回路とを有する復調回路におい
て、前記ベースバンド信号の２値判定用に、振幅情報の
中間値をスレッショルドレベルとする第３の比較回路と
これに接続した第３のサンプリング回路とを有し、しか
も前記第1,第２のサンプリング回路出力を比較して特定
のパタンの有無を検出する一致検出回路と、前記特定の
パタンの有無に応じて前記第1,第２のサンプリング回路
の出力と前記第３のサンプリング回路の出力とを切り替
えるスイッチとを備えたことを特徴とするデュオバイナ
リAM・PSK復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62211476A JPH0691560B2 (ja) | 1987-08-27 | 1987-08-27 | デュオバイナリａｍ・ｐｓｋ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62211476A JPH0691560B2 (ja) | 1987-08-27 | 1987-08-27 | デュオバイナリａｍ・ｐｓｋ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6455943A JPS6455943A (en) | 1989-03-02 |
| JPH0691560B2 true JPH0691560B2 (ja) | 1994-11-14 |
Family
ID=16606578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62211476A Expired - Lifetime JPH0691560B2 (ja) | 1987-08-27 | 1987-08-27 | デュオバイナリａｍ・ｐｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691560B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466973B1 (ko) * | 1997-12-04 | 2005-04-06 | 삼성전자주식회사 | 프레임 검출 및 데이터 재정리 기능을 갖는 이더넷 인터페이스장치 |
-
1987
- 1987-08-27 JP JP62211476A patent/JPH0691560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6455943A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04278733A (ja) | データ受信装置 | |
| JPH0369238A (ja) | 復調データ識別判定装置 | |
| US4438524A (en) | Receiver for angle-modulated carrier signals | |
| JP3481574B2 (ja) | 復調装置 | |
| JPH06205062A (ja) | 遅延検波回路 | |
| JP3108364B2 (ja) | データ復調装置 | |
| JPH0691560B2 (ja) | デュオバイナリａｍ・ｐｓｋ復調回路 | |
| EP0257301B1 (en) | PSK system and modem | |
| US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| JPH05145525A (ja) | データ復号装置 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JP4195759B2 (ja) | インターホン伝送方式 | |
| JP3354452B2 (ja) | 同期再生回路 | |
| JPH0584100B2 (ja) | ||
| JP2562093B2 (ja) | 光伝送パルスを用いた３値信号伝送方式 | |
| JP2930085B2 (ja) | 妨害波判定回路 | |
| JPS6159579B2 (ja) | ||
| JPH05176007A (ja) | 復調装置 | |
| CA1091782A (en) | Dc-free encoding for data transmission system | |
| JPH10163901A (ja) | Ｒｄｓ受信装置 | |
| JPH0591150A (ja) | Ｍｓｋ信号復調回路 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPH05183537A (ja) | ディジタル無線通信装置 |