JPH0693247B2 - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH0693247B2
JPH0693247B2 JP60295262A JP29526285A JPH0693247B2 JP H0693247 B2 JPH0693247 B2 JP H0693247B2 JP 60295262 A JP60295262 A JP 60295262A JP 29526285 A JP29526285 A JP 29526285A JP H0693247 B2 JPH0693247 B2 JP H0693247B2
Authority
JP
Japan
Prior art keywords
data
pattern
image
overlay
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60295262A
Other languages
English (en)
Other versions
JPS62152084A (ja
Inventor
巧 長谷部
則夫 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60295262A priority Critical patent/JPH0693247B2/ja
Publication of JPS62152084A publication Critical patent/JPS62152084A/ja
Publication of JPH0693247B2 publication Critical patent/JPH0693247B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は2値または多値画像データを表示する画像表示
装置のオーバーレイ表示に関するものである。
従来の技術 よりよいマンマシーンインターフェースの表示装置とし
て、ビットマップディスプレイが使われるようになり、
文字だけではなく画像データを表示するものが多くなっ
ている。その画像表示にまいて、よりよいユーザーイン
ターフェースを実現するために画像表示領域内にポイン
ター表示,カーソル表示あるいはROIの設定表示等を画
像に重ねて表示(オーバーレイ表示)する場合がある。
従来のオーバーレイ表示においては、例えば、汎用の画
像処理システムであるDEANZA SYSTEMSのIP8500において
は、多階調画像表示用のメモリの他にオーバーレイ用の
メモリがあり、そのメモリ内にグラフィックあるいは文
字のデータを書込み、画像データ上にオーバーレイ表示
している(「アイピー8500シリーズイメージアレイプロ
セッサープログラミングマニュアル」(IP8500 SERIES
IMAGE ARRAY PROCESSOR PROGRAMMING MANUAL参照))。
しかし、背景の画像が白、即ちオーバーレイ表示データ
とそれほど輝度の変わらないものであれば、オーバーレ
イ表示が見にくいという問題がある。また2値画像表示
装置のオーバーレイ表示の1つであるカーソル表示で
は、カーソルパターンの他にそのカーソルパターンを含
むパターンでその背景データをマスクするカーソルマス
クパターンを用意して、そのマスクパターンと背景のデ
ータとをラスタ演算(論理和,論理積等)したのち表示
カーソルとの排他的論理和のラスタ演算を施し、カーソ
ル表示のためにそのパターンを画像メモリに転送して、
そのカーソルをオーバーレイ表示している。また文字等
のオーバーレイ表示に関しても、文字等を見やすくする
ためにその文字を含むパターンでその背景データをマス
クするデータを予め用意しているものがある(特開昭60
-149083号公報)。
発明が解決しようとする問題点 以上の従来例では、いずれもオーバーレイ表示をより明
確にするためのマスクデータの生成には、確固たる手段
を明示してはいない。即ち、従来の方法ではパターンに
対して、適当なマスクパターンを用意しているのであ
る。このように従来例においては、複雑な、あるいは予
期していないパターンに適切なマスクパターンを生成す
る事は出来ないという問題点がある。また、例えばその
オーバーレイパターンを見やすいように背景データをマ
スクするようなマスクパターンをつくろうとすれば、マ
スクパターンメモリにオーバーレイパターンを転送し
て、その入り組んだ部分や閉領域を塗りつぶすというよ
うな処理をしなければ、オーバーレイ表示をより明確に
表示するための背景データをマスクとするマスクパター
ンをつくり出すことはできない。そして、その処理は複
雑であり、時間を要するという問題点がある。
問題点を解決するための手段 本発明は上記問題点を解決するために、オーバーレイパ
ターンにn回(n≧2,整数)の太線化の絵素伝搬の画像
演算手段を施した後、m回の細線化の絵素伝搬の画像演
算手段を施して、得られたデータをマスクパターンデー
タとする。
作用 上記手段により、オーバーレイ表示を明確にするために
その背景の画像データをマスクするマスクパターンは、
オーバーレイ表示パターンとそのパターンが形成する曲
率の小さな凹部分を埋めるようにしたものを含むパター
ンとなり、このマスクパターンで背景となる画像データ
をマスクすることで、オーバーレイ表示を画像表示の中
で明確に表示することができる。また、オーバーレイ表
示パターンを上記の太線化、及び細線化の絵素伝搬の画
像演算手段を連続的に通すだけなので、非常に高速にマ
スクパターンを得ることができる。
実 施 例 本発明の一実施例のブロック図を第1図に示し、1はオ
ーバーレイ表示するパターンデータであり、2はn段の
太線化の絵素伝搬の画像演算回路であり、3はm段の細
線化絵素伝搬の画像演算回路であり、4はオーバーレイ
マスクのパターンデータである。第2図は第1図のn段
の太線化の絵素伝搬の画像演算回路の詳細な説明図であ
る。図において、シフトレジスタは3列で構成され、そ
れぞれの長さはlであり、lは処理しようとするパター
ンを格納しているメモリブロックの長さを示し、例えば
処理しようとするパターンが第5図の(a)であれば、
lは16である。また、入力画像データは図中の左上のシ
フトレジスタの入力部に入り、1列目の出力データが
2列目の入力データとなり、2列目の出力データが3
列目の入力データとなり、処理しようとするデータはシ
フトレジスタによってシリアルに転送されていくのであ
る。OR回路はシフトレジスタ群の1,2,3,4,5,6,7,8,9の
位置にあるパターン画素データの論理和をとる回路であ
る。第3図は第1図の縮小の絵素伝搬の画像演算回路の
詳細な説明図である。
図において、シフトレジスタ,パターンデータの入力
は、第2図のシフトレジスタと同様であり、処理しよう
とするデータはシフトレジスタによってシリアルに転送
されていくのである。AND回路はシフトレジスタ群の1,
2,3,4,5,6,7,8,9の位置にあるパターン画素データの論
理積をとる回路である。第4図は本発明の一実施例によ
るオーバーレイ表示を実現する表示部の一実施例の論理
ブロック図である。図において、11は表示する画像デー
タ(kビットの階調)を格納するメモリであり、12はそ
の画像データにオーバーレイ表示するためのデータ番号
である。13はオーバーレイデータ番号の表示を明確にす
るために、画像データ番号をマスクするオーバーレイマ
スクデータである。14は画像データ31からの階調ビット
とオーバーレイマスクデータ13との論理積をとるAND回
路である。15はAND回路34の出力とオーバーレイ表示デ
ータとの論理和をとるOR回路である。16はそれぞれ合成
された表示画像データである。実際の回路においては、
画像データ,オーバーレイデータ,オーバーレイマスク
データハードウェアそれぞれメモリに格納され、表示装
置にあった同期信号(垂直同期,水平同期)に同期し
て、読みだされ、第4図の論理ブロック13,14の回路を
経て表示画面に出力される。
第5図に本発明によるオーバーレイマスクパターン生成
の一実施例を示す。図において、(a)はパターンデー
タであり、○の部分がオーバーレイ表示データである
(b)は太線化の絵素伝搬の画像演算を1回施したもの
であり、○の部分は元のパターンデータであり、●の部
分は処理によって追加された部分である。(c)は
(b)にさらに太線化の絵素伝搬の画像演算を施したも
のであり、○の部分は元のパターンデータであり、●の
部分は処理によって追加された部分である。(d)は
(c)に細線化の絵素伝搬の画像演算を施したものであ
り、○の部分は元のパターンデータであり、●の部分は
それ以外のデータで太線化処理を2回の後、細線化処理
を1回施した後に追加されたデータを示す。(e)は元
のパターンと本発明によって生成したマスクデータによ
る表示画面である。背景データは“白”を表示してい
る。また、図中の数字は行を、アルファベットは列をそ
れぞれ示している。第1図において、本発明によるマス
クパターンの生成は太線化の画像演算処理をn回(n≧
2)、本実施例においては2回、さらにその後細線化演
算処理をm回(m<n)、本実施例においては1回、こ
れらの処理を連続的に行なう事により、実現できる。
さらに詳しく第1図2,3の太線化,細線化の処理につい
て、第2図,第3図で説明する。第2図は太線化の絵素
伝搬の画像演算回路であり、8近傍の太線化処理する回
路、即ちオーバーレイ表示パターンの画素とその8近傍
の画素の分に太線化する回路である。第3図は細線化の
絵素伝搬の画像演算回路であり、8近傍の画素に対し
て、細線化処理をする回路、即ちオーバーレイ表示パタ
ーンのその8近傍分の画素を細線化する回路である。第
2図,第3図,及び第5図の実施例により説明する。例
えばオーバーレイ表示パターンとそれから生成されるマ
スクパターンを16×16構成とし、図において、オーバー
レイ表示パターンが第5図の(a)であれば、図中の1
列目のaドット目からa,b,c,……の順にパターンデータ
を直列に、処理回路に、最初の処理は太線化処理を施す
のであるから、第2図におけるシフトレジスタに入力す
る。それによってパターンデータは順番にシフトレジス
タに転送されていくのである。その転送されている過程
で、図中のシフトレジスタ群の1,2,3,4,5,6,7,8,9の位
置のデータの論理和をとったものを5の位置にあったパ
ターンデータの画素に対応するマスクデータとすること
でパターンデータに対して太線化処理を行なう。この処
理を順次施していく事によって、太線化の絵素伝搬の画
像演算されたものが作られていくのである。第3図にお
ける細線化処理回路では、シフトレジスタ部は第2図に
示しているものと同様であり、パターンデータ、あるい
は処理回路を通ってきたデータがシフトレジスタ部に入
力され、直列にシフトレジスタ部に転送されていくので
ある。その転送されている過程で、図中のシフトレジス
タ部1,2,3,4,5,6,7,8,9の位置データの論理積5の位置
にあったパターンデータの画素に対応するマスクデータ
とする事により、細線化処理を行なう。この処理を順次
施していく事によって、データに細線化の絵素伝搬の画
像演算したものが作られていくのである。
本発明の一実施例においてはパターンデータにまず太線
化処理を2回施す事により、第5図(a)で示されてい
るパターンの曲率の小さな部分、(a)においては“8"
の数字の内側の空間が(b)で見ればわかるように、1
回の処理ではなくならないにもかかわらず、2回の処理
後は(c)のようにすべて、つぶされてなくなってい
る。その(c)のパターンに細線化の処理を施しても曲
率の小さな部分、この場合は内側の空間は、そのままう
まったままであり、外側の部分だけが細線化される
(d)。このような一連の処理においてマスクパターン
は入り組んだ部分がなくなって、その部分がつぶされた
ようなパターンになる。即ち、その部分の背景がマスク
されるために、オーバーレイ表示しようとするパターン
の入り組んだ部分が明確に、例えば第5図(e)のよう
に見える事になる。本発明の一実施例において、8近傍
の太線化,細線化処理を行なったが、4近傍等の太線
化,細線化処理を用いても一向に構わない。また、本実
施例において、太線化処理2回の後、細線化処理1回行
なったが、つぶしたい部分の曲率が大きい場合は太線化
の回路をもっと太線化率の大きい回路にするか、あるい
は本実施例のような1画素太線化の処理を複数回施す事
で、対応できる。また、細線化処理の回数を制御する事
で、その太線化,細線化処理のその倍率が同じ場合は、
(太線化処理回数−細線化処理回数)でそのマスクパタ
ーンの太線化率を制御できるので、所望の大きさのマス
クパターンを得る事ができる。上記のような画像演算の
回路は従来の画像処理の回路ですでに実現されており、
容易にハードウェア化する事ができる。即ち、処理しよ
うとするパターンを格納するメモリと処理後のマスクパ
ターンを格納するメモリの間に上記の太線化および細線
化処理を行なう画像演算処理を行なう画像演算回路をお
き、そのメモリ間の転送を行なうわけで、本発明による
マスクパターンを生成する事ができるのである。以上の
ように、オーバーレイ表示しようとするパターンに対し
て、太線化の画像演算処理をn回(n≧2)、さらにそ
の後細線化演算処理をm回(m<n)、これらの処理を
連続的に行なう事により、高速にかつ、パターンの曲率
の小さな部分、即ち入り組んだ部分をうめるような、適
切なマスクパターンを作り出す事が可能であり、予めマ
スクするためのパターンをROM等のメモリにもっておく
必要もなく、また、マスクパターンの生成にあたって、
マイクロコンピュータ等の計算機を使用する事もない。
そのため、メモリ容量,ハードウェアの量が少なく、適
切にオーバーレイ表示をする事ができる。また、太線
化,細線化の処理の段数を制御することでマスクパター
ンの大きさ等も制御することができる。
発明の効果 本発明により、以下の効果がある。
(1) 任意のオーバーレイパターンに対するマスクパ
ターンを高速にしかも曲率の小さな分を埋めるようにす
る事でより、オーバーレイ表示を見やすいようなパター
ンを適切に生成する事ができる。
(2) 文字等の複雑なパターンをオーバーレイ表示す
る場合に、特に有効なマスクパターンを生成する事がで
きる。
(3) 高速にマスクパターンを生成する事が出来るの
で、ROM等のメモリに予め持っておく必要がない。
【図面の簡単な説明】
第1図は本発明の一実施例の画像表示装置のパターン生
成のブロック図、第2図は同装置の太線化の絵素伝搬の
画像演算のブロック図、第3図は同装置の細線化の絵素
伝搬の画像演算のブロック図、第4図は同装置における
オーバーレイ表示部を含む表示装置のブロック部の一例
を示す構成図、第5図は本発明によるマスクパターン生
成例を示す図である。 1……オーバーレイデータ、2……n段の太線化の絵素
伝搬の画像演算回路、3……m段の細線化の絵素伝搬の
画像演算回路、4……オーバーレイマスクデータ、11…
…画像データ、12……オーバーレイ表示データ、13……
オーバーレイマスクデータ、14……AND回路、15……OR
回路、16……表示画像データ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】オーバーレイパターンデータに対して、少
    なくとも1絵素の伝搬範囲を有する太線化処理の画像演
    算をn回(n≧2,nは整数)行う太線化画像処理手段
    と、 前記太線化画像処理手段の出力に対して、前記太線化画
    像処理と同一の伝搬範囲を有する細線化画像演算をm回
    (n>m,mは整数)行いマスクパターンデータを作成す
    る細線化画像演算処理手段と、 前記マスクパターンデータにより、前記オーバーレイパ
    ターンデータを表示させる部分の表示画像データをマス
    クするマスク手段と、 前記マスク手段によりマスクされた表示画像データと、
    前記オーバーレイパターンデータとを合成する合成表示
    手段とを有するオーバーレイ表示機能を設けたことを特
    徴とする画像表示装置。
JP60295262A 1985-12-25 1985-12-25 画像表示装置 Expired - Lifetime JPH0693247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60295262A JPH0693247B2 (ja) 1985-12-25 1985-12-25 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60295262A JPH0693247B2 (ja) 1985-12-25 1985-12-25 画像表示装置

Publications (2)

Publication Number Publication Date
JPS62152084A JPS62152084A (ja) 1987-07-07
JPH0693247B2 true JPH0693247B2 (ja) 1994-11-16

Family

ID=17818313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60295262A Expired - Lifetime JPH0693247B2 (ja) 1985-12-25 1985-12-25 画像表示装置

Country Status (1)

Country Link
JP (1) JPH0693247B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3314707B2 (ja) * 1998-02-25 2002-08-12 三菱マテリアル株式会社 地熱熱水からの懸濁物質回収方法、装置およびこれを用いた地熱発電設備

Also Published As

Publication number Publication date
JPS62152084A (ja) 1987-07-07

Similar Documents

Publication Publication Date Title
KR0138991B1 (ko) 래스터주사방식 디스플레이의 수직필터링방법 및 그 수직필터링장치
US7945114B2 (en) Image transform method for obtaining expanded image data, image processing apparatus and image display device therefore
JP3227086B2 (ja) テレビオンスクリーン表示装置
JPS6232476B2 (ja)
WO2009020532A2 (en) Method for checkerboard-based vector to raster conversion
CA1268870A (en) Circuit to effect raster operations
US6034664A (en) Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration
US5748798A (en) Method and system for adding effects to gray scale images
US4945497A (en) Method and apparatus for translating rectilinear information into scan line information for display by a computer system
JPH0644382A (ja) 並列画像生成装置
JPS62152084A (ja) 画像表示装置
JPS6344688A (ja) 画像処理装置
JP2510019B2 (ja) 画像表示方法および装置
US6559857B2 (en) Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration
US5586233A (en) Method and apparatus for creating multi-gradation data
JPH07123322A (ja) 画像変換方式
JP2512252B2 (ja) 画像拡大縮小装置
JPS62152083A (ja) 画像表示装置
JPS60252945A (ja) 文字パタ−ンの縮小方法
JPH08314429A (ja) 半透明色画像生成装置
JPS61148487A (ja) 拡大縮小装置
JPS63313191A (ja) 文字フォント作成表示装置
JPS6135071A (ja) 画像処理方式
EP0503074A1 (en) Method and apparatus for controlling image display and for displaying merged image
JPH07118010B2 (ja) マスク信号処理回路