JPH0693463B2

JPH0693463B2 - トランジスタ及びその製造方法

Info

Publication number: JPH0693463B2
Application number: JP2217251A
Authority: JP
Inventors: ジエフリイ・リン・ブラース; インジ・グラム・フルトン; ラツセル・チヤールズ・レンジ; バーナード・ステイール・メイヤーソン; カーン・アン・ニユーマイ; マーチン・レビツツ; ロバート・ロゼンバーグ
Original assignee: インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date: 1989-09-11
Filing date: 1990-08-20
Publication date: 1994-11-16
Anticipated expiration: 2009-11-16
Also published as: US5008207A; EP0418185A1; JPH03171632A

Description

【発明の詳細な説明】 A.産業上の利用分野本発明は、半導体デバイスに関するものであり、特に、
バイポーラ・トランジスタとその製法に関するものであ
る。

B.従来の技術縦型バイポーラ・トランジスタを製造する場合、一般に
デバイスのコレクタ・ベース間キャパシタンスＣ_cb（す
なわち、隣接するベース領域とコレクタ領域の間のキャ
パシタンス）を最小にすることが望ましい。このキャパ
シタンスは、一般にデバイスのスイッチング速度を減少
させ、デバイスのスイッチ電圧を増大させるという好ま
しくない影響を与える。また、デバイスのベースの幅を
最小にすることも望ましく、ベースの幅が狭いと一般に
性能が改善される。

望ましくないコレクタ・ベース間キャパシタンスを最小
にするための方法の１つは、デバイスのベース領域とコ
レクタ領域の間のＰ−Ｎ接合領域を最小にすることであ
る。このキャパシタンスＣ_cbはまた、ベース接点とデバ
イスのコレクタ領域の間隔が増大するにつれて減少す
る。しかし、この目的は、一般にベース領域に対して信
頼性のある抵抗の低い電気的接続を行なうという要件と
矛盾する。このような接続は、大型の付随的ベース領域
と、デバイスの表面に近い位置にある大型の付随的ベー
ス接点とを使用して行なうことが多く、ベース・コレク
タのＰ−Ｎ接合の面積が増大する。

米国特許第3600651号明細書には、マスクをかけた半導
体領域の上に多結晶層を付着させたトランジスタ構造が
開示されている。この付着の結果、半導体材料の上に単
結晶領域が得られ、マスクをかけた絶縁材料の上に連続
した多結晶領域が得られる。次に、単結晶領域中に能動
デバイス領域を形成し、多結晶領域へのデバイス接点を
形成する。

米国特許第4483726号明細書には、基板シリコンを酸化
して、デバイスのエミッタと付随的ベース領域／接点の
間に分離スペーサを形成した、縦型バイポーラ・トラン
ジスタが開示されている。

米国特許第4428111号明細書には、能動性のベース・コ
レクタ、およびエミッタ領域を形成する層を分子線エピ
タキシ（MBE）によって成長させた、縦型バイポーラ・
トランジスタが開示されている。次に、これらの層を加
工して、トランジスタおよびトランジスタへのデバイス
接点を形成する。

C.発明が解決しようとする課題本発明の目的は、新規の改良された縦型バイポーラ・ト
ランジスタを提供することにある。

本発明の目的には、従来の技術と比較してコレクタ・ベ
ース間キャパシタンスが抵下した、トランジスタを提供
することも含まれる。

本発明の目的には、極めて狭く、高度に均一なベース領
域を有する、上記のトランジスタを提供することも含ま
れる。

本発明の目的には、実質的ベース領域への電気的接触を
行なうための、細くて抵抗の低い付随的ベース領域を有
する、上記のトランジスタを提供することも含まれる。

本発明の目的には、このようなトランジスタを製造する
方法を提供することも含まれる。

D.課題を解決するための手段本発明の１実施例によれば、第１の導電型の領域を有す
る半導体材料の基板を設け、この領域上に、第２の導電
型のエピタキシャル半導体材料の第１の層を形成し、第
１の層の上に、第１の層よりドーパント濃度が高い第２
の導電型のエピタキシャル半導体材料の第２の層を形成
し、第２の層の一部を酸化し、第２の層の酸化した部分
を除去して、第１の層の一部を露出させ、第１の層の露
出した部分で実質的ベース領域を形成する工程からな
る、トランジスタの製造に使用する新規な改良された方
法が提供される。第１および第２の層を形成する工程
は、低温、超高真空のエピタキシャル付着工程を使用し
て行なうことが好ましい。

本発明の他の実施例によれば、第１の導電型の領域を含
む半導体材料の基板と、この領域を被覆する第２の導電
型のエピタキシャル半導体材料の第１の層と、第１の層
を被覆する第１の層よりドーパント濃度が高い第２の導
電型のエピタキシャル半導体材料の第２の層からなり、
第２の層が第１の層を露出する開口を画定し、第１の層
の露出部分が実質的ベース領域を形成することを特徴と
する、縦型バイポーラ・トランジスタが提供される。

E.実施例第1A図を参照すると、半導体チップ10の一部がＰ型単結
晶シリコン半導体材料の基板11を有し、この基板はその
上にN⁺型シリコンのサブコレクタ領域12、およびこれを
覆うN^-型シリコンのエピタキシャル層14が設けられてい
る。“N"および“P"型半導体材料とは、バーパントの導
電型、および該当する場合には材料のドーパントの相対
濃度を示す。

１対の間隔を置いた分離トレンチ16A、16Bが、エピタキ
シャル層14の表面から下方に延び、サブコレクタ層12を
貫通して基板11に達し、これにより後で製作するトラン
ジスタを含むデバイス領域18を電気的に分離する。トレ
ンチ16A,16Bはそれぞれ、電気絶縁性のライニングまた
は壁20A、20Bを含む。壁20A、20B内のトレンチには、適
当な材料、たとえば、22A、22Bで示すような実質的結晶
シリコンを充填する。

高度にドーピングしたN⁺型シリコンのサブコレクタのリ
ーチスルー領域24は、エピタキシャル層14の表面から下
方に延び、サブコレクタ領域12と接している。このリー
チスルー領域は、デバイス領域18の右側に位置してい
る。連続した、厚み400オングストロームの二酸化シリ
コン（SiO₂）層26と、窒化シリコン（Si₃N₄）層28が、
エピタキシャル層14および分離トレンチ16A、16Bを含む
チップ10の表面を覆っている。酸化物層26および窒化物
層28は、パターン付けされ、デバイス領域18中の分離ト
レンチ16Aと16Bのほぼ中間に、エピタキシャル層14の一
部を露出させる開口30を形成する。

上記の第1A図の構造は、一般に従来型のものであり、周
知の多数の半導体技術のいずれかにより形成することが
できることは、当業者には容易に理解できるよう。たと
えば、米国特許第4473598号および第4104086号明細書
は、それぞれ第１図に示すタイプのトレンチで分離し
た、ドーピングしたシリコン領域を形成する方法を開示
している。サブコレクタ・リーチスルー領域24は、従来
のイオン注入（I/I）または拡散技術により形成し、層2
6、28は、従来の化学蒸着（CVD）法により成長させるこ
とができる。層26等の酸化物層は、従来の熱酸化法で形
成することができる。下記の工程により詳しい考察から
も理解されるように、層26、28の正確な厚みは、本発明
の実施にとって重要ではない。

本発明の方法をわかりやすく図示するため、第1B図ない
し第1M図に第1A図を拡大して、開口30の周囲の領域を示
す。第1E図ないし第1L図は、対称形のデバイスの左側を
示す。

第1B図を参照すると、厚み約400オングストロームのＰ
型エピタキシャル・シリコンの層32をデバイスの表面上
に形成する。層32は、B.S.マイヤーソン（Meyerson）、
「超高真空化学蒸着よる低温シリコン・エピタキシ（Lo
w−temperature Silicon Epitaxy by Ultrahigh Vacuu
m/Chemical Vapor Deposition）」、Applied Physics L
etter、VOl.48、No.12、1986年３月24日、pp.797〜799
に記載の低温超高真空エピタキシャル技術によって形成
することが好ましい。この方法で形成したエピタキシャ
ル・シリコン層は、きわめて鋭利に画定されたドーピン
グ・プロフィルを持つことが知られている。このように
形成した層32は、開口30内のエピタキシャル層14を覆う
単結晶構造と、窒化物層28を覆う多結晶を構造を有す
る。層32のドーパント濃度は、約１×10¹⁹原子/cm^３未
満とすることが好ましい。

一例として、この低温エピタキシ法は、デバイスを流動
するSiH₄/H₂とB₂H₆（ドーパント）の混合気体中に入
れ、温度約700℃、圧力は約10^-3トル未満で、所期の厚
みが得られる時間だけ処理する。一般に、このような低
温超高真空エピタキシャル法では、温度約500〜800℃、
圧力約10^-4〜10^-2トルで付着を行なう。

領域14と層32との境界にヘテロ接合を形成するために、
任意選択により限定された量のGeを導入する場合も、ほ
ぼ同じ方法を用いることができる。周知のように、上記
のヘテロ接合は、そのトランジスタ接合における禁止帯
の幅を小さくする利点がある。

上述のものと（B₂H₆ドーパントを使用しないことを除い
て）ほぼ同じ低温エピタキシャル法により、層32の表面
上に、任意選択で厚み約300オングストロームの実質的
（ドーピングしない）エピタキシャル・シリコンの層34
を形成する。やはり同一の方法を用いて、層34の表面上
に、厚み約1000オングストロームの高度にドーピングし
たP⁺⁺型のエピタキシャル・シリコンの層36を形成す
る。層36は、ドーパントの濃度を約５×10²⁰原子/cm^３
を超える濃度に調整して形成することが好ましい。この
低温エピタキシャル法の使用により、ドーパント濃度の
異なる少なくとも２種類の比較的薄いエピタキシャル・
シリコン層を形成することが、下記に詳述する本発明の
主要な特長である。

次に第1C図を参照すると、層36の表面上に、厚み約250
オングストロームのドーピングしないシリコン層38をコ
ンフォーマルに形成する。層38は、低温法、たとえば従
来のCVD法（多結晶シリコンを生成）または低温エピタ
キシャル成長法（単結晶シリコンを生成）のいずれかに
よって形成し、層32,34,36のドーパント・プロフィルに
影響を与えないようにする。層38としては、後の酸化工
程に耐える材料、たとえば、上述の僅かにドーピングし
たシリコン、または窒化物を選択する。層38を使用する
ことは、本発明の特長の１つであり、次に述べるよう
に、後に絶縁側壁を形成することができる。

層32、34、36、38を形成した後、これらの層の、開口30
の真上に延びた領域を従来のフォトレジスト・マスキン
グおよびエッチングにより除去する（図示せず）。層3
2、34、36、38の位置決めされた部分は、周知の方法で
金属の電気的接続を行なうのに十分な距離だけ、開口30
を越えて横方向に延ばしておく。

層32、34、36、38のエッチングに続いて、デバイスの上
に、厚み約500オングストロームの二酸化シリコン層40
をコンフォーマルに形成する。層40の上には、窒化シリ
コンの層42をコンフォーマルに形成する。層40、42はい
ずれも、従来の低温プラズマCVD法によって形成するこ
とができる。

次に、第1D図を参照すると、異方性反応性イオン・エッ
チング（RIE）を従来のフォトレジスト・マスク（図示
されていない）と併用して、開口30内に中心を持つ開口
44を形成する。開口44は、層38、40、42を貫通し、層36
のほぼ半分（500オンングストローム）まで延びてい
る。開口44のエッチングには、たとえば、CF₄プラズマ
を使用する。

次に、第1E図を参照すると、エピタキシャル・シリコン
層36の、開口44中に露出した部分を熱酸化して、領域46
を二酸化シリコンに変換する。この熱酸化は、下のシリ
コン層のドーパント・プロフィルが熱の影響を受けない
ように、低温、高圧で行なうことが好ましい。酸化工程
は、たとえば、温度600℃、圧力約10気圧の水蒸気に約2
5分間露出して行なう。この酸化工程の温度を約700℃未
満に制御することにより、工程はシリコン層38と34の両
方に対して高度に選択的（約10倍）になる。

層36は、実質的の層34よりはるかに速く酸化するため、
酸化工程は層34でかなり遅くなる。得られた酸化物領域
46は、開口44中に露出した層36（酸化物領域46も上方に
成長する）、きわめて薄い層34の上部、および多結晶層
38の下の、開口44の周囲より約500オングストローム横
方向に延びた層36の部分のすべてを含んでいる。この熱
酸化工程により、層38の縁部38Aが、さらに約100オング
ストロームの厚みに酸化される。

本発明の方法では、次に等方性（湿式）エッチング、ま
たは異方性（乾式）エッチングのいずれかを行なう。ま
ず湿式エッチングを用いた実施例を第1F−１図を参照し
て説明し、次に乾式エッチングを用いた実施例を第1F−
２図を参照して説明する。どちらの実施例を使用して
も、第1G図以降の工程は同一である。

次に、第1F−１図を参照すると、デバイスをBHFまたは
希HF等のエッチャントに浸漬して、酸化物領域46および
38Aを除去する。このエッチング工程により、窒化物42
の下の開口44の縁部から約1000〜2000オンングストロー
ム横に延びた酸化物層40の部分をさらに除去する。

第1F−２図に示す代替実施例について説明すると、デバ
イスに適当なマスキング（図示せず）を行ない、たとえ
ば、下のシリコン層34に対して酸化物層46を選択的にエ
ッチングするCF₄/CHF₃/Arプラズマを使用したRIEを行な
う。このエッチングにより、垂直な露出した側壁を有す
るスペーサ46が残り、上記の層40のアンダーエッチング
が避けられる。（後の工程1Gから1Mまでは、湿式エッチ
ングを用いても乾式エッチングを用いても、同一であ
る。しかし、層40のアンダーエッチはない。）上述のように、軽度にドーピングしたエピタキシャル・
シリコンの領域（層34または層32あるいはその両方）を
覆う、これにより高度にドーピングしたエピタキシャル
・シリコン層（層36）を使用することが、本発明の主要
な特長である。高度にドーピングしたエピタキシャル・
シリコン（層36）は、これより軽くドーピングしたエピ
タキシャル・シリコン（層34）より速く酸化するため、
酸化（第1E図）およびこれに続くエッチング（第1F−１
図）の使用により、後に形成する縦型バイポーラ・トラ
ンジスタ用のきわめて細いベース領域（残存層32、34）
を画定することができる。実質的シリコン層34の形成は
任意選択である。これは、酸化で、したがってエッチン
グで所期の選択性が得られるように、層36および32のド
ーパント濃度を変えることができるからである。

次に、第1G図を参照すると、デバイスをたとえば、700
℃、10気圧の水蒸気で、約50分間、２回目の低温高圧熱
酸化工程にかける。これにより、層38の下に、開口44の
縁部から横方向に約1000オングストローム延びた、二酸
化シリコンのスペーサ48が、層36の縁部に形成される。
（このスペーサ48は、第1F−２図の乾式エッチング後に
すでに所定の位置に形成されており、この工程で僅かに
厚くなる。）この同じ熱酸化工程により、多結晶シリコ
ン層38の露出した表面上に酸化物の薄い層50（約100〜3
00オングストローム）がさらに形成される。下記に詳細
に説明するように、スペーサ48は、付随的ベース領域を
エミッタ接点から分離する絶縁体の一部として使用され
る。

上述のように、層38は本発明のこの実施例の重要な特長
である。具体的には、本発明の発明者は、層38の使用に
より、上を覆う層40、42のバーズ・ビークの形成や層36
の侵食なしに、層36の酸化（第1E図）、除去（第1F−１
図）、および再酸化（第1G図）が行なわれることを発見
した。

次に、第1H図を参照すると、従来のCVDを使用して、デ
バイスの上に、厚み約500オングストロームの窒化シリ
コン層52をコンフォーマルに形成する。第11図に示すよ
うに、次に従来のCVDを使用して、デバイスの上に、厚
み約2000オングストロームの二酸化シリコン層54をコン
フォーマルに形成する。この最後の２つの図面から、窒
化物層52が最上部の窒化物層42のアンダーカット縁をラ
イニングする間に、酸化物層54はそのアンダーカットを
充填するのに十分な厚みになることが分かる。このよう
に、酸化物層54は、開口44の壁面上に、一般に平滑な垂
直なライナを形成する。

次に、第1J図を参照すると、たとえば、CF₄/CHF₃/Arプ
ラズマを使用したRIEを用いて、酸化物層54の水平部分
を除去する。このRIE工程は、窒化物層52上で遅くな
り、開口44内に垂直な酸化物の側壁が残る。次に、デバ
イスでたとえば、Cl₂/O₂/Arプラズマを使用した別のRIE
を行なって、窒化物層52の露出した部分を除去する。こ
の最後のエッチングは、酸化物層48が開口44の底部で露
出すると遅くなり、窒化物層42の内部まで延びることが
できない。

次に、第1K図を参照すると、デバイスをBHFまたは希HF
等のエッチャントに浸漬して、開口44の底部の酸化物領
域48の露出した部分を除去し、下の層34を露出させる。
このエッチング工程により、酸化物領域48の底部に、開
口44から横方向に外方にわずかなアンダーカットも形成
される。酸化物層54の側壁部は、エッチングされた層48
に比較して厚いために残っている。

次に、第1L図を参照すると、デバイスの表面上に、従来
のCVDを用いて、厚み約1800オングストロームの多結晶
シリコンの層56を形成する。この多結晶シリコンの層
を、従来のフォトリソグラフィ・マスキングおよびエッ
チングを使用してパターン付けを行ない、第1L図に示す
ように、開口44内にエミッタ接点を残す。多結晶シリコ
ンの層56は、ヒ素等のＮイオンを注入する従来の方法を
用いて、N⁺の濃度にドーピングするのが好ましく、次
に、デバイスをアニーリングして、第1M図に示すよう
に、エミッタ領域58を形成する。このアニーリングは、
P⁺⁺層36の残った部分からＰ型のドーパントを、実質的
多結晶シリコン層34および層32へ押し込む効果も有す
る。層34および層32へのドーパントの外部拡散により、
後に形成するトランジスタの付随的ベース領域の抵抗が
減少する。

次に、第1M図に示すデバイスを参照すると、開口44内の
層14がコレクタを形成し、層32が実質的ベースを形成す
る、縦型バイポーラNPNトランジスタが形成されてい
る。領域58は、トランジスタのエミッタを形成し、多結
晶シリコンの層56は、エミッタへの自己整合接点を形成
する。上述のアニーリング工程により、エピタキシャル
・シリコン層36と32の間に電気的接続が形成されるた
め、層36は、付随的ベース領域と、実質的ベース領域32
への付随的ベース接点との機能を兼ねる。酸化物領域48
は、エミッタ領域58を付随的ベース領域から分離する機
能を有する。

デバイスを完成するために、開口44から横方向に離れた
位置に付随的ベース領域36への接点を形成し、エミッタ
56への接点と、サブコレクタ・リーチスルー領域24（第
1A図）への接点を別々に形成することができる。これら
の金属接点の形成は、周知のものであり、本明細書では
詳細には説明しない。

得られたトランジスタ60は、従来のイオン注入法を使用
して得られるものよりはるかに狭い（約500オングスト
ローム）実質的ベース領域（開口44と位置の合った層3
2）を含む。ベース領域はコレクタ領域14の上面に形成
されるため（従来の技術では一般にコレクタ領域内に形
成される）、トランジスタのＣ_cbはきわめて小さい。さ
らに、付随的ベース領域は薄く、所期の通り抵抗が低
く、また実質的ベース領域に自己整合されているため整
合の問題がない。

F.発明の効果このようにして、狭いベース領域を有する高性能の縦型
NPNトランジスタを形成する方法が提供される。この方
法により、狭いベース領域を形成する主要な特長とし
て、上部層が部層より高度いにドーピングされた、エピ
タキシャル・シリコンの重なった薄い層が得られる。こ
れらの層は、低温高圧エピタキシャル・シリコン成長に
よって形成することが好ましく、これにより所期のドー
パントの変化が明確な、薄い層が得られる。これらの２
層のエピタキシャル・シリコンを選択性酸化とエッチン
グに使用することにより、付随的ベースと付随的ベース
接点を有する狭いベース領域が形成される。付随的ベー
スとエミッタ領域とを分離する絶縁スペーサを形成する
ためには、いくつかの方法がある。本発明は、半導体ト
ランジスタの形成、特にVLSI回路用の高性能バイポーラ
・トランジスタの形成に有用である。

【図面の簡単な説明】

第1A図ないし第1F−１図、第1F−２図および第1G図ない
し第1M図は、本発明の第１の実施例による、バイポーラ
・トランジスタの製作の工程を連続的に示す、一連の断
面図である。 10……半導体チップ、11……Ｐ型シリコン基板、12……
サブコレクタ領域、14……Ｎシリコン・エピタキシャル
層、16A,16B……分離トレンチ、30、44……開口。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ラツセル・チヤールズ・レンジアメリカ合衆国ニユーヨーク州ニユーバーグ、ノース・プランク・ロード371番地 (72)発明者バーナード・ステイール・メイヤーソンアメリカ合衆国ニユーヨーク州ヨークタウン・ハイツ、カリフオルニア・ロード235 番地 (72)発明者カーン・アン・ニユーマイアメリカ合衆国ニユーヨーク州ニユーバーグ、フオスタータウン・ロード145番地 (72)発明者マーチン・レビツツアメリカ合衆国ニユーヨーク州ポキプシイ、マンダレイ・ドライブ73番地 (72)発明者ロバート・ロゼンバーグアメリカ合衆国ニユーヨーク州ピイークスキル、レイクビユー・アヴエニユー・ウエスト101番地 (56)参考文献特開昭63−155664（ＪＰ，Ａ) 特開昭62−51258（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】第１の導電型の領域を有する半導体材料の
基板を設けるステップと、上記領域上に、第２の導電型のエピタキシャル半導体材
料の第１の層を形成するステップと、上記第１の層の上に、上記第１の層よりドーパント濃度
が高い、第２の導電型のエピタキシャル半導体材料の第
２の層を形成するステップと、上記第２の層の一部を酸化するステップと、上記第２の層の上記酸化された部分を除去して、上記第
１の層の一部を露出させ、上記第１の層の露出した部分
で実質的ベース領域を形成するステップとを含むトラン
ジスタの製造方法。
【請求項２】上記半導体材料がシリコンから成り、上記第１及び第２の層がシリコンから成る請求項１に記
載のトランジスタの製造方法。
【請求項３】上記第１及び第２の層を形成する上記２つ
のステップが、それぞれ付着中に約500℃〜800℃の範囲
の温度、約10^-4〜10^-2トルの範囲の圧力で、シリコンを
エピタキシャル成長させるステップを含む請求項２に記
載のトランジスタの製造方法。
【請求項４】上記第２のシリコン層の上記の部分を酸化
させる上記ステップが、上記第２の層を上記第１の層上
で酸化させるために選択した温度の水蒸気に上記第２の
層を露出するステップを含む請求項３に記載のトランジ
スタの製造方法。
【請求項５】上記第２の層の上記酸化された部分を際去
する上記ステップが、湿式叉は乾式エッチャントを用い
てエッチングするステップを含む請求項１に記載のトラ
ンジスタの製造方法。
【請求項６】上記第１及び第２の層の中間に、実質的エ
ピタキシャル半導体材料の第３の層を形成するステップ
を更に含む請求項１に記載のトランジスタの製造方法。
【請求項７】上記第１の導電型の上記領域が、上記基板
を被覆する絶縁材料のウィンドウで囲まれ、上記第１及び第２の層が上記第１の導電型の上記領域の
上では単結晶構造であり、上記絶縁材料の上では多結晶
構造である請求項１に記載のトランジスタの製造方法。
【請求項８】第１の導電型の領域を有する半導体材料の
基板を設けるステップと、上記領域上に、第２の導電型のエピタキシャル半導体材
料の第１の層を形成するステップと、上記第１の層の上に、上記第１の層よりドーパント濃度
が高い、第２の導電型のエピタキシャル半導体材料の第
２の層を形成するステップと、上記第２の層の上に保護材料の第３の層を形成するステ
ップと、上記第３の層で異方性エッチングを行って、上記第２の
層の一部を露出させるステップと、上記第２の層の露出部分を酸化させるステップと、上記第２の層の酸化された部分を除去して、上記第１の
層の一部を露出させるステップと、上記第２の層の露出した縁部上に絶縁材料のスペーサを
形成するステップとを含む半導体デバイスの製造方法。
【請求項９】上記半導体材料がシリコンから成り、上記第１及び第２の層がシリコンから成る請求項８に記
載の半導体デバイスの製造方法。
【請求項１０】上記第１及び第２の層を形成する上記２
つのステップが、それぞれ付着中に約500℃〜800℃の範
囲の温度、約10^-4〜10^-2トルの範囲の圧力で、シリコン
をエピタキシャル成長させるステップを含む請求項９に
記載の半導体デバイスの製造方法。
【請求項１１】上記第２のシリコン層の上部の部分を酸
化させる上記ステップが、上記第２の層を上記第１の層
上で酸化させるために選択した温度の水蒸気に上記第２
の層を露出するステップを含む請求項９に記載の半導体
デバイスの製造方法。
【請求項１２】上記第２の層の上記酸化された部分を除
去する上記ステップが、湿式叉は乾式エッチャントを用
いてエッチングするステップを含む請求項８に記載の半
導体デバイスの製造方法。
【請求項１３】半導体材料の基板と、上記基板の上に形成され、上記基板内の第１の導電型の
領域を露出させるウィンドウを画定する絶縁材料の層
と、上記絶縁材料の層と上記領域を被覆する第２の導電型の
エピタキシャル半導体材料の第１の層と、上記第１の層を被覆する、上記第１の層よりドーパント
濃度が高い、上記第２の導電型のエピタキシャル半導体
材料の第２の層とを含み、上記第２の層が、上記第１の層の一部を露出させる開口
を画定し、上記第１の層の露出部分が、トランジスタのベース領域
を形成し、上記開口の側壁に形成された絶縁材料のスペーサを含
み、上記スペーサが、二酸化シリコンの領域と、上記二酸化シリコンの領域を被覆する窒化シリコンの層
と、上記窒化シリコンの層を被覆する二酸化シリコンの層と
を含み、垂直な多層スタックから成り、上記スペーサの上の上記開口の側部上を下に延び、上記
第１の層の露出部分と接触してエミッタ領域を形成する
ドーピングした多結晶シリコンの層と、から成る縦型バイポーラ・トランジスタ。
【請求項１４】上記基板と、上記第１及び第２の層がそ
れぞれシリコンから成る請求項13に記載の縦型バイポー
ラ・トランジスタ。
【請求項１５】上記第２の層を被覆する多結晶シリコン
層を含む請求項14に記載の縦型バイボーラ・トランジス
タ。