JPH0693797B2

JPH0693797B2 - デジタル信号処理システム

Info

Publication number: JPH0693797B2
Application number: JP63013481A
Authority: JP
Inventors: エー・デビッド・ミルトン; ジェリー・ストルーバッハ
Original assignee: マイテル・コーポレーション
Priority date: 1987-01-23
Filing date: 1988-01-22
Publication date: 1994-11-16
Anticipated expiration: 2009-11-16
Also published as: IT8819180A0; US4862452A; GB2200816B; JPS63212294A; IT1215766B; CA1279393C; GB2200816A; DE3801869A1; GB8800874D0; DE3801869C2

Description

【発明の詳細な説明】［産業上の利用分野］本発明は電話システムに関する。詳しくは通話スイッチ
ングシステム内のデジタル供給装置として使用されるデ
ジタル信号処理システムに関する。

［従来の技術とその課題］デジタル供給装置（DSUs）は、通話発生、通話検出、コ
ンファレンスのような機能を提供するためにPABXsのよ
うな通信システムが使用されている。従来のDSUsは曲型
的に前述のそれぞれの機能を専有している複数の回路が
結合したものであった。通話検出回路、通話発生回路、
通話コンファレンス（conference）回路は曲型的に別々
の構成物に備えられた各々のプリント回路基板にすべて
配置され、そして、PABX装置キャビネットのようなキャ
ビネット内に棚状に装荷されていた。

従来の回路は曲型的に回路基板のかなりの部分を占め、
そして、コストが高く、回路が複雑で、拡張する容量は
ほとんどもしくは全くないものであった。さらに従来の
DSUsの多くは、温度変化等によりひずんだり、作動が不
正確になる傾向があるアナログ回路を使用していた。

本発明によれば、デジタル信号処理システムはデジタル
通話発生やデジタルコンファレンスやDTMF通話検出や進
歩した通話検出や通話合成その他の機能を実行するため
に設けられる。さらに好ましい具体例によれば、その機
能はデジタル信号処理チップを備えた専用デジタル信号
処理（DSP）構成部（モジュール）、一つもしくは複数
のPAMそしてDSPチップにインタフェイスするためのDSP
支持論理回路を使用しているプログラム可能なあるいは
プログラマブルな論理アレー（PLA）を介してデジタル
的に実行される。そのような一つもしくは複数のDSP構
成部は、時間分割されたデジタル信号リンクを介して専
用デジタルクロスポイント点（DX）スイッチへ接続され
ている。中央処理器もしくは主制御器は、DXスイッチと
DSP構成部門の相互作用を管理している。

スイッチを切替えたり通信を行なう回路専用の通路を曲
型的に使用する従来のDSUsと異なり、本発明によればス
イッチを切替えたり通信を行なう回路は、通信を行なっ
たり回路を切替えたりすめための専用のリンク帯域幅の
一部分が主制御器により制御されそして上記一部分がサ
ービス機能が実行されている部分に依存するところの、
一つもしくは複数に分割されたDXリンクに組合わされ
る。

例えば、要求されたサービス機能を実行するには、多大
な信号処理計算時間を要するがしかし、狭い入出力信号
伝達で良い場合には比較的少なく回路スイッチチャンネ
ルが割り当てられる。しかしながら機能が少しの計算電
力でしかも広い入出力帯域幅を要求するならば、多くの
回路スイッチチャンネルが割り当てられる。

各DSP構成部への通信と回路スイッチ通路を確立するた
めのチャンネルを動的に割り当てるためにDXスイッチ
は、パラレルアドレスとデータポートを介して主制御器
によりアドレスされる。そして中断接続機構は、DXスイ
ッチとDSP構成部間の通信情報パケットの伝達を制御す
るためDXスイッチとDSP構成部間で設けられる。前記パ
ケットは、一つもしくは複数のDSP構成部へ入力される
応用プログラムであるか、時間とプログラムの実行を管
理する中断、制御信号のどちらかである。

本発明の重要な特徴は、デジタルDXスイッチが、動的に
割り当てられた通信及び回路スイッチチャンネルを介し
て、組合わされた通信及び回路スイッチングを設けるた
めに、一つもしくは複数のDSP構成部と関連して利用さ
れることである。このように、多くのサービス機能は、
複雑でなく価格の低い回路にて実行される。

［実施例］本発明のよりよい理解は、図面とともに以下の詳述を参
照することで得ることができる。

第１図を参照して、主制御器１は、回線回路や中継線回
路5Aから5Cと双方向性スイッチマトリックス5Dが接続さ
れる複数の入出力ポートを有する回路スイッチマトリッ
クス３に接続されている。電話加入者の装置７とデータ
端末９は双方向性のPCMリンク11A及び11Bを介して回線
回路5Aの代表の一つに接続されている。PCMリンク11Aは
電話加入者の装置７が標準の500型電話器の場合には公
知の平衡双方向性電話回線と置き換えることもできる。
この場合、回線回路5Aは、回路スイッチマトリックス３
との間で伝送される符号化されたPCM信号と電話回線上
のアナログ信号とを変換するためのデジタルからアナロ
グへ、そしてアナログからデジタルへの変換器を曲型的
に有している。

中継線リンクは、回線11Cを介して電話中央局から延長
した中継線回路に接続することができ、そして工業的に
規格化されたT1中継線のようなデジタル中継線は、デジ
タル中継線回路5Cに接続することができる。双方向性の
スイッチマトリックス5Dはリンク11Eを介して、周知の
方法で付加的な拡張線や中継線回路に接続することがで
きる。

複数のDSP構成部（モジュール）13は、専用PCMリンク15
を介して回路スイッチマトリックス３へ接続されてい
る。各DSP構成部13は、主制御器１を中断するための中
断（インタラプト（interrupt）信号TMSINT5を発生して
いる間制御出力を有している。DSP構成部13の個々から
のTMSINT5信号出力は、ハイインピーダンス出力であ
り、そして各信号は論理オア機能を形成している一般的
な中断線に入力される。主制御器１は、DSP構成部13よ
り発生する中断信号をリセットするためのそれぞれ中断
信号クリア信号を発生する。

作用において、主制御器１は所定のスイッチング素子も
しくは各DSP構成部13と回路スイッチマトリックス３間
の通信シグナル通路を確立するための分割されたリンク
15の所定のPCMチャンネルを動的に割り当てる回路スイ
ッチマトリックス３のDXスイッチ（第２図を参照して以
下に記述される。）を構成している。中断信号接続機構
は、前述の中断信号を利用しているDSP構成部13と主制
御器１間の通信を確立するために利用されている。

例えば、所定のDSP構成部13は、主制御器１のINT入力さ
れるTMSINT5中断制御信号を発生することができる。こ
れに応答して、主制御器１はDSP構成部13の内部メモリ
における記憶に関して、回路スイッチマトリックス３を
介してPCMリンク15の所定の一つの専用通信信号チャン
ネルに沿って伝達される通信信号パケットを発生する。
主制御器１は、その時、選択されたDSP構成部13へDSP構
成部13より出力されているTMSINT5信号をリセットテさ
せるように主制御器１のCLRINT出力を介して適切なクリ
ア中断信号を発生する。DSP構成部13は、その時、主制
御器１へ第２の通信信号パケットを伝送するよう別のTM
SINT5中断信号を発生する。そしてこの処理は、完全な
プログラムがロードされるまで繰り返される。通信信号
パケットは例えば一つもしくは複数のDSP構成部13によ
る処理に関するプログラムコードの応用の形態であり、
結果として所定のサービス機能を実行する。

いったんDSP構成部13の内部メモリが応用プログラムで
使用されれば、コードは通話装置、デジタルコンファレ
ンシング（conferencing）、DTMFもしくはATD通話検
出、通話合成等のどれか一つを行なうためのDSP構成部
によって処理される。

例えば、通話合成サービス機能を行なうために、主制御
器１に接続されるウインチェスターディスクのようなデ
ィスク（図示せず）に一つもしくは複数の符号化された
言葉が最初に畜えられる。そして、主制御器１は回路ス
イッチマトリックス３を通り割り当てられたPCMリンク1
5の通信チャンネルを介してDSP構成部13の所定の一つへ
符号化された言葉を伝送する。選択されたDSP構成部13
は、蓄えられた応用プログラムを実行しそして符号化さ
れた言葉を符号化されたPCM信号であるＡ−法則もしく
はμ−法則へ変換し、そして、一つもしくは複数の線路
又は中断線回路5Aないし5DへPCMリンク15のさらに割り
当てられたチャンネル（回路スイッチチャンネル）を介
してPCM信号を伝送する。

PCMチャンネルは動的に割り当てられるので、多数もし
くは少数のチャンネルは特別なサービス機能を実行する
要求があった時、所定のDSP構成部13によって利用され
る。このように、もしサービス機能が応用プログラムを
実行するのにかなりの計算時間を必要とするなら、チャ
ンネル帯域幅は狭くなる。（例えば、４もしくは５分割
された回路スイッチチャンネルが通話検出のために使用
される。）しかしながら、もしDSPプログラムがわずか
な計算時間であるが高い信号処理能力を必要とするなら
ば、多量の回路スイッチチャンネルが割り当てられる。
（例えば、42チャンネルが通話装置機能を実行するため
に使用される。）別の例として、本発明によるPCMリンク15の専用回路ス
イッチチャンネルと回路スイッチマトリックス３を介し
て中断線もしくは端末のマトリックス回路5Aないし5D又
は線路の所定のDSP構成部から音声や通話信号サンプル
を受信するDSP構成部13の所定の一つをプログラムする
ことによってデジタルコンファレンシング（conferenci
ng）は実行される。DSP構成部13は信号サンプルの一つ
である「最も大きい音」を検出し（例えば、最も大きな
重要さを有するサンプル。）そして、そのサンプルを線
路もしくは中断線回路5Aないし5Dへ接続されている信号
を発生した信号源を除いた各々の信号源へ送られる。そ
して、第２の音の大きい信号サンプルは、最も音の大き
い信号源へ伝送される。

本発明の通話検出機能は、所定の一つもしくは複数のDS
P構成部13と、回路スイッチマトリックス３とPCMリンク
15の専用回路スイッチチャンネルを介して回路5Aないし
5Dの一つもしくは複数からいくらかの音声信号サンプル
を受信することにより作用し、そして、実行する。周知
の通話検出アルゴリズムは、受信された通話サンプル上
に分離したフーリエ変換が行なわれ、そして、PCMリン
ク15の別の専用通信信号チャンネルに沿って所定のDTMF
音声が存在するかどうかの表示を行なう通信シグナルを
主制御器１へ発生する。

追加の機能は、本発明のデジタル信号処理システムによ
って行なうことができる。例えば、データ端末９のよう
なデータ端末からのタイプライターで打った伝言は、回
線回路5Aを介し、回路スイッチマトリックス３を通り、
PCMリンク15の専用通信チャンネルに沿ってDSP構成部13
の所定の一つへ伝送される。これに応じてDSP構成部13
は、「録音された伝言」を発生するため文章を言葉に転
換するアルゴリズムもしくは直接言語を合成するアルゴ
リズムを実行し、それらの出力信号は入出力ポート5Aな
いし5Dへ接続されている端末や電話加入者の装置７へPC
Mリンク15の別の回路スイッチに沿って回路スイッチマ
トリックス３を介し出力される。

第１図に示したようにデジタル信号処理システムは、従
来のデジタルサービス装置の技術（DSUs）と同じような
多くの機能にさらに多くの機能を設けている。しかしな
がら、上述したように、従来のDSUs技術は曲型的に回路
スイッチ信号と通信信号に関して専用通路を必要とす
る。ところが本発明によれば、両機能は信号もしくは複
数のPCMリンク15の間に動的に割り当てられ、そこに通
信か回路スイッチ信号にゆだねられているチャンネルの
割り当て比率は、適用される命令の内容が要求されたと
き変化する。

本発明を具体化するシステムの重要な要素はDXスイッチ
であり、これは第２図を参照し以下により詳しく述べら
れる。DXスイッチは、回路スイッチ信号と通信とを同時
に兼ね備えることを維持するために、DSP構成部13への
リンク15の動的に割り当てられたPCMチャンネルに関す
る回路スイッチマトリックス３内で利用されるプログラ
ム可能な時間スイッチ回路と空間スイッチ回路との結合
により構成される。

DXスイッチの詳細は、1984年７月31日に発行されたマイ
テル・コーポレーション所有のカナダ国特許NO.1171946
発明の名称“TIME DIVISION SWITCHING SYSTEM"に記載
されている。第２図を参照して、主制御器１は、より詳
しくは主制御器１に接続されるアドレスバス23、制御バ
ス25、そしてデータバス27を有していることが示されて
いる。主制御器は曲型的にサポート論理回路と一つもし
くは複数のディスク駆動装置とRAMメモリ回路（以上図
示せず）とともに、モトローラMC68020マイクロプロセ
ッサのようなマイクロプロセッサを含んでいる。本発明
の好結果の原型によると、４メガバイトのRAMが設けら
れ、そして、MC68020が第１図に11Aから11Eとして示さ
れた回線もしくはリンクのような300回線までの通話ス
イッチシステムを制御するために利用された。より好ま
しい具体例によれば、アドレスバス23は32のアドレス線
A0′からA31′を構成し、データバス27は32のデータ線D
0′からD31′を構成し、制御バス25は読み取り／書き込
み（READ/WRITE）、チップイネイブル（CHIP ENABL
E）、リセット（RESET）そして種々のタイミング及びク
ロック信号のような周知で複数の制御信号伝送線を構成
している。PALTM装置57は、XC0にて示される信号を発生
するDXスイッチ31と、XC1とXC2にて示される回路スイッ
チマトリックス３の入出力ポートはもちろんRESET、TMS
G、CLKOUT0、CLKOUT1とCLKOUT2で示される制御バス25の
所定の線路に接続される。回路スイッチマトリックス３
は、主制御器のDATAとCTRLポート、好ましくはアドレス
ポートも（図示せず）介して主制御器１に接続される。
入出力リンク4Aと4Bは第１図に示すように、回線回路5
A、中継線回路5B等のような種々の外部入出力ポート間
に単方向性回路と通信スイッチ信号を伝達する。

専用DXスイッチ31は動的に割り当てられた第１図に示す
PCMリンク15の通信及び回路スイッチチャンネルを備え
ていて、そしてDXスイッチ31は説明のために回路スイッ
チマトリックス３から離れて示されているが、実際は回
路スイッチマトリックス３の素子として回路スイッチマ
トリックス３に含まれている。

DXスイッチ31は、好ましくは後述するマイテルコーポレ
イションのカナダ国特許1171946に記述されているよう
なマイテルモデルMT8980のデジタル時間／空間クロスポ
イントスイッチのようなプログラマブルなデジタル結合
された時間と空間の分割スイッチである。

特許されたDXスイッチ31は、シリアルな構成への転換の
ためDXスイッチ31のデータ入力D0からD7で通信信号を受
信する能力とシリアル出力ポートSO0からSO7へ接続され
ているPCMリンクの割り当てられたされた通信チャンネ
ルに沿った伝達を含み、有用な複数の機能を有してい
る。同様にシリアル通信信号は入力ポートSI0からSI7に
て受信され、そして、データバス27に沿って主制御器１
へパラレルデータポートD0からD7を介して伝送される。

入力PCMリンク4Aの所定の対CI14とCI15は、DXスイッチ3
1のシリアルPCM出力端子SO0とSO1に接続され、そして、
マトリックス３から出力PCMリンク4Bの所定の対CO14とC
O15は、DXスイッチ31のシリアル入力端子SI0とSI1に接
続される。

シリアル入力SI2からSI4と出力SO2からSO4は、第１図に
示すDSP構成部13の種々の入力に接続される。例えばSI2
入力とSO2出力はそれぞれ信号TDOUTとTDINを伝送し、そ
して、通話検出と通話発生するために構成部13の所定の
一つに接続されている。SI3入力とSO3出力はそれぞれCO
NFOUTとCONFINとして示される信号を伝送しそして、上
述したように19のPCMチャンネルまでデジタルコンファ
レンシングするための別のDSP構成部13に接続される。S
I4入力とSO4出力は、それぞれ信号L68KBNDとLTMSBNDを
伝送しそして、上述したようにDTFM受信機もしくは通話
検出機能となるように別のDSP構成部13に接続される。

入力SI5と出力SO5はHDLCプロトコラー（protocoller）
（図示せず）に接続され、HDLCプロトコラーは11Aから1
1E等のような種々の回路もしくは通信リンクからのフレ
ーム化された通信信号HDLCを受信したり伝送するために
使用される。HDLCプロトコラーは本発明の一部を構成し
ていないので、これ以上詳しく述べない。

SI6,SI7入力とSO6,SO7出力は非接続として示されてい
る。しかしながら、シリアルポートSI6とSO6は、例え
ば、点検を行なったり手入れを行なうためのメンテナン
ス盤に接続される。一方、SI7とSO7ポートは多くのバッ
クアップシステムを作動させるための補助プロセッサに
接続することができる。

PALTM装置57はDSP構成部13のそれぞれに関連する同期ク
ロックにDXスイッチ31のXC端子から受信されるタイミン
グ中断信号を同期させる。この中断信号は通信もしくは
回路スイッチデータがDSP構成部13とDXスイッチ31間を
伝送される事象ウインドを定義するためにDSP構成部13
内で動作する応用ソフトウェアによって使用される。

一方、DSP構成部13のそれぞれは好ましくは同様の設計
であるが、実行された応用プログラムはそれによって実
行された個々のサービス機能を特徴づけるように働く。

DTMF通話検出器である一つのDSP構成部13の作用の詳し
い記述は、例を挙げここに記載する。

第３図を参照し、DSP構成部13の代表例が詳細に示され
ている。テキサスインストルメント社製のTMS320型デジ
タル信号プロセッサのようなデジタル信号処理回路41
は、アドレスバス47を介して一対のプログラマブルなRO
M回路43と45のアドレスポートA0からA4に接続され、
又、データバス49を介して前記ROM回路43と45のデータ
ポートD0からD7に接続される。アドレス及びデータバス
はそれぞれDSP回路41のA0からA11及びD0からD15端子に
接続される。PROM回路43と45は、第１図を参照して上述
したように、一対のランダムアクセスメモリ、即ちRAM
（RAMs）内に記憶するための応用プログラムコードを含
んでいる通信パケットを受信することを始めるために、
第２図に示す主制御器１を中断するようなDSP回路41を
初期設定するブートストラッププログラムを含んでい
る。

RAM回路51と53は、アドレスバス47に接続されるアドレ
ス入力A0からA12とデータバス49に接続されるD0からD7
のデータ端子に接続される。RAM回路51と53の読み取り
／書き込み制御端子は書き込みイネイブル信号（WEN）
を受信するためのDSP回路41の書き込みイネイブル出力W
Eに接続されている。

シリアルからパラレルへの変換器55は、シリアル入力SR
Iにて第２図に示したDXスイッチ31のシリアル出力SO4か
らTMSBND信号を受信し、そして、伝送に関してその信号
をDSP回路41に接続されているデータバス49のデータ線
路D0からD7へパラレル出力ＡからＨを介して８ビットパ
ラレル構成に変換する。

シリアルからパラレルへの変換器55はまたデータバス49
からパラレル構成信号を受信し、そして、変換器55のシ
リアル出力HIからLOTOにて示されるシリアルのPCM信号
がマルチプレクサ59のA1入力へ供給され、マルチプレク
サ59は主制御器１の制御の下に第２図に示したDXスイッ
チ31のSI4シリアル入力端子へマルチプレクサ59の出力Q
Aを介して順番にL68KBNDにて示される信号を送る。

付加的なシリアル出力信号L2T3,L0T2,LOT3,LIT2そしてL
IT3は、前述のデジタルコンファレンシングや、通話装
置や、ATD通話検出サービス機能等を実行するための付
加的なDSP構成部13（詳しくは示していない）からの信
号であり、それぞれマルチプレクサ59の入力A2,B1,B2、
C1,C2へ入力される。それらの付加的な信号は、多重化
されそしてそれぞれL68KBND,TDOUTそしてCONFOUTとして
出力QA,QB,QCに現れる。

複数の論理支持回路は主制御器1,DSP回路41,双方向性シ
リアル−パラレル変換器55間のタイミング制御、イネイ
ブル、データ伝送に関してPALTM装置57にて示されるプ
ログラマブルなアレー内に設けられている。

作用において、初期設定の間、主制御器１は変換器55を
介してDSP回路41により受信するためにDXスイッチ31を
通る所定の通信信号通路を確立するか、割り当てる。そ
のとき、主制御器１は周知の方法にてPROM回路43と45内
に蓄えられているブートストラッププログラムの実行を
引き起こすためにDSP回路41をリセットする。ブースト
ストラッププログラムはDSP回路41に上述したような主
制御器１とDSP回路41間の初期設定している通信信号の
伝達に関して主制御器１へ中断信号を発生させる。

特に、DSP回路41にてTMSINT53状態中断信号はPALTM装置
57の出力ST5に現れる論理ハイ（HIGH）信号に応じてPAL
TM装置57によって発生してそして、論理ロー（LOW）信
号はPALTM装置57の入力MSKに入力される。入力MSKに現
れる信号は第２図に示す主制御器１に接続されるデータ
バス27のデータ線路D5′から受信される。PALTM装置57
の出力ST5から出力される論理ハイ信号は、SEL,DEN,A0
入力に加わる論理ハイ信号とA1,TMS入力に加わる論理ロ
ー信号の発生に応じて発生する。PALTM装置57の論理動
作は以下の真理表１を参照し以下に示される。

主制御器１が中断信号TMSINT5を受信するとすぐ、主制
御器１はDXスイッチ31のD0からD7入力へデータバス27を
介して送信のため１バイトの通信情報を書き込む。DXス
イッチ31は、第１図を参照し論じた前述のPCMリンク15
の一つを構成する前述のシリアル出力SO4を介して送信
のためパラレル構成の通信信号をシリアル構成に変換す
る。シリアル構成の通信信号は、シリアルからパラレル
への変換器55のSRI入力によって変換器55に受信され
る。変換器55はDSP回路41の制御の下にRAM回路51と53内
の記憶とデータバス49へ適用するためシリアル構成の通
信信号をパラレル構成に再変換する。DSP回路41により
中断が発生するとき、DSP回路41の内部カウンタは増加
しそして、主制御器１から受信される通信バイトはRAM
回路51と53に蓄えられる。RAM回路51と53は良好な実施
例によれば最大16Kバイトまで蓄えることができた。

いったん、主制御器１がDXスイッチ31内の割り当てられ
た通信チャンネルへ新しいバイトを書き込むと、DXスイ
ッチ31はPALTM装置57へ供給するために制御バス25を介
して別の信号を発生する。尚、PALTM装置57は最初の中
断信号TMSINT5と内部中断状態ビット（ST5）をクリアす
る“中断クリア”信号を発生し、この信号はD15データ
線路を介してDSP回路41の入出力ポートより入力しDSP回
路41により定期的に読み取られる。上述したように、良
好な実施例によるDSP回路41は、TMS320デジタル信号処
理チップである。TMS320チップは中断するのに十分な曲
型的な１ビット期間の間、DSP回路41の入力INTに入力さ
れるロー信号などの中断信号を内部に取り込む。

前述したDSP構成部13の一代表に関連するPALTM装置57の
論理作用は、以下に真理表２に示されている。

事実上はPALTM装置57は、DSP構成部13のタイミングと同
期性を制御するために（図示せず）、種々の付加したDS
P構成部13に接続された多くの入出力端子を含んでい
る。

このようにサービス機能プログラムのような応用プログ
ラムは、RAMs51と53内の記憶に対して主制御器１からロ
ードされ、それによって前述したDTMF受信機能のような
サービス機能を実行するためのDSP回路41により実行さ
れる。

プログラムをロードし終わることで、主制御器１はDSP
回路41の中断入力への中断信号（INT）を発生させかつ
供給するために、PALTM装置57に所定の制御信号を発生
することによりDSP回路41をリセットし、初期設定を行
なう。このことは、RAM回路51と53からのコードの実行
を開始する。DXスイッチ31は与えられた特定のサービス
機能に対して必要な所定の通信と回路スイッチチャンネ
ルを割り当てるように編成される。

サービス機能応用プログラムの実行中、DXスイッチ31は
プログラムの実行のタイミングを制御するために出力XC
を介してDSP回路41へタイミング中断信号を発生する。
特に、中断信号XC0はDXスイッチ31からタイムスロット
基準ごとに伝送され、そして、DSP回路41により実行さ
れる特別なプログラムに従ってXC0信号は種々の構成と
なることができる。例えば、間隔をおいた３個の中断は
通信信号伝達を示し、６個の連続した中断はデータ伝達
を示す。通信とデータスイッチとして使用される空間は
曲型的に実行される特別なプログラムに関係して変化す
る。

例えば、通話装置サービス機能を実行しているとき、所
定のリンク15上の次のPCMフレーム内に位置するであろ
う第１のPCMチャンネル（例えばチャンネル０）の位置
を認識するためにDXスイッチ31から１つのみの中断が必
要となる。しかしながら、DTMF通話検出プログラムに関
して、１つの通信中断信号は所定の通話が発生したか否
かを示すために主制御器１へ通信パケットを送る。

DXスイッチ31からのXC0信号は同期され、PALTM装置57を
介してDSP回路41の中断信号入力INTへ入力される。特
に、DXスイッチ31からのXC0信号は、主制御器１のPALTM
装置57の入力に入力される。尚、主制御器１はPALTM回
路57の入力IRQに入力される上述したTMSINT0中断信号を
発生する。それに応じてそして上述した真理表１に関連
する論理条件に従って、PALTM装置57はDSP回路41の入力
INTへ供給するためのINT中断信号を発生する。

DXスイッチ31から受信されるXC0中断信号はまたDSP回路
41が所定のチャンネルタイムスロット間にシリアルから
パラレルへの変換器55へまたは変換器55からデータを読
み取ったり、書き込んだりするために、第１図に示すPC
M信号リンク15上のタイミングとDSP回路41とを同期させ
る。PCM信号は入力PCMリンク4A上の回路スイッチマトリ
ックス３により受信され、そして、上述したようにDX回
路31のシリアル入力端子SI0とSI1に入力される出力PCM
線路CO14とCO15の一つもしくは両方に出力されるように
回路スイッチマトリックス３を通り切り替えられる。そ
れに応じて、所定の動的に割り当てられた一つもしくは
複数のチャンネルにてDX回路31のシリアル出力端子SO4
に出力されるように、DX回路31は時間と空間のどちらか
もしくは両方内に入力PCM信号データを切り替える。入
力PCM信号は上述したように変換器55の入力SRIにて受信
され、所定の応用プログラムが実行されているDSP回路4
1の結果として実行される所定のアルゴリズムに従って
一つもしくは複数のDTMF通話が存在するかどうかを検出
するためのDSP回路41を介して取り扱いや処理に関する
データパス49に入力PCM信号は入力される。

PALTM装置57にて得られるタイミング制御に従った特定
の時間で変換器55へ供給するため、DSP回路41はデータ
バス49上にデータの読み取りや書き込みを行なう。この
ように、DTMF通話の存在の有無を示す通信信号は変換器
55の出力HIを介してシリアル構成にて出力され、そし
て、L68KBND信号としてマルチプレクサ59の出力QAに伝
送され、そして、DXスイッチ31の入力SI4に入力され
る。DXスイッチ31は通信を回路スイッチマトリックス３
へ送り、そして、回路スイッチマトリックス３から主制
御器１もしくは種々の入出力ポートへ信号は送られる。
その時、主制御器１は、例えば２つもしくはそれ以上の
入出力ポート間で通信リンクを確立するためにそれらを
相互に連結するような回路スイッチマトリックス３を編
成するように通信システム内で適切な作用を行なう。

DSP構成部13の一つの作用はDTMF通話検出サービス機能
の実行に関して記述され、一方、通話装置，デジタルコ
ンファレンシング，言語合成等の他の機能は、上述した
ように主制御器１からロードされる適切な応用プログラ
ムの実行に応じてDSP構成部13により行なわれる。

良好な実施例において、第１図に示すPCMリンク15の各
々は、１リンク当たり32チャンネルのPCMもしくは通信
信号通話を維持し、DSP構成部13の与えられた一つは要
求される信号帯域幅により16チャンネルまで利用するこ
とができる。例えば、第１のDSP構成部13は偶数チャン
ネルを使用でき、一方２番目のDSP構成部は奇数チャン
ネルを使用することができる。チャンネルの割り当ては
回路スイッチベースか通信ベースのどちらかにより行う
ことができる。もし、割り当てが回路スイッチベースに
より行なわれたなら、チャンネルは通話検出の実行，コ
ンファレンシング,DTMF検出，通話発生，言語合成のた
めに通話情報を入出力ポートとDSP構成部13の間、そし
て、通信情報を主制御器１とDSP構成部13間を伝達する
のに使用することができる。

良好な実施例によると、本システムはDTMF通話検出を実
行するために、第３図に示された第１の単リンクDSP構
成部13を利用して実行され、デジタル通話コンファレン
シングを実行するために第２の２リンクDSP構成部13
が、通話発生と通話検出を実行するために２チャンネル
DFTアルゴリズムを介して第３の３リンクDSP構成部13が
それぞれ利用される。

しかしながら、他の具体例によれば、各々が４リンクを
有する複数の一般的なDSP構成部13を設け、そこではPRO
Ms43と45、PALTM装置57、シリアルよりパラレルへの変
換器55等のようなDSP回路41に接続されている支持論理
のすべてが単ゲートアレイ内で組み合わされることも提
案される。各DSP構成部13は小さい多層の回路基板上の
表面に装着されている４つのチップ（例えばDSP回路41,
RAM回路51と53,ゲートアレイ）から構成されている。構
成部は簡単に交換可能であり、結果として拡張や簡単な
設置等が可能な自在なシステムである。又、サービス機
能がソフトウェア内で実行されるので、メンテナンスや
変更がよりよい応用プログラムで簡単にシステムを設け
ることにより容易に行える。

提案された別の具体例によると、DX回路31より受信され
るXC0信号は単なる中断信号より多くの情報を伝える。
特に、中断信号制御，リンク出力イネイブル,DSP回路41
に関する一般的な制御を規定する、32チャンネルの通信
通話通路をXCリンクは効果的に支持することが期待され
ている。

構成部13の特定の一つに接続される４つの回路スイッチ
リンク15の各々は、作動状態（active）にするようにXC
リンクを介してチャンネルベースごとにプログラムされ
る。このように、要求されたチャンネルの数のみが所定
の応用プログラムを実行するように個々のDSP構成部13
へ割り当てられる。PCMリンク15の各々へのインタフェ
ースは、第３図に示される上述したシリアル−パラレル
変換器55のような単バッファシフトレジスタを介してな
される。

32個のXC通信チャンネルバイトの各々は下位４ビットか
ら成り、これらのビットは次のタイムスロットもしくは
チャンネルの期間に４つのリンクのうちのどれがイネイ
ブルとなるかを示す。同様のことが、中断信号のマスク
中断信号のイネイブルの制御と同様、チャンネルバイト
の制御、リセット、PROMもしくはRAMモードのどちらか
におけるDSP回路41の作動と読み取りのような命令情報
を伝達するための上位４ビットについても言える。

例えば、最上位ビットがゼロであれば、続きの３つのビ
ットは次のチャンネルにおけるビットの位置によってDX
回路31からDSP構成部13へ発生した中断信号の場所を示
している。

あるいは、最上位ビットが論理１であれば、続きの３つ
の重要なビットはアイドル命令（不作動）もしくは上述
したようなPROMもしくはRAM回路より読み取るような異
なった命令を行う７つの他の命令のどちらか一つを示し
ている。

このように、DSP回路41により実行されるサービス機能
プログラムは、第２図や第３図を参照して記述された16
チャンネルがDSP構成部13の各々に自動的に割り当てら
れる具体例に対立するものとして、特別な応用の帯域幅
要求による７チャンネル、９チャンネル、３チャンネル
等の動的に割り当てられたチャンネルを利用するであろ
う。別の具体例はDXリンク15の個々のリンクのより高い
利用効率となることが予期され、そして、DSP構成部13
の複数もしくは“プール”への機能の割り当てを容易に
する。

本発明を理解している人は他の具体例や変形例を考える
ことができるであろう。

例えば、DSP構成部13はデータ源に接続されている入出
力ポートからのデータ信号を処理するために利用でき
る。例えば、回路スイッチマトリックス３は上述した一
つもしくは複数のHDLCプロトコラーへ又はこれよりデー
タ信号を伝送したり受信するために接続することができ
る。データ信号は、所定の応用プログラムを実行してい
る一つもしくは複数のDSP構成部13を介して符号化され
たり、再構成されたり、暗号化等が行なわれる。

このような具体例や変形例のすべては、添付されている
特許請求の範囲により定義される本発明の範囲内で考え
ることができる。

【図面の簡単な説明】

第１図は、本発明におけるデジタル信号処理システムの
ブロック図、第２図は、本発明の好ましい具体例による
主制御器、回路スイッチマトリックス、及び専用デジタ
ルDXスイッチを示すブロック図、第３図は、より好まし
い具体例によるデジタル信号処理構成部を示すブロック
図である。１…主制御器、３…回路スイッチマトリックス、13…DS
P構成部、15…PCMリンク。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｑ 3/58 １０１ 8843−5Ｋ

Claims

【特許請求の範囲】

【請求項１】複数の入出力ポートに接続された通話シス
テムにて使用され、（ａ）通信信号を受信したり伝送したりするための主制
御器手段（１）と、（ｂ）PCM及び通信信号の伝送又は受信及びその両方に
より特徴づけられる一つもしくは複数のサービス機能を
実行するためのデジタル信号処理手段（13）と、（ｃ）前記主制御器手段（１）とデジタル信号処理手段
（13）と入出力ポートとに接続され前記主制御器手段
（１）の制御の下に一つもしくは複数に時分割された通
信リンク（15）を介しPCM及び通信信号を双方向に変換
するためのデジタルスイッチング手段（３）と、を備えた複数の入出力ポートに接続された通話システム
にて使用されるデジタル信号処理システムであって、（ｄ）前記デジタルスイッチング手段（３）には、前記
主制御器手段（１）の制御の下に実行されるサービス機
能に依存する比率にて前記一つもしくは複数の時分割さ
れた通信リンクの所定チャンネルを前記PCM及び通信信
号に動的に割り当てることで前記PCM及び通信信号の変
換の高信号帯域幅効率を維持する手段（31）を備えたこ
とを特徴とするデジタル信号処理システム。
【請求項２】前記デジタルスイッチング手段は、空間と
時分割スイッチングマトリックスの結合を備えている請
求項１記載のデジタル信号処理システム。
【請求項３】前記デジタル信号処理手段は、所定のサー
ビス機能応用プログラムを蓄える一つもしくは複数のメ
モリ回路と、そのプログラムを実行することにより前記
サービス機能の所定の一つを実行するためのプログラマ
ブルなデジタル信号処理装置を備えている請求項２記載
のデジタル信号処理システム。
【請求項４】前記デジタルスイッチング手段とデジタル
信号処理手段間のPCM信号の双方向の通話を制御するた
めのデジタルスイッチング手段とデジタル信号処理手段
間の中断チャンネルを確立する手段を含んでいる請求項
１から３のいずれかに記載のデジタル信号処理システ
ム。
【請求項５】前記サービス機能の所定の一つの実行は、
前記割り当てられた所定のチャンネルの一つに伝送する
ための所定の通話周波数を示す通信信号を発生する主制
御器手段と、前記通信信号を受信するデジタル信号処理
手段と、前記割り当てられた所定のチャンネルのさらに
一つにある一つもしくは複数の入出力ポートに伝送する
ための所定の周波数にてPCM通話信号を上記に対応して
発生することにより特徴づけられる請求項１から３のい
ずれかに記載のデジタル信号処理システム。
【請求項６】前記サービス機能の少なくとも所定の一つ
の実行は、割り当てられたチャンネルの所定の一つ上の
入出力ポートの所定の一つからのPCM信号を受信してい
る前記デジタル信号処理手段と、PCM信号の各々の相対
的な大きさを検出することと、前記割り当てられたチャ
ンネルのさらに一つにて最も大きいPCM信号は受信さ
れ、そこからポートへ２番目に大きいPCM信号が伝送さ
れることと、割り当てられたチャンネルの付加的なもの
の前記ポートの他のすべてに最も大きいPCM信号を伝送
することにより特徴づけられ、それによってデジタルコ
ンファレンス呼出しが所定のポート間で確立される請求
項１から３のいずれかに記載のデジタル信号処理システ
ム。
【請求項７】前記サービス機能の所定の一つの実行は、
前記割り当てられたさらに所定のものにて主制御器へ伝
送するために割り当てられたチャンネルの所定のものに
沿って所定の一つもしくは複数の入出力ポートからPCM
信号を受信する前記デジタルシグナル処理手段と、その
内に一つもしくは複数のDTMF通話信号の存在を検出する
ことと、その検出されたDTMF通話信号を示す通信信号を
発生することより特徴づけられる請求項１から３のいず
れかに記載のデジタル信号処理システム。
【請求項８】前記サービス機能の所定の一つの実行は、
割り当てられたチャンネルのさらに所定のものにて前記
主制御器手段へ伝送するため、割り当てられたチャンネ
ルの所定のものに沿って所定の一つもしくは複数の前記
外部ポートからPCM信号を受信する前記デジタル信号処
理手段と、その内に一つもしくは複数のATD通話信号の
存在を検出することと、検出されたATD通話信号を示す
通信信号を発生することにより特徴づけられる請求項１
から３のいずれかに記載のデジタル信号処理システム。
【請求項９】割り当てられたチャンネルの付加的なチャ
ンネルを介して音声信号をPCM音声信号へ変換し、又所
定の一つもしくは複数の前記入出力ポートへPCM音声信
号を伝送する前記デジタル信号処理手段により受信され
るような所定の一つもしくは複数の割り当てられたチャ
ンネル上に伝送するためのデジタル音声サンプルの形態
による所定の通信信号を発生している前記主制御器手段
により、前記サービス機能の所定の一つの実行が特徴づ
けられる、請求項１から３のいずれかに記載のデジタル
信号処理システム。
【請求項１０】前記デジタル信号処理手段は連続的な通
信信号の移転を中断するために主制御器手段からデジタ
ルスイッチング手段を介し主制御器手段へ連続的な中断
信号を伝送し、そして主制御器手段は制御信号をデジタ
ル信号処理へ発生し、それによって別の通信信号を伝送
することが可能となる、請求項１から３のいずれかに記
載のデジタル信号処理システム。
【請求項１１】前記デジタルスイッチング手段は、中断
信号を前記デジタル信号処理手段へ割り当てられたチャ
ンネルに沿って伝送されるPCMに同期するための専用の
通信リンクに沿って伝送する、請求項１から３のいずれ
かに記載のデジタル信号処理システム。
【請求項１２】前記デジタル信号処理手段は、さらに第
1,第2,第３のサービス機能を実行するための第1,第2,第
３のDSP構成部を備えており、第１のサービス機能はマ
ルチチャネルDTMF通話検出であり、第２のサービス機能
はデジタル信号呼出コンファレンスであり、第３のサー
ビス機能はプログラマブルな通話発生と検出である、請
求項１記載のデジタル信号処理システム。