JPH0697073A - 多結晶シリコン層の形成方法及びそれを用いた多結晶シリコン薄膜トランジスタ - Google Patents

Abstract

(57)【要約】 【目的】低温プロセスを達成し多結晶シリコン層中の欠
陥密度を減少させ、ＴＦＴの電気的特性を向上させる。 【構成】光ビームアニール後に多結晶シリコン層を３５
０℃以上４３０℃以下の温度で熱処理する。 【効果】多結晶シリコンＴＦＴのリーク電流が１／２〜
１／３程度、低減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像表示装置等の駆動に
使用される多結晶シリコン薄膜トランジスタ等の多結晶
シリコン半導体装置の製造方法に関するものである。

【０００２】

【従来の技術】近年平面ディスプレイ等の画像表示素子
への応用を目的とした薄膜トランジスタ（ＴＦＴ）の開
発が活発に行われている。ディスプレイの大型化・高精
細化、さらには周辺駆動回路のＴＦＴ化に対応するため
動作速度の速い多結晶シリコンＴＦＴが期待されてい
る。しかし一般に多結晶シリコン膜の成膜温度は６００
℃周辺と高く、画像表示素子に求められる大面積化・低
価格化が難しいという問題がある。

【０００３】そのため、レーザーアニール法による低温
プロセスで非晶質シリコンから多結晶シリコンを形成す
る方法が研究されている。例えば、特開昭６０−８３３
２１号、または雑誌、固体物理：１６［２］（昭５６−
２）の４７〜５３頁等の記載のようにシリコンの溶融再
結晶による単結晶化あるいは多結晶化はいわゆるＳＯＩ
技術（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）と
して多くの研究例があった。

【０００４】これに対し、特開昭６２−１０４１１７号
に開示された高速走査レーザーアニール法においては、
５００℃以下のプロセス温度で多結晶シリコン薄膜を形
成し、溶融再結晶法では不可能な低コストガラス基板の
使用が可能にされた。

【０００５】この高速走査レーザーアニール法によっ
て、一般的なレーザーアニール法では適用が困難とされ
ていた逆スタガー型の素子構造、つまりシリコン膜の下
層に金属配線が設けられており、金属配線がレーザーア
ニール時の温度上昇等の影響を受けてしまうような素子
構造の場合でも、多結晶シリコンＴＦＴを製造すること
が出来るようになった。

【０００６】しかし、液晶表示素子の大型化がますます
望まれ、また液晶表示装置の製造技術の進歩にともない
非晶質シリコンＴＦＴの製造に用いるガラス基板の面積
はさらに大きくなっている。高精細の大型表示素子を製
造するには、微小な画素寸法に応じて製造時の寸法ばら
つきを抑制することが必要であり、一般的な半導体集積
回路の製造と同等以上の技術が必要とされる。非晶質シ
リコンＴＦＴにとって代わるべく開発が進められている
高性能の多結晶シリコンＴＦＴにおいては、その多結晶
シリコン層の形成が鍵であり、プロセス温度のさらなる
低温化が要求されるようになってきている。

【０００７】ここで、前述した高速走査レーザーアニー
ル法について概説する。この方法は連続発振レーザー光
を用い、その光ビームを非晶質シリコン薄膜に高速で照
射するものである。照射時の走査速度が、ビームスポッ
ト径×５０００／秒以上で可能となる。

【０００８】この走査速度の条件について、本発明の実
施例である図３〜４を参照しながら説明する。非晶質シ
リコン薄膜３をレーザーアニールする際、そのレーザー
パワーを小さい値から増加させると、完全な溶融状態に
ならずに非晶質シリコン薄膜が結晶化し始め多結晶シリ
コン層が得られる。これを第１のレーザーパワー閾値と
呼ぶ。

【０００９】これは非晶質シリコン薄膜３に過渡的なエ
ネルギー衝撃を与えることで、多結晶化が生じ始めてい
ると考えられる。非晶質シリコン薄膜３の膜厚方向にお
いても、ほぼ一様に多結晶化が起こり得る。また、原子
のプロフィールを擾乱せずに微小領域ごとにアニールを
達成していると考えられる。

【００１０】さらにレーザーパワーを増加させると、つ
いに非晶質シリコン薄膜３は微小領域ごとでの多結晶化
というプロセスを通り越して、照射された領域のほぼ全
面で完全溶融状態に至る。これを第２のレーザーパワー
閾値と呼ぶ。この場合、非晶質シリコン薄膜３はその状
態が変わり、ガラス基板１上で凝集状態を示し、均質な
膜状を呈しない。

【００１１】光ビームをビームスポット径×５０００／
秒以上の高速で走査することで、上記の第１のレーザー
パワー閾値と第２のレーザーパワー閾値との間で、十分
なレーザーパワーの有効幅を取ることができるようにな
りレーザーアニールの制御が容易になる。

【００１２】低速でレーザーアニールする場合、そのレ
ーザーパワーが小さいときは、透光性が少し変化するの
みで多結晶化が起こらない。また、レーザーパワーをわ
ずかに大きくするだけで一気に溶融状態に遷移してしま
うことになる。そのため低速でのレーザーアニールは完
全溶融の手法しかとりにくくなる。

【００１３】これに対して、高速走査レーザーアニール
法では、第１のレーザーパワー閾値と第２のレーザーパ
ワー閾値との間でレーザーパワーを選択でき、非晶質シ
リコン薄膜３の多結晶化を制御できる。具体的には、光
ビームの走査速度がビームスポット径×数万／秒以上の
範囲で望ましい性能が得られる。

【００１４】特に、ビームスポット径×（２０００００
〜４０００００）／秒の走査速度を用いれば、対角１０
インチで６４０×４００程度の画素数のパネルをほぼ１
分内の時間でアニール処理することもできる。そして、
このような高速走査の光ビームアニールを用いているた
め非晶質シリコンを完全な溶融状態に至らしめることな
く多結晶化するところに製造上の特長がある。つぎに、
プロセス全体について説明する。

【００１５】まず、ガラス基板上にパッシベーション膜
２および非晶質シリコン薄膜３を基板温度４５０℃で形
成し、出力１３Ｗのアルゴンイオンレーザー光の出力光
ビームを約５０μｍ径に集光し、約１１ｍ／秒の速度で
非晶質シリコン薄膜３上を走査照射し、非晶質シリコン
薄膜３の多結晶化を行う。

【００１６】さらに、形成された多結晶シリコン層３０
の膜質改善のため光ビームアニール後の熱処理を行う
（ポスト光ビームアニール）。そして、通常のＴＦＴ製
造プロセスにより多結晶シリコンＴＦＴを形成する。光
ビームアニール後の熱処理は高温であるほど効果がある
と考えられているので、ガラス基板の耐熱性との兼ね合
いで４５０℃ないし５００℃の温度条件で通常行ってい
る。

【００１７】

【発明が解決しようとする課題】しかし、上述した高速
走査の光ビームアニール法により多結晶シリコン層３０
を形成し、その後の熱処理を行っても、形成された多結
晶シリコン層３０の欠陥密度は十分に低くならなかっ
た。そして欠陥密度が低減されないため目的とするデバ
イスであるＴＦＴの電気的特性に問題を残していた。ま
たこの熱処理を行う工程がＴＦＴ製造プロセス中でも最
高温度を要する工程となり、全プロセスの低温化を妨げ
ているという問題があった。

【００１８】

【課題を解決するための手段】本発明は、絶縁基板上に
形成された非晶質シリコン薄膜に、連続発振レーザー光
などの光ビームを照射せしめ、前記光ビームの走査速度
をビームスポット径×５０００／秒以上として前記非晶
質シリコン薄膜を光ビームアニールし、完全な溶融状態
に至らしめることなく多結晶シリコン層化し、さらにこ
の多結晶シリコン層を３５０℃以上４３０℃以下の温度
で熱処理することを特徴とする多結晶シリコン層の形成
方法を提供する。

【００１９】以下にコプレーナ構造の多結晶シリコンＴ
ＦＴを例にとって図３〜４にしたがって説明する。

【００２０】まず、ガラス、セラミック等の基板１上に
プラズマＣＶＤ、スパッタリング、減圧ＣＶＤ、常圧Ｃ
ＶＤ等により酸化シリコン、窒化シリコン、シリコンオ
キシナイトライド（ＳｉＯ_x Ｎ_y ：ｘ＝０〜２、ｙ＝０
〜１．８）、酸化タンタル等の単層または多層膜からな
るパッシベーション膜２（膜厚：５０〜１０００ｎｍ）
を形成した。さらに、非晶質シリコン薄膜３( 膜厚：１
０〜５００ｎｍ）を３００℃の製膜温度で形成した。

【００２１】必要に応じてＴＦＴの閾値電圧を制御する
ため、非晶質シリコン薄膜３の中にホウ素（Ｂ）あるい
はリン（Ｐ）などの不純物を数十から数百ｐｐｍ程度膜
厚方向に均一あるいは不均一に含有せしめた。

【００２２】そして、上述した高速走査レーザーアニー
ル法によって、非晶質シリコン薄膜３を光ビームアニー
ルし、完全な溶融状態に至らしめることなく多結晶化を
行った。光ビーム６には高出力の連続発振アルゴンイオ
ンレーザーを用いた。

【００２３】光ビームアニールの終了後、形成された多
結晶シリコン層３０中の欠陥密度を減少させるため熱処
理を行った。図１に電子スピン共鳴法によって測定した
多結晶シリコン層３０中の欠陥密度（その縦軸上の単位
は［×１０¹⁷個／ｃｍ³ ］である）と熱処理温度との関
係を示す。熱処理温度が４００℃では、欠陥密度はほぼ
０に近く、５００℃では４．２×１０¹⁷個／ｃｍ³ の値
が得られた。４００℃を中心として３５０℃以上４３０
℃以下の範囲で欠陥密度が小さくなっており熱処理の効
果が最も大きかった。

【００２４】一般的には、レーザーアニール法を用いな
い、減圧ＣＶＤにより製膜された多結晶シリコン膜は６
００℃前後での熱処理により、膜質が改善されることが
知られいる。この膜質改善は５５０℃以下では起こらな
いとされている。

【００２５】したがって本発明の製造方法での熱処理に
よる多結晶シリコン層中の欠陥密度の減少は、従来知ら
れている６００℃の熱処理の場合とは異なるメカニズム
によるものと考えられる。つまり、高速走査レーザーア
ニール法によって形成された多結晶シリコン層３０に特
異的なものであると考えられる。また、図１の特性曲線
は高速走査光ビームアニールを行い、熱処理を施した多
結晶シリコン層３０の普遍的な特性であり、高速走査光
ビームアニールを施す以前の非晶質シリコン薄膜３の製
膜装置、製膜条件、熱処理条件等に依存しないことが分
かった。

【００２６】さらに、フォトリソグラフィーにより多結
晶シリコン層３０をパターン化し、その上にプラズマＣ
ＶＤ、スパッタリング、減圧ＣＶＤ、常圧ＣＶＤ等によ
り酸化シリコン、窒化シリコン、シリコンオキシナイト
ライド、酸化タンタル等の単層または多層膜からなるゲ
ート絶縁膜４( 膜厚：１００〜５００ｎｍ）を形成し、
さらに真空蒸着法、スパッタリング法等によりクロム、
タンタル、アルミニウム等の単層または多層膜からなる
ゲート電極５を形成した。

【００２７】さらに、イオン注入法によりゲート電極５
をマスクとして用いて、ＴＦＴのソース３１及びドレイ
ン３２となる多結晶シリコン層３０のそれぞれの領域
に、リン（Ｐ）、ホウ素（Ｂ）、ヒ素（Ａｓ）等の不純
物イオンをドーピングした。必要に応じ不純物イオン活
性化のための熱処理を行った後、層間絶縁膜８を堆積
し、ソース３１とドレイン３２のそれぞれの領域上にコ
ンタクトホールを形成し、その上にソース３１またはド
レイン３２へ接続される電極層９を形成した（図４）。

【００２８】上述した多結晶シリコン層３０中の欠陥密
度を減少させるための熱処理は単独の工程として行うこ
とができるし、不純物イオン活性化のためのシンタリン
グ等の処理と兼ねてもよいし、ゲート絶縁膜４や層間絶
縁膜８などの製膜工程と兼ねて行うことも可能である。

【００２９】以上コプレーナ型多結晶シリコンＴＦＴの
場合を例にとって説明したが、ＴＦＴの構造は逆スタガ
ー型やスタガー型等の他の構造のＴＦＴであっても構わ
ないし、太陽電池などの他の多結晶シリコンデバイスに
も応用できる。

【００３０】

【実施例】

（実施例１）本発明の実施例１を説明する。本実施例は
高速走査レーザーアニール直後に本発明の熱処理を行
い、その後の工程は従来通りに行うものである。ガラス
基板１（コーニング７０５９）上にプラズマＣＶＤ法に
より２００ｎｍ厚の酸化シリコンのパッシベーション膜
２を形成し、その上に１００ｎｍ厚の非晶質シリコン薄
膜３を基板温度３００℃で形成し、３５０℃で３０分間
熱処理した。

【００３１】非晶質シリコン薄膜３上に出力１３Ｗのア
ルゴンイオンレーザーの光ビームを約５０μｍ径に集光
して照射した。この光ビームを、約１１ｍ／秒の速度で
走査照射し（ビームスポット径×２２００００の走査速
度）、非晶質シリコン薄膜３の多結晶化を行った。その
後、４００℃・１時間の熱処理を行った。

【００３２】さらに、フォトリソグラフィーにより多結
晶シリコン層３０を島状にパターン化し、その上にプラ
ズマＣＶＤ法により２００ｎｍの厚みの窒化シリコンか
らなるゲート絶縁膜４を３００℃にて堆積し、さらにゲ
ート電極５の材料として１５０ｎｍの厚みのクロムを電
子線加熱蒸着法により３００℃で蒸着した。

【００３３】そして、フォトリソグラフィーによりゲー
ト電極５をパターン形成した。さらにゲート絶縁膜４を
エッチングした後、イオン注入法によりゲート電極５を
マスクとして多結晶シリコン層３０の島の部分のうち、
ＴＦＴのソースまたはドレイン領域とする部分に、リン
（Ｐ）イオンを加速電圧１０ｋＶ、ドーズ量２×１０¹⁵
個／ｃｍ² の条件でドーピングした。

【００３４】不純物イオン活性化のための熱処理を３０
０℃・１時間行った後、層間絶縁膜８、透明導電体膜１
１を堆積し、透明導電体膜１１を表示電極の形にパター
ン化し、ソースまたはドレイン領域上にコンタクトホー
ルを形成し、その上にソースまたはドレインに接続され
る電極層９を形成した。

【００３５】（実施例２）次に第２の実施例を説明す
る。本実施例はゲート絶縁膜４の製膜温度と、不純物イ
オンの活性化アニール温度を本発明の熱処理として適当
な温度とすることによりレーザーアニール直後の単独の
熱処理工程を省略するものである。

【００３６】ガラス基板（コーニング７０５９）１上に
プラズマＣＶＤ法により２００ｎｍ厚の酸化シリコンの
パッシベーション膜２及び１００ｎｍ厚の非晶質シリコ
ン薄膜３を基板温度３００℃で形成し、３５０℃で３０
分間熱処理した。出力１３Ｗのアルゴンイオンレーザー
の光ビームを約５０μｍ径に集光し、非晶質シリコン層
３の上に約１１ｍ／秒の速度で走査照射し（ビームスポ
ット径×２２００００／秒の走査速度）、非晶質シリコ
ン薄膜３の多結晶化を行った。

【００３７】フォトリソグラフィーにより多結晶シリコ
ン層３０を島状にパターン化し、その上にプラズマＣＶ
Ｄ法により２００ｎｍの厚みの窒化シリコンからなるゲ
ート絶縁膜４を３５０℃にて堆積し、さらにゲート電極
５の材料として１５０ｎｍの厚みのクロムを電子線加熱
蒸着法により３００℃で蒸着した。

【００３８】そして、フォトリソグラフィーによりゲー
ト電極５のパターンを形成した。さらにゲート絶縁膜４
をエッチングした後、イオン注入法によりゲート電極５
をマスクにして多結晶シリコンの島のソースまたはドレ
イン領域になる部分に、リン（Ｐ）イオンを加速電圧１
０ｋＶ、ドーズ量２×１０¹⁵個／ｃｍ² の条件でドーピ
ングした。

【００３９】さらに不純物イオン活性化のための熱処理
を３５０℃・１時間行った後、層間絶縁膜８を堆積し、
ソース３１及びドレイン３２の領域上にコンタクトホー
ルを形成し、その上にソース３１またはドレイン３２に
接続される電極層９を形成した。

【００４０】（実施例３）図５〜６を参照しながら本発
明の実施例３の説明を行う。実施例３はアルミニウムを
ゲートの電極材料として用いているため、プロセスの最
高温度を３００℃で形成した逆スタガー型の多結晶シリ
コンＴＦＴである。

【００４１】ガラス基板１上にアルミニウムを５０ｎｍ
の厚みで電子線加熱蒸着法により蒸着し、フォトリソグ
ラフィーによりゲート電極５のパターンを形成し、その
上にプラズマＣＶＤ法により窒化シリコンＳｉＮ_x （ｘ
＝１．１〜１．６）２００ｎｍからなるゲート絶縁膜
４、及び１００ｎｍの厚みの非晶質シリコン薄膜３を製
膜温度２００℃で積層し、さらに窒化シリコンＳｉＮ_x
（ｘ＝１．２〜１．６）５０ｎｍからなる反射防止膜１
０を製膜温度３００℃で製膜し、非晶質シリコン薄膜３
の膜生成後の熱処理を兼ねた。

【００４２】１０Ｗのアルゴンイオンレーザー光を約５
０μｍ径に集光し、約１３ｍ／秒の速度で走査照射し
（ビームスポット径×２６００００／秒）。非晶質シリ
コン薄膜３の多結晶化を行った。このようにして多結晶
シリコン層３０を形成した（図５）。

【００４３】反射防止膜１０を除去した後、ポジ型フォ
トレジスト（東京応化製ＯＦＰＲ−８００）を塗布し、
基板裏面より露光し現像することにより、自己整合的に
ゲート電極５と同一パターンのフォトレジスト層を形成
した。イオン注入法によりフォトレジスト層のパターン
をマスクに多結晶シリコン層３０のソース及びドレイン
の領域となる部分に、リン（Ｐ）イオンを加速電圧１０
ｋＶ、ドーズ量２×１０¹⁵個／ｃｍ² の条件でドーピン
グした。

【００４４】フォトレジスト層を酸素プラズマにより除
去した後、不純物イオンの活性化のための熱処理を３０
０℃・１時間で行った。フォトリソグラフィーにより多
結晶シリコン層３０を島状にパターン化し、その上にプ
ラズマＣＶＤ法によりシリコンオキシナイトライドを２
００ｎｍの厚みで形成して層間絶縁膜８を堆積し、ソー
スまたはドレイン領域上にコンタクトホールを形成し、
その上に電極９を形成した（図６）。

【００４５】図２は本発明の多結晶シリコン薄膜の形成
方法を用いて製造された多結晶シリコンＴＦＴと従来の
方法により製造されたＴＦＴのリーク電流−ドレイン電
圧の特性曲線である。

【００４６】曲線Ａが従来例（４５０℃での熱処理）に
よるＴＦＴのリーク電流である。曲線Ｂが本発明（４０
０℃での熱処理）によるＴＦＴのリーク電流である。３
５０℃での熱処理によって形成されたＴＦＴも曲線Ｂと
同等の特性を示した。本発明のＴＦＴでは、そのリーク
電流が従来例に比して、大きく減少していることがわか
る。また、ＴＦＴのオン電流や閾値特性も改善されるこ
とが確認された。

【００４７】表示技術の国際会議ＳＩＤ’９１（Ｓｏｃ
ｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐ
ｌａｙ）のダイジェスト（６６３〜６６６頁）によれ
ば、液晶表示装置製造に最も一般的に用いられているコ
ーニング７０５９ガラスの熱収縮は１時間処理の場合、
３００℃で３ｐｐｍ、３５０℃で６ｐｐｍ、４００℃で
１５ｐｐｍ、４５０℃で４０ｐｐｍとなっている。

【００４８】例えば１辺の寸法長が３００ｍｍのガラス
基板では、１０ｐｐｍ収縮すると３μｍのパターンずれ
を起こすことになる。液晶表示素子を製造するうえで、
使用基板サイズと設計ルールにもよるが、プロセス温度
を低温化することの効果はきわめて大きい。

【００４９】

【発明の効果】本発明の方法によれば、従来の製造プロ
セス中で最高温度であった光ビームアニール後の熱処理
温度を下げることができるため、高速ＴＦＴを用いた画
像表示素子の駆動回路を製造するプロセス全体の低温化
を達成することができるようになった。

【００５０】つまり製造プロセスでの所要温度を低く
し、高価な高温炉を使わずにすむこととなった。また、
従来の製造方法に比して、相対的に低温での製造が可能
となった。高速走査レーザーアニールの製造方法により
形成された多結晶シリコン層において、特にその膜質が
改善される結果が得られた。また、温度管理がより容易
になりＴＦＴ製造の歩留が改善された。

【００５１】また製造ロット間の特性ばらつきも低減さ
れるようになった。さらに、全工程でのスループットが
短縮され、例えば高性能の液晶パネル駆動用回路を短サ
イクルで製造可能となった。

【図面の簡単な説明】

【図１】電子スピン共鳴法によって測定した多結晶シリ
コン層中の欠陥密度と熱処理温度との関係を示すグラ
フ。

【図２】本発明と従来例の多結晶シリコンＴＦＴのリー
ク電流−ドレイン電圧特性を示すグラフ。

【図３】非晶質シリコン薄膜３に光ビーム６を照射して
多結晶化を行う状態を示す模式図。

【図４】実施例２のコプレナー型のＴＦＴの一部断面
図。

【図５】実施例３の逆スタガー型ＴＦＴを製造するプロ
セス途中での断面図。

【図６】実施例３の逆スタガー型のＴＦＴの断面図。

【符号の説明】

１：基板 ２：パッシベーション膜 ３：非晶質シリコン薄膜 ４：ゲート絶縁膜 ５：ゲート電極 ６：光ビーム １１：透明導電体膜 ３０：多結晶シリコン層

Claims (2)

【特許請求の範囲】
1. 【請求項１】絶縁基板上に形成された非晶質シリコン薄
   膜に、連続発振レーザー光などの光ビームを照射せし
   め、前記光ビームの走査速度をビームスポット径×５０
   ００／秒以上として前記非晶質シリコン薄膜を光ビーム
   アニールし、完全な溶融状態に至らしめることなく多結
   晶シリコン層化し、さらにこの多結晶シリコン層を３５
   ０℃以上４３０℃以下の温度で熱処理することを特徴と
   する多結晶シリコン層の形成方法。
2. 【請求項２】請求項１の方法で形成された多結晶シリコ
   ン層を用いて形成された多結晶シリコン薄膜トランジス
   タ。